第一篇：MOS管驅動電路總結doc要點

MOS管驅動電路總結

在使用MOS管設計開關電源或者馬達驅動電路的時候，大部分人都會考慮MOS的導通電阻，最大電壓等，最大電流等，也有很多人僅僅考慮這些因素。這樣的電路也許是可以工作的，但并不是優秀的，作為正式的產品設計也是不允許的。

下面是我對MOSFET及MOSFET驅動電路基礎的一點總結，其中參考了一些資料，非全部原創。包括MOS管的介紹，特性，驅動以及應用電路。

1，MOS管種類和結構

MOSFET管是FET的一種（另一種是JFET），可以被制造成增強型或耗盡型，P溝道或N溝道共4種類型，但實際應用的只有增強型的N溝道MOS管和增強型的P溝道MOS管，所以通常提到NMOS，或者PMOS指的就是這兩種。

至于為什么不使用耗盡型的MOS管，不建議刨根問底。

對于這兩種增強型MOS管，比較常用的是NMOS。原因是導通電阻小，且容易制造。所以開關電源和馬達驅動的應用中，一般都用NMOS。下面的介紹中，也多以NMOS為主。

MOS管的三個管腳之間有寄生電容存在，這不是我們需要的，而是由于制100//造工藝限制產生的。寄生電容的存在使得在設計或選擇驅動電路的時候要麻煩一些，但沒有辦法避免，后邊再詳細介紹。

在MOS管原理圖上可以看到，漏極和源極之間有一個寄生二極管。這個叫體二極管，在驅動感性負載（如馬達），這個二極管很重要。順便說一句，體二極管只在單個的MOS管中存在，在集成電路芯片內部通常是沒有的。

2，MOS管導通特性

導通的意思是作為開關，相當于開關閉合。

NMOS的特性，Vgs大于一定的值就會導通，適合用于源極接地時的情況（低端驅動），只要柵極電壓達到4V或10V就可以了。

PMOS的特性，Vgs小于一定的值就會導通，適合用于源極接VCC時的情況（高端驅動）。但是，雖然PMOS可以很方便地用作高端驅動，但由于導通電阻大，價格貴，替換種類少等原因，在高端驅動中，通常還是使用NMOS。

3，MOS開關管損失

不管是NMOS還是PMOS，導通后都有導通電阻存在，這樣電流就會在這個電阻上消耗能量，這部分消耗的能量叫做導通損耗。選擇導通電阻小的MOS管會減小導通損耗。現在的小功率MOS管導通電阻一般在幾十毫歐左右，幾毫歐的也有。

MOS在導通和截止的時候，一定不是在瞬間完成的。MOS兩端的電壓有一個下降的過程，流過的電流有一個上升的過程，在這段時間內，MOS管的損失是電壓和電流的乘積，叫做開關損失。通常開關損失比導通損失大得多，而且開關頻率越快，損失也越大。

導通瞬間電壓和電流的乘積很大，造成的損失也就很大。縮短開關時間，可以減小每次導通時的損失；降低開關頻率，可以減小單位時間內的開關次數。這兩種辦法都可以減小開關損失。

4，MOS管驅動

跟雙極性晶體管相比，一般認為使MOS管導通不需要電流，只要GS電壓高于一定的值，就可以了。這個很容易做到，但是，我們還需要速度。

在MOS管的結構中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅動，實際上就是對電容的充放電。對電容的充電需要一個電流，因為對電容充電瞬間可以把電容看成短路，所以瞬間電流會比較大。選擇/設計MOS管驅動時第一要注意的是可提供瞬間短路電流的大小。

第二注意的是，普遍用于高端驅動的NMOS，導通時需要是柵極電壓大于源極電壓。而高端驅動的MOS管導通時源極電壓與漏極電壓（VCC）相同，所以這時柵極電壓要比VCC大4V或10V。如果在同一個系統里，要得到比VCC大的電壓，就要專門的升壓電路了。很多馬達驅動器都集成了電荷泵，要注意的是應該選擇合適的外接電容，以得到足夠的短路電流去驅動MOS管。

上邊說的4V或10V是常用的MOS管的導通電壓，設計時當然需要有一定的余量。而且電壓越高，導通速度越快，導通電阻也越小。現在也有導通電壓更小的MOS管用在不同的領域里，但在12V汽車電子系統里，一般4V導通就夠用了。

MOS管的驅動電路及其損失，可以參考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。講述得很詳細，所以不打算多寫了。

5，MOS管應用電路

MOS管最顯著的特性是開關特性好，所以被廣泛應用在需要電子開關的電路中，常見的如開關電源和馬達驅動，也有照明調光。

這三種應用在各個領域都有詳細的介紹，這里暫時不多寫了。以后有時間再總結 問題提出：

現在的MOS驅動，有幾個特別的需求，1，低壓應用

當使用5V電源，這時候如果使用傳統的圖騰柱結構，由于三極管的be有0.7V左右的壓降，導致實際最終加在gate上的電壓只有4.3V。這時候，我們選用標稱gate電壓4.5V的MOS管就存在一定的風險。同樣的問題也發生在使用3V或者其他低壓電源的場合。

2，寬電壓應用

輸入電壓并不是一個固定值，它會隨著時間或者其他因素而變動。這個變動導致PWM電路提供給MOS管的驅動電壓是不穩定的。為了讓MOS管在高gate電壓下安全，很多MOS管內置了穩壓管強行限制gate電壓的幅值。在這種情況下，當提供的驅動電壓超過穩壓管的電壓，就會引起較大的靜態功耗。

同時，如果簡單的用電阻分壓的原理降低gate電壓，就會出現輸入電壓比較高的時候，MOS管工作良好，而輸入電壓降低的時候gate電壓不足，引起導通不夠徹底，從而增加功耗。

3，雙電壓應用

在一些控制電路中，邏輯部分使用典型的5V或者3.3V數字電壓，而功率部分使用12V甚至更高的電壓。兩個電壓采用共地方式連接。這就提出一個要求，需要使用一個電路，讓低壓側能夠有效的控制高壓側的MOS管，同時高壓側的MOS管也同樣會面對1和2中提到的問題。

在這三種情況下，圖騰柱結構無法滿足輸出要求，而很多現成的MOS驅動IC，似乎也沒有包含gate電壓限制的結構。

于是我設計了一個相對通用的電路來滿足這三種需求。

電路圖如下：

圖1 用于NMOS的驅動電路

圖2 用于PMOS的驅動電路

這里我只針對NMOS驅動電路做一個簡單分析：

Vl和Vh分別是低端和高端的電源，兩個電壓可以是相同的，但是Vl不應該超過Vh。

Q1和Q2組成了一個反置的圖騰柱，用來實現隔離，同時確保兩只驅動管Q3和Q4不會同時導通。

R2和R3提供了PWM電壓基準，通過改變這個基準，可以讓電路工作在PWM信號波形比較陡直的位置。

Q3和Q4用來提供驅動電流，由于導通的時候，Q3和Q4相對Vh和GND最低都只有一個Vce的壓降，這個壓降通常只有0.3V左右，大大低于0.7V的Vce。

R5和R6是反饋電阻，用于對gate電壓進行采樣，采樣后的電壓通過Q5對Q1和Q2的基極產生一個強烈的負反饋，從而把gate電壓限制在一個有限的數值。這個數值可以通過R5和R6來調節。最后，R1提供了對Q3和Q4的基極電流限制，R4提供了對MOS管的gate電流限制，也就是Q3和Q4的Ice的限制。必要的時候可以在R4上面并聯加速電容。

這個電路提供了如下的特性：

1，用低端電壓和PWM驅動高端MOS管。

2，用小幅度的PWM信號驅動高gate電壓需求的MOS管。

3，gate電壓的峰值限制

4，輸入和輸出的電流限制

5，通過使用合適的電阻，可以達到很低的功耗。

6，PWM信號反相。NMOS并不需要這個特性，可以通過前置一個反相器來解決。

一種低電壓高頻率采用自舉電路的BiCMOS驅動電路 西安電子科技大學 CAD所 潘華兵 來新泉 賈立剛 引言 在設計便攜式設備和無線產品時，提高產品性能、延長電池工作時間是設計人員需要面對的兩個問題。DC-DC轉換器具有效率高、輸出電流大、靜態電流小等優點，非常適用于為便攜式設備供電。目前DC-DC轉換器設計技術發展主要趨勢有：（1）高頻化技術：隨著開關頻率的提高，開關變換器的體積也隨之減小，功率密度也得到大幅提升，動態響應得到改善。小功率DC-DC轉換器的開關頻率將上升到兆赫級。（2）低輸出電壓技術：隨著半導體制造技術的不斷發展，微處理器和便攜式電子設備的工作電壓越來越低，這就要求未來的DC-DC變換器能夠提供低輸出電壓以適應微處理器和便攜式電子設備的要求。

這些技術的發展對電源芯片電路的設計提出了更高的要求。首先，隨著開關頻率的不斷提高，對于開關元件的性能提出了很高的要求，同時必須具有相應的開關元件驅動電路以保證開關元件在高達兆赫級的開關頻率下正常工作。其次，對于電池供電的便攜式電子設備來說，電路的工作電壓低（以鋰電池為例，工作電壓2.5～3.6V），因此，電源芯片的工作電壓較低。

MOS管具有很低的導通電阻，消耗能量較低，在目前流行的高效DC－DC芯片中多采用MOS管作為功率開關。但是由于MOS管的寄生電容大，一般情況下NMOS開關管的柵極電容高達幾十皮法。這對于設計高工作頻率DC－DC轉換器開關管驅動電路的設計提出了更高的要求。

在低電壓ULSI設計中有多種CMOS、BiCMOS采用自舉升壓結構的邏輯電路和作為大容性負載的驅動電路。這些電路能夠在低于1V電壓供電條件下正常工作，并且能夠在負載電容1～2pF的條件下工作頻率能夠達到幾十兆甚至上百兆赫茲。本文正是采用了自舉升壓電路，設計了一種具有大負載電容驅動能力的，適合于低電壓、高開關頻率升壓型DC－DC轉換器的驅動電路。電路基于Samsung AHP615 BiCMOS工藝設計并經過Hspice仿真驗證，在供電電壓1.5V，負載電容為60pF時，工作頻率能夠達到5MHz以上。

自舉升壓電路

自舉升壓電路的原理圖如圖1所示。所謂的自舉升壓原理就是，在輸入端IN輸入一個方波信號，利用電容Cboot將A點電壓抬升至高于VDD的電平，這樣就可以在B端輸出一個與輸入信號反相，且高電平高于VDD的方波信號。具體工作原理如下。

當VIN為高電平時，NMOS管N1導通，PMOS管P1截止，C點電位為低電平。同時N2導通，P2的柵極電位為低電平，則P2導通。這就使得此時A點電位約為VDD，電容Cboot兩端電壓UC≈VDD。由于N3導通，P4截止，所以B點的電位為低電平。這段時間稱為預充電周期。

當VIN變為低電平時，NMOS管N1截止，PMOS管P1導通，C點電位為高電平，約為VDD。同時N2、N3截止，P3導通。這使得P2的柵極電位升高，P2截止。此時A點電位等于C點電位加上電容Cboot兩端電壓，約為2VDD。而且P4導通，因此B點輸出高電平，且高于VDD。這段時間稱為自舉升壓周期。

實際上，B點電位與負載電容和電容Cboot的大小有關，可以根據設計需要調整。具體關系將在介紹電路具體設計時詳細討論。在圖2中給出了輸入端IN電位與A、B兩點電位關系的示意圖。

驅動電路結構

圖3中給出了驅動電路的電路圖。驅動電路采用Totem輸出結構設計，上拉驅動管為NMOS管N4、晶體管Q1和PMOS管P5。下拉驅動管為NMOS管N5。圖中CL為負載電容，Cpar為B點的寄生電容。虛線框內的電路為自舉升壓電路。

本驅動電路的設計思想是，利用自舉升壓結構將上拉驅動管N4的柵極（B點）電位抬升，使得UB>VDD+VTH，則NMOS管N4工作在線性區，使得VDSN4 大大減小，最終可以實現驅動輸出高電平達到VDD。而在輸出低電平時，下拉驅動管本身就工作在線性區，可以保證輸出低電平位GND。因此無需增加自舉電路也能達到設計要求。

考慮到此驅動電路應用于升壓型DC－DC轉換器的開關管驅動，負載電容CL很大，一般能達到幾十皮法，還需要進一步增加輸出電流能力，因此增加了晶體管Q1作為上拉驅動管。這樣在輸入端由高電平變為低電平時，Q1導通，由N4、Q1同時提供電流，OUT端電位迅速上升，當OUT端電位上升到VDD－VBE時，Q1截止，N4繼續提供電流對負載電容充電，直到OUT端電壓達到VDD。

在OUT端為高電平期間，A點電位會由于電容Cboot 上的電荷泄漏等原因而下降。這會使得B點電位下降，N4的導通性下降。同時由于同樣的原因，OUT端電位也會有所下降，使輸出高電平不能保持在VDD。為了防止這種現象的出現，又增加了PMOS管P5作為上拉驅動管，用來補充OUT端CL的泄漏電荷，維持OUT端在整個導通周期內為高電平。

驅動電路的傳輸特性瞬態響應在圖4中給出。其中（a）為上升沿瞬態響應，（b）為下降沿瞬態響應。從圖4中可以看出，驅動電路上升沿明顯分為了三個部分，分別對應三個上拉驅動管起主導作用的時期。1階段為Q1、N4共同作用，輸出電壓迅速抬升，2階段為N4起主導作，使輸出電平達到VDD，3階段為P5起主導作用，維持輸出高電平為VDD。而且還可以縮短上升時間，下降時間滿足工作頻率在兆赫茲級以上的要求。

需要注意的問題及仿真結果

電容Cboot的大小的確定

Cboot的最小值可以按照以下方法確定。在預充電周期內，電容Cboot 上的電荷為VDDCboot。在A點的寄生電容（計為CA）上的電荷為VDDCA。因此在預充電周期內，A點的總電荷為

Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A}（1）B點電位為GND，因此在B點的寄生電容Cpar上的電荷為0。

在自舉升壓周期，為了使OUT端電壓達到VDD，B點電位最低為VB＝VDD+Vthn。因此在B點的寄生電容Cpar上的電荷為

Q_{B}=(V_{DD}+V_{thn})Cpar（2）

忽略MOS管P4源漏兩端壓降，此時Cboot上的電荷為VthnCboot，A點寄生電容CA的電荷為（VDD+Vthn）CA。A點的總電荷為

QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A}（3）

同時根據電荷守恒又有

Q_{B}=Q_{A}-Q_{A2}（4）

綜合式（1）～（4）可得

C_{boot}=frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=frac{V_{B}}{v_{DD}-v_{thn}}Cpar+frac{V_{thn}}{v_{DD}-v_{thn}}C_{A}（5）從式（5）中可以看出，Cboot隨輸入電壓變小而變大，并且隨B點電壓VB變大而變大。而B點電壓直接影響N4的導通電阻，也就影響驅動電路的上升時間。因此在實際設計時，Cboot的取值要大于式（5）的計算結果，這樣可以提高B點電壓，降低N4導通電阻，減小驅動電路的上升時間。

P2、P4的尺寸問題

將公式（5）重新整理后得：

V_{B}=({V_{DD}-V_{thn})frac{C_{boot}}{Cpar}-V_{thn}frac{C_{A}}{Cpar}（6）

從式（6）中可以看出在自舉升壓周期內，A、B兩點的寄生電容使得B點電位降低。在實際設計時為了得到合適的B點電位，除了增加Cboot大小外，要盡量減小A、B兩點的寄生電容。在設計時，預充電PMOS管P2的尺寸盡可能的取小，以減小寄生電容CA。而對于B點的寄生電容Cpar來說，主要是上拉驅動管N4的柵極寄生電容，MOS管P4、N3的源漏極寄生電容只占一小部分。我們在前面的分析中忽略了P4的源漏電壓，因此設計時就要盡量的加大P4的寬長比，使其在自舉升壓周期內的源漏電壓很小可以忽略。但是P4的尺寸以不能太大，要保證P4的源極寄生電容遠遠小于上拉驅動管N4的柵極寄生電容。

阱電位問題

如圖3所示，PMOS器件P2、P3、P4的N-well連接到了自舉升壓節點A上。這樣做的目的是，在自舉升壓周期內，防止他們的源/漏--阱結導通。而且這還可以防止在源/漏--阱正偏時產生由寄生SRC引起的閂鎖現象。

上拉驅動管N4的阱偏置電位要接到它的源極，最好不要直接接地。這樣做的目的是消除襯底偏置效應對N4的影響。

Hspice仿真驗證結果

驅動電路基于Samsung AHP615 BiCMOS工藝設計并經過Hspice仿真驗證。在表1中給出了電路在不同工作電壓、不同負載條件下的上升時間tr和下降時間tf 的仿真結果。在圖5中給了電路工作在輸入電壓1.5V、工作頻率為5MHz、負載電容60pF條件下的輸出波形。

結合表1和圖5可以看出，此驅動電路能夠在工作電壓為1.5V，工作頻率為5MHz，并且負載電容高達60pF的條件下正常工作。它可以應用于低電壓、高工作頻率的DC－DC轉換器中作為開關管的驅動電路。

結論

本文采用自舉升壓電路，設計了一種BiCMOS Totem結構的驅動電路。該電路基于Samsung AHP615 BiCMOS工藝設計，可在1.5V電壓供電條件下正常工作，而且在負載電容為60pF的條件下，工作頻率可達5MHz以上。該電路已應用于某種高性能壓型DC－DC芯片，并已投片。

第二篇：MOS管與bipolar優缺點比較（范文）

]功率MOSFET與雙極性晶體管的性能比較及優勢

當前，功率MOSFET較雙極性晶體管(BJT)器件更受歡迎。如果把功率MOSFET和BJT作一番比較，可以發現功率MOSFET是一種高輸入阻抗、電壓控制的器件。而BJT則是一種低阻抗、電流控制的器件。在功率應用中采用MOSFET具有眾多好處。

我 們可以通過下列幾個方面來比較一下這兩種器件的優劣，首先是驅動電路，功率MOSFET的驅動電路比較簡單。BJT可能需要多達20%的額定集電極電流以 保證飽和度，而MOSFET需要的驅動電流則小得多，而且通常可以直接由CMOS或者集電極開路TTL驅動電路驅動。其次，MOSFET的開關速度比較迅 速，MOSFET是一種多數載流子器件，能夠以較高的速度工作，因為沒有電荷存儲效應。

其三，MOSFET沒有二次擊穿失效機理，它在 溫度越高時往往耐力越強，而且發生熱擊穿的可能性越低。它們還可以在較寬的溫度范圍內提供較好的性能。此外，MOSFET具有并行工作能力，具有正的電阻 溫度系數。溫度較高的器件往往把電流導向其它MOSFET，允許并行電路配置。而且還有一個好處是，MOSFET的漏電極和源極之間形成的寄生二極管可以 充當箝位二極管，在電感性負載開關中特別有用。

使用功率MOSFET時需要考慮的因素功率MOSFET可以被看作接近理 想的器件，沒有BJT的某些局限性，因此功率MOSFET比前者更受歡迎。但是，盡管功率MOSFET比BJT有所進步，但在應用時仍然需要特別注意其功 率耗散管理、開關損失最小化和MOSFET門驅動的優化。MOSFET實質上有兩種工作模式，即開關模式或線性模式。

所謂開關模式，就 是器件充當一個簡單的開關，在開與關兩個狀態之間切換。線性工作模式一般是指，器件工作在某個特性曲線中的線性部分，但也未必如此。此處的“線性”是指 MOSFET保持連續性的工作狀態，此時漏電流是所施加在柵極和源極之間電壓的函數。它的線性工作模式與開關工作模式之間的區別是，在開關電路 中，MOSFET的漏電流是由外部元件確定的，而在線性電路設計中卻并非如此。

功率MOSFET可以用于多種應用之中，包括馬達控制、電源和鎮流器等的開關電路，每種類型的電路都利用了MOSFET的某些獨特的電氣特性。當為某個具體應用選擇功率MOSFET時，設計人員不僅要考慮最大 漏極到源極電壓和器件的漏電流，而且需要考慮其它參數會對應用產生什么影響。目標是確保所選擇的器件不僅是最佳的技術選擇，而且也是性價比最高的選擇。

由于在許多設計中電路板空間非常有限，所以通常需要首先確定可以選用哪些封裝類型，這些封裝能夠在不超出確定的目標成本的情況下支持設計的 電氣要求。功率MOSFET既有單器件也有雙器件形式，采用多種表面貼裝和通孔封裝類型，支持各種應用。除了封裝技術以外，初步考慮還必須包括器件最大工 作電壓和電流，以及是否需要容忍某些應用中可能發生的雪崩情形，即開關電感性負載。

雪崩情形可能發生在關斷過程中，此時在漏極和源極之 間可能因感生負載而出現高浪涌電壓。這些能量水平隨后可能超過MOSFET的最大額定值。為此，最高通道溫度150°C時的雪崩能量通常被列在制造商的數 據表之中。當使用這些器件的時候，必須注意不要超過這個最大額定雪崩能量。特殊應用中的功率水平將促使設計人員檢查器件的最大功率耗散，以及安裝在電路上 會對器件產生什么影響。

至于元件的額定功率，必須記住，它的散熱能力受到封裝以外的諸多因素影響。其中包括器件放置在電路板上其它器件 中間會耗散大量功率，封裝的周圍溫度水平，空氣流動情況，以及散熱器的容量(可以加到電路板上的額外的銅面積，用于冷卻較小的SO8或TSSOP類型的元 件)等。

一項具體設計的工作效率將突顯需要考慮的其它MOSFET參數，其中包括導通阻抗和柵-源電荷。設計人員經常僅把導通阻抗看作 是MOSFET的質量因數，其實如果利用導通阻抗和柵-源電荷的乘積作為選擇器件的指南可能會更有用處。因為這就需要考慮源電荷對于開關控制的影響，它可 能影響MOSFET在具體設計中的總體效率。

源電荷數量實際上由兩部分組成：柵-源電荷和柵-漏電荷，它們被列在數據表之中，用于確定 驅動MOSFET門電壓所需的電荷數量。多數高功率MOSFET的柵-漏電荷多于柵-源電荷，在選擇MOSFET的驅動方式時(即使用驅動IC的時候)必 須考慮這點。一旦選定了器件的驅動方法，就需要仔細研究設計的布局，它包括考慮驅動IC上單獨的源和返回路徑，用于功率和信號輸入，將有助于提高電路的總 體抗干擾性。在需要高速開關的應用中，往往需要大驅動電流，由于電路設計及功率MOSFET本身中的電感效應，流入電路的電流水平可能 導致損耗增加。這些額外的寄生效應可能限制器件有效地開關的速度。通過重視電路布局使這些效應降至最低，以及利用經過優化以降低電感的MOSFET，能夠 改善電路性能。

另外一個需要考慮的因素是，除了謹慎的電路布局以外，許多應用也能因MOSFET門驅動信號的優化而得益，因為它使信號 傳輸時間降至最短。這將使MOSFET在開通或者關閉時的功率損耗下降。根據不同的電路配置，經常需要能夠以高轉換速度提供峰值電流的驅動器，以確保獲得 最佳可能電路效率。

雙極性晶體管VS MOSFET

自 從IR(INTERNATIONAL RECTIFIED國際整流器公司)發明了第一個MOSFET（METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR金屬氧化物半導體場效應管）以來，MOSFET的性能的不斷提高，其在各種應用領域得以大量使用；鑒于MOSFET的各種優良特性和 良好的前景，各大電子元器件廠家紛紛投入大的人力研發自己的專利技術。IR的Direct FET?技術，Infineon Cool MOS的S-FET?技術,AATI的TrenchDMOS??；伴隨之而來的專利的封裝技術。研發的重點依然在Rds(ON)的降低，柵極總電荷Qg的 減少等。

而雙極性晶體管“似乎”被人們越來越“看不起”，被很多人看作是“舊技術”；甚至有人斷言：不久的將來，MOSFET將完全取代BIPOLAR TRANSISTOR，尤其當需要高速度，高效率的時候。這種觀點是站不住腳的；首先，我們可以理解新技術的產生對業界產生的推動以及帶來新的設計線路和 設計方法；但是沒有一種元器件、一種設計方法可以滿足所有的應用。其次，需要看到雙極性晶體管也在向更高性能不斷發展，在某些領域同樣有著不可替代的作 用。比如ZETEX，不斷的推出新的高性能的BIPOLAR TRANSISTOR，每一種元器件和技術都有它的優點和缺點,都有它的應用領域，本文我們將從幾個大家關心的方面進行討論。

1．擊穿電壓：

1)對于MOSFET來說，BVDSS（漏源擊穿電壓）在400V~1000V而言，到80年代末，已經基本發展到極至，目前已經缺乏技術飛躍的可能性，Rds(ON)的改善，往往 僅靠早期的大封裝（諸如TO-220,D-Pack等）增大硅晶片的面積來達到；我們知道PLANER技術的缺點就是Rds(ON)的迅速上 升，Rds(ON)∝BV2.6，功耗增大，這成為MOSFET向高壓發展的瓶頸。

2)而對雙極性晶體管來說，由于采用的是少子的PLANER導電，相對MOSFET來說，做到高壓容易多了。尤其是作為飽和開關的時候，集電極區阻抗的電 導調制效應，極大的降低了Rce(sat),而MOSFET沒有類似的電導調制效應。Rce(sat)∝BV2（圖1）

此主題相關圖片如下：

圖1 ZETEX 3rd 晶體管的Rce(on)vs BV 例： ZETEX的FMMT459，Bvces=450V,Ic=150mA,Rce(sat)typ=1.4ohm,SOT-23封裝；而同樣的參數的 MOSFET，需要DPAK這樣的大的封裝。下圖（圖2）是20V擊穿電壓條件下，晶體管和MOSFET的導通電阻比較：

此主題相關圖片如下：

圖2 20V器件的導通電阻比較 3)另一個值得關注的問題是雙極性晶體管擊穿電壓的雙向性;而MOSFET的擊穿電壓是單向的，這主要是由于體二極管造成的；對MOSFET來說，如果存在反 壓擊穿問題，就需要并聯反向二極管或者用兩個MOSFET形成MOSFET對，而這當然會引起導通損耗增大。

2．大電流：

1）對MOSFET來說，高壓MOS由于受到Rds(ON)的影響，目前作大電流受到一定的限制；而在低壓MOSFET中，現在大多廠家均掌握 Trench MOSFET，縱向技術的發展，極低的Rds(ON)，使得Id很容易就達到幾十A，甚至上百A，各種利于散熱的專利封裝空前涌現。低壓大電流MOS已經 在通訊、消費、汽車、工控、便攜等電子設備里廣泛使用；同時涌現出一批專攻低壓大電流MOS的公司，比如臺系排行第三的ANPEC（茂達電子），低壓(<100V)MOS竟然連續幾年占其業績的50％以上！

2）對于雙極性晶體管來說，根據Ic=B*Ib來看，其增大電流Ic的方法就是增大發達倍數B。第一種方法就是用達林頓管，通過幾個晶體管的放大倍數相 乘，達到小的基極電流控制大的集電極電流的目的。其次就是開發大的放大倍數（B）的晶體管，諸如ZETEX的Super-B Transistor,單個晶體管就可以達到Ic=10A.（continuous）

3．驅動電壓：

1）對于電壓型的MOSFET來說，近年來很多廠家推出了許多Vgs(th)低于1V的MOSFET；但是這僅僅是開門電壓，并不意味著它們可以在 Vgs＝Vgs(th)下穩定良好的工作，因為要真正達到全增強（FULL ENHANCEMENT），達到象規格書上標注的Rds(ON),大多標準的MOSFET需要10V左右的Vgs，低Vgs(th)的器件也差不多要 3－5V左右。由此看，大多MOSFET不能用MCU或DSP直接輸出控制。尤其是當耐壓增大的時候，絕緣層變厚，需要的導通閥值電壓迅速上升。此 外，Vth受溫度影響較大，4－6mV/度。

第三篇：MOS管的分類簡介

MOS管的分類簡介

場效應管分為結型場效應管（JFET）和絕緣柵場效應管（MOS管）兩大類。按溝道材料型和絕緣柵型各分N溝道和P溝道兩種；按導電方式：耗盡型與增強型，結型場效應管均為耗盡型，絕緣柵型場效應管既有耗盡型的，也有增強型的。

場效應晶體管可分為結場效應晶體管和MOS場效應晶體管，而MOS場效應晶體管又分為N溝耗盡型和增強型；P溝耗盡型和增強型四大類。5.1 結型場效應管（JFET）

1、結型場效應管的分類：結型場效應管有兩種結構形式，它們是N溝道結型場效應管和P溝道結型場效應管。

結型場效應管也具有三個電極，它們是：柵極；漏極；源極。電路符號中柵極的箭頭方向可理解為兩個PN結的正向導電方向。

2、結型場效應管的工作原理(以N溝道結型場效應管為例)，N溝道結構型場效應管的結構及符號，由于PN結中的載流子已經耗盡，故PN基本上是不導電的，形成了所謂耗盡區，當漏極電源電壓ED一定時，如果柵極電壓越負，PN結交界面所形成的耗盡區就越厚，則漏、源極之間導電的溝道越窄，漏極電流ID就愈小；反之，如果柵極電壓沒有那么負，則溝道變寬，ID變大，所以用柵極電壓EG可以控制漏極電流ID的變化，就是說，場效應管是電壓控制元件。5.2 絕緣柵場效應管

1、絕緣柵場效應管（MOS管）的分類：絕緣柵場效應管也有兩種結構形式，它們是N溝道型和P溝道型。無論是什么溝道，它們又分為增強型和耗盡型兩種。

2、它是由金屬、氧化物和半導體所組成，所以又稱為金屬—氧化物—半導體場效應管，簡稱MOS場效應管。

3、絕緣柵型場效應管的工作原理(以N溝道增強型MOS場效應管)它是利用UGS來控制“感應電荷”的多少，以改變由這些“感應電荷”形成的導電溝道的狀況，然后達到控制漏極電流的目的。在制造管子時，通過工藝使絕緣層中出現大量正離子，故在交界面的另一側能感應出較多的負電荷，這些負電荷把高滲雜質的N區接通，形成了導電溝道，即使在VGS=0時也有較大的漏極電流ID。當柵極電壓改變時，溝道內被感應的電荷量也改變，導電溝道的寬窄也隨之而變，因而漏極電流ID隨著柵極電壓的變化而變化。

場效應管的工作方式有兩種：當柵壓為零時有較大漏極電流的稱為耗散型；當柵壓為零，漏極電流也為零，必須再加一定的柵壓之后才有漏極電流的稱為增強型。

第四篇：電路分析復習要點

+

+

2-a?

復習要點

-b?

1.圖示電路的端口電壓u（或電流i）與各獨立電源參數的關系是

i2

?c?

?d?

??60??30?V時，2.已知某電路的(復)阻抗Z?10?60??，則當外施電壓為U其復功

~

率(功率復量)S等于（）

3.今有10μF的電容元件，充電到10 V后從電路中斷開，經10 s后電壓下降到3.68 V，則該電容元件的絕緣電阻為（）

4.求圖示電路的I及U。

a

?

b

5.圖示網絡端口的電壓電流關系為4U?80?16I，則該網絡諾頓等效電路是

a

b

6.圖示RL并聯電路,外施電壓uS=100cos(3.14t-?), 試分別畫出iR,iL波形(圖中注明振幅, 畫出一個完整周期的波形)。

S

V

31.8mH

5-100

ms

7.已知正弦電流i1?200cos(?t?30?)A，i2?200cos(?t?150?)A，試求解i?i1?i2，并繪出i，i1，i2的相量圖。

8.圖示正弦交流電路，已知u?200讀數最大，Imax=40A，求R、L。

+

u

2sin10t V，電容調至C?0.2μF時，電流表

6RL

9.圖示電路中N0為無源線性電阻網絡，當US?160 V時，I1?4 A，US為直流電壓源。V，R3消耗的功率P3?80 W。若US降為40 V，I1將變為______ A;U2為______ V;P3為______ W。

RU2?6410、電路如圖5.5所示。①試選擇合適的匝數比使傳輸到負載上的功率達到最大；②求1Ω負載上獲得的最大功率。

11、圖1.3所示電路，負載電阻RL可以任意改變，問RL等于多大時其上可獲得最大功率，并求出最大功率PLmax。

RL

＋

Ω 2U

－

?

圖5.512、分別計算S打開與閉合時圖1.6電路中A、B兩點的電位。

14、下圖所示電路中，已知Z＝(30＋j30)Ω，jXL＝j10Ω，又知UZ=85V，求路端電壓有效值U＝？

率為866W，求i、iL、iC。

16、電路如圖所示。已知iC?

210cos(10t?60?)mA，C= 100pF，L=100μH，電路消

7－B

圖1.5.7

Ω

圖1.5.613、試求圖1.7所示電路的入端電阻RAB。

?

15、在下圖所示電路中，已知u＝141.4cos314tV，電流有效值I＝IC＝IL，電路消耗的有功功

R L

耗的功率P=100mW，試求電阻R和電壓u（t）。

C電路如圖12所示，已知A為電阻性負載，它的的有功功率PA=5KW，B為感性負載，其視在功率SB=5KV·A，功率因數為0.5，正弦電壓為220V，頻率為50HZ。則： 電路總的功率因數為；欲使電路的總功率因數提高到0.92，應并聯的電容為。

圖12

第五篇：基于CCD圖像傳感器驅動電路的設計

摘 要：本文以tcd1501c型ccd圖像傳感器為例。介紹了其性能參數及外圍驅動電路的設計，驅動時序參數可以通過vhdl程序靈活設置。該電路已成功開發并應用于某型非接觸式位置測量產品中。

關鍵詞：ccd 驅動時序 放大器

1引言

電荷耦合器件(ccd)是20世紀60年代末期出現的新型半導體器件。目前隨著ccd器件性能不斷提高。ccd驅動器有兩種：一種是在脈沖作用下ccd器件輸出模擬信號，經后端增益調整電路進行電壓或功率放大再送給用戶：另一種是在此基礎上還包含將其模擬量按一定的輸出格式進行數字化的部分，然后將數字信息傳輸給用戶，通常的線陣ccd攝像機就指后者，外加機械掃描裝置即可成像[1]。所以根據不同應用領域和技術指標要求。選擇不同型號的線陣ccd器件，設計方便靈活的驅動電路與之匹配是ccd應用中的關鍵技術之一。

2ccd工作原理

ccd是以電荷作為信號，而不同于其他大多數器件是以電流或者電壓為信號，其基本功能是信號電荷的產生、存儲、傳輸和檢測。當光入射到ccd的光敏面時，ccd首先完成光電轉換，即產生與入射光輻射量成線性關系的光電荷。ccd的工作原理是被攝物體反射光線到ccd器件上，ccd根據光的強弱積聚相應的電荷，產生與光電荷量成正比的弱電壓信號，經過濾波、放大處理，通過驅動電路輸出一個能表示敏感物體光強弱的電信號或標準的視頻信號。基于上述將一維光學信息轉變為電信息輸出的原理，線陣ccd可以實現圖像傳感和尺寸測量的功能。

3驅動電路的實現

圖像傳感器tcd1501c的主要技術指標如下：像敏單元數為5 000；像元尺寸為7μm×7μm；像元中心距為7μm；像元總長為35mm；光譜響應范圍為400nm-1000nm．光譜響應峰值波長為550nm，靈敏度為10.4v／lx.s～15.6v／lx.s。使ccd芯片正常工作的驅動電路主要有兩大功能：一是產生ccd工作所需的多路時序脈沖；二是對ccd輸出的原始模擬信號進行處理，包括增益放大、差分信號到單端信號的轉換[2]。最后驅動器輸出用戶所需的模擬或視頻信息。

3.1 基于vhdl的驅動時序設計

本部分的設計是基于xilinx公司的cpld xc9572一pc44-10，在ise6.1環境下開發實現的。ccd器件需要復雜的三相或四相交疊驅動脈沖，多數面陣ccd都是三相或四相驅動，多數線陣ccd都是二相驅動。ccd為容性負載，工作頻率高時有一定的功耗，因此需要對cpld輸出的復位脈沖rs、移位脈沖(又稱光積分脈沖)sh、箝位脈沖cp、采樣脈沖sp，以及二相時鐘脈沖φ1e、φ2e等各路驅動脈沖采用74hc14進行整形和驅動能力的放大，然后再送至tcd1501c器件的相應輸入端，在ccd的模擬信號輸出端將得到信號0s和補償信號dos。tcdl501c正常工作時要有76個啞像元輸出，一個掃描行周期內至少應包含有5 076個時鐘脈沖，即tsh=5076×φ1e0.1μs，在本設計中tsh=5200×φ1e。由此可見，改變時鐘脈沖頻率或增加光積分脈沖周期內的時鐘脈沖數，可以改變光積分周期，通常φ1e的頻率設置為可調節的，這樣可以根據ccd器件的實際應用環境靈活運用ccd器件的優點以改變光積分時間。只要條件允許，為降低ccd的電荷轉移損失率。ccd驅動脈沖的頻率應盡可能小。驅動脈沖的頻率降低時，可以在示波器上觀察到ccd輸出信號幅值明顯增強。

3.2 基于ad623的ccd輸出信號差分驅動設計

ccd在驅動脈沖的作用下，經移位寄存器順序輸出視頻信號，復位脈沖rs每復位一次，ccd輸出一個光脈沖信號。差分信號測量電路里差模和共模電壓，vdiff是信號差模電壓，vcm是信號共模電壓，信號輸出vout=r2/r1·vdiff=g·vdiff理想狀態下，一般差模增益g≥1，而共模增益(％mismatch／100)×g／(g+1)接近于零，因此可以看出共模增益主要是電阻不匹配的函數，在實際測量電路中可能會由于電阻值的微小不匹配而導致兩個輸入端的共模電壓不一致，而使電路的直流共模增益不為零。共模抑制比(cmrr)就是差模增益g與共模增益的比值[3]。用對數形式表示：201g[(100／％mismatch)×(g+1)]。實際工程應用中，電路工作在一個很大的噪聲源中，如50hz交流電源線的噪聲、設備的開關噪聲、無線信號的傳輸噪聲，這些干擾信號作用在差分輸入端，將會在輸出端產生一個共模信號，因此差分信號處理除了要求有高的dc cmrr．還要有高的ac cmrr。

圖2 ccd的os端和dos端輸出波形

在電路設計中選用了adi公司的儀器儀表放大器ad623。ad623集成了3路運放，將視頻信號及其補償輸出分別送至ad623的反相和同相輸入端．在ad623的輸出端接一級射極跟隨器以增強信號的驅動能力。選用該器件可消除采用普通運放和外圍電阻所引起的輸出信號的溫度漂移。

4結束語

基于上述開發的線陣ccd驅動器已調試成功．并且用于某位置測量系統中，工作穩定可靠。本設計方案只要再拓展ad轉換部分就可以應用于成像系統的前端。