第一篇：數字邏輯功能

數字邏輯功能

可編程器件按集成度來區分刃分為簡單PLD(LPLD)和復雜PLD(cPu)。最早的可編程邏 輯器件是熔絲編程的只讀存貯器PRoM，由于結構的限制，只能完成簡單的數字邏輯功能。其后，出現了一類結構上稍復雜的可編程；壓片，gp可編程邏輯器件(PLD)．它能夠完成各種數字邏輯功能。典型的PLD由一個“與”門和一個“或”門陣列組成，由于任意一“個組合邏輯都可以用“與—或”表達式來描述，所以PLD能以乘積和的形式完成大量的組合邏輯功能。可編程邏輯陣列PLA是這一階段貼片鉭電容巾的最早產品，它由一個“與”平面和一個“或”平面構成，但這兩個平面的連接關系是可編程的(在結構圖中常用M表示)。PIA器件既有現場可編程的，也有掩膜可編程的，雖然利用牢高，但運行速度較惕，僅適用于小規模邏輯。

隨后出現了可編程陣列邏輯PAL。rAL由一“個可編程的“與”平面和一個固定的“或’’平面(在結構圖中常用·表示)構成，或門的輸出可以通過觸發器有選擇地被晝為寄存狀態。NL器件是現場可編程的，但由于不便于用戶使用和修改，目前已被淘汰?！?/p>

然而，枉PAL的基礎上，隨后發展出了一種通用陣列邏聞GAL(GMneri A恤LoRic)。它采 用EEPRoM工藝，徹底解決了焙絲型可編程器件的一次可編程問題，義現了電可擦陳、電可改寫，其輸出結構是可編程的邏輯定單元。由于GAL的設計具有很強的靈活性，所以至今仍被許多人使用?！?/p>

上述PLD器件的一個共同特點是可以實現速度特性較好的邏輯功能、可實現紫外線可擦除和電可擦除。但出于陣列規模較小、片內寄存器資源不足、I／o不夠靈活以及編程不儀等缺點，目前已被復雜PLD代替。

復雜PLD可分為復雜可編程邏輯器件CPLD(c刪Pl既PmgrammabLe Lo如Devic)和現場可‘編程門陣列5PGA(FNd Pr。卿nMbEe Gak AMy)。同以往的PAL和GAL等相比較，FPGVcPLD的規模比較大，它可以替代幾—r名至幾千塊通用Ic；露片。這樣的rFGA／cPLD實際L就是一個子系統部件。這兩種器件ABC電子兼容了簡單PLD和通用門陣列的優點，它們都具有體系結構和邏輯堆元靈活、集成度高以及適用范圍寬的特點。可實現較大規模的電路，編程也很靈活。與A繳[：(APP比；比n5PM順clc)相比，具有設計開發周期短、設計創造成本低、開發工具先進、標準產品無需測試、質量穩定以及可實時在線檢驗等優點，因此被廣泛應用于產品的諒型設計和產：品生產(一般在1刪。什以下)之中。

一個可編程的與陣列，如圖5—95(a)所示。由因看出，為實現用戶現場編程，在二極管與門的各支路與輸出之間接入熔絲。編程者可以有選擇地將某支路施加大電流將熔絲燒斷。熔

絲燒斷的支路其輸入與輸出斷開。相反，熔絲保留的各支路的輸入才成為有效輸入，輸出F是熔絲保留各支路輸入的與邏輯函數，熔絲燒斷各支路的輸入在與函數中消失，實現可編程之目的。圖5—95(b)是圖5—95(a)中的與陣列的PLD表示。圖5—95(b)中有一條行線六條列線，有六個交叉點，畫有六個叉。圖5—95(a)和(b)是未編程之前或編程后熔絲全部保留的與陣列表示情況。輸出可實現六條列線上IC現貨的六個輸入邏輯變量的與邏輯函數，f(4，月，c)＝4．4．6‘D“c”c＝o n圖5—95(c)給出燒斷三個熔絲的情況，編程后實現的與邏輯函數是f(4，B，c)＝4B c。圖5—95(d)是圖5—95(c)給出的與陣列的PLD表示。

圖5。96(a)是一個可編程或陣列，其構成原理與可編程的與陣列相同。圖5—96(b)是圖5—96(a)給出的或陣列的PLD表示。或陣列的輸入常常是與陣列的乘積項輸出．或陣列的輸出是編程后保留熔絲各支路輸入乘積項之邏輯或。圖5—96(c)和(d)給出實現F(PI，P：，P2)＝P J?P3的可編程或陣列及其PLD表示。

一般說來．從陣列巾選擇熔絲加以摧毀的過程稱為編程。編程一般借助cAD或EDA軟件程序將要求的邏輯函數影射成ABC電子熔絲圖，然后再將熔絲因數據傳送到專用編程器，由編程器選擇并提供大電流來摧毀熔絲圖中所指定的熔絲，進而完成編程。hymsm%ddz

第二篇：頻率計(格式)數字邏輯

課程設計任務書

（指導教師填寫）

課程設計名稱 電子技術課程設計 學生姓名

專業班級

設計題目

簡易數字頻率計

一、課程設計的任務和目的

任務: 設計一個簡易數字頻率計，用來測量單位時間內數字信號的脈沖個數，并用數碼管顯示出來。

目的：

掌握簡易數字頻率計的設計、組裝、調試方法。掌握有關集成電路的工作原理。

二、設計內容、技術條件和要求

1.設計簡易數字頻率計：

⑴.設計一個簡易數字頻率計，用于測量數字信號的頻率并顯示，用一個開關控制頻率計的起動和停止，并可對頻率計置數。

⑵.測頻范圍為0.1Hz到9999Hz。

⑶.測量所需時基時間可調，分1秒和10秒兩檔。

⑷.能連續循環測量顯示，若用1秒檔時要求6秒完成一個循環，其中1秒計數測量；4秒顯示結果；1秒清零。然后依次循環。

2.根據上述要求，畫出電路框圖、原理總圖。3.對原理圖進行仿真。4.在實驗箱上組裝、調試。5.撰寫設計總結報告。

三、時間進度安排

本課程設計共兩周時間。第一周：理論設計

周二

布置設計任務；提出課程設計的目的和要求；講解電子電路的一般設計方法和電子電路的安裝、調試技術；明確對撰寫總結報告和繪制原理總圖的要求；安排答疑、實驗時間。

周二至周五

學生查資料，進行理論設計，其中安排三次答疑，指導學生設計。第二周：仿真和安裝調試、撰寫設計總結報告 周一

交設計草圖供老師審閱。

周二至周三

在EDA實驗室對其設計的電路進行仿真，并可根據仿真情況修正設計以確定設計正確，能完成設計要求。周三至周四

在實驗箱上進行安裝、調試，并通過老師驗收。最后，撰寫設計總結報告、繪制原理總圖。

四、主要參考文獻

1.各種版本的數字電子技術基礎教材； 2.各種版本的電子技術課程設計指導書；

3.集成電路手冊。

指導教師簽字：

2013 年12月 16 日

第三篇：數字邏輯理論

參考書（華中科技大學康華光主編第五版）

第一章 數字邏輯理論

1.1掌握占空比的概念（04年第九題提到占空比）。

1.2掌握二進制，八進制，十進制，十六進制的相互轉換關系和各自的概念，以及二進制的優點。另外熟悉串行和并行兩種傳輸方式，后面學到組合邏輯電路的時候可能會出把串行電路變成并行電路的題，1.3另外二進制加法和減法的運算以及原碼。反碼和補碼的變換，以及帶符號減法運算兩種方式。后面設計加法器和減法器的時候可能會涉及到，1.4編碼的那一塊掌握8421碼5421碼2421碼，能寫出來，記得一年的真題中寫到了要寫出來這幾個碼，所以要掌握他們的形式，另外要知道什么是有權碼，什么是無權碼另外就是重點要掌握格雷碼的性質和特點，并且能寫出從0到15各自的格雷碼形式，這是一年的考題！

1.5掌握與或非三種基本的邏輯運算和符號表示，另外就是會用開關法表示與或的關系，有一年的考題三分就是這些簡單的內容，而且重復會出現。另外就是掌握與非，或非，異或，同或之間的關系和符號表示方法。這是基礎，1．6了解邏輯函數的表示方法，不用特別的看，明白即可！提到哪種方式要知道，會表示。這一章一般都是考概念的題，不過他也是后面要學習的許多東西的基礎。掌握了才能更明白后面的一些東西，下面把考題寫下，2003 第八題第四個，2004年第八題第一個05年的第八題第一個，06年第八題第一個08年第八題第一個07年第八題第一個第三個。

第二章

2.1 掌握邏輯代數的基本形式和基本定律。，和三個基本規則，帶入規則，反演規則和對偶規則。邏輯代數的化簡方法這個重點看自己掌握程度吧，第二節就是講的是卡諾圖的化簡方法，2.2卡諾圖的化簡方法要重點掌握，因為到后來時序邏輯電路設計的時候用的很多，所以2.1和2.2要做適量的題目，并且要多看幾遍，增強印象，另外卡諾圖的化簡，書上只涉及到2個變量，3個變量，4個變量，你可以參考其他書，還有5個6個變量的情況一般不會出現，因為我沒有看過，而且做每年的真題，也沒有遇到變量很多的情況。另外書上只提到最小項，其實還有最大項的說法，這個要參考其他的書，因為考試的時候好像有最大項的提法，這點給的建議是參考那本學校指定的書，不過內容不多，可以大致看看，很容易明白的，還有就是可以參考重郵的那本數字電路，這個方面也有介紹，另外我的那個講義上也講到了自己要看明白，和那些人一起商量搞懂這些知識，另外就是卡諾圖的化簡方法及注意的原則要注重掌握，以及卡諾圖畫圈的時候應該注意的規則，把課后習題相關內容做完，明白即可。還有就是多余項的處理。要根據情況去化簡。這個在設計邏輯電路的時候經常用得到，在講義上叫隨意向，記住叫法的不同。還有最大項和最小項之間的關系，就是最小項的取反，記住 本章是以后學習的基礎，因為再設計邏輯電路的時候都要涉及到

這張有些東西要是你邏輯思維好的話不難，要掌握方法，因為幾乎后面的每道大題基本上都要涉及到邏輯函數的化簡，所以要重點掌握。否則大題中你的化簡做錯的情況下，電路就全錯了，要注意這一點，一般情況下單獨出題的情況很少，只有簡答題中有幾個吧，不過大體都要涉及到化簡，03年第八題第五個，04年第八題的第二個05年第八題的第二個。第三個。

第三章 邏輯門電路

這個最好根據講義和題目去看，因為我也沒有看明白，這一章不算是重點，?？嫉膬热菸乙呀泴懙搅酥v義上。這章有許多題目我也不會，建議去聽一下優酷中的那個老師講的，是哈工大的老師講的，在搜索中輸入哈工大數字電路即可出現。下面我把這張重點考得東西寫一下，有些考的我也不是很懂，三極管的原理一定要掌握，分清基極b，集電極c，和發射極e，還有就是當基極和集電極之間的電壓大于0.7V的時候發射極和集電極之間是導通的，就是相當于短路，如果發射極接地的話那么集電極就相當于接地。一般復雜的電路都是根據這個原理去推斷的，其他的我也不太懂，還有就是開門電平和關門電平，這個定義在重郵的那本書上有定義和詳細的解釋，詳細的解釋我已經寫到了那本將以上了，認真看一下吧，開門電阻和關門電阻的含義，關門電阻就是當電阻小于0.91K歐姆的時候相當于低電平，這個就是關門電阻，開門電阻就是當電阻大于3.2k歐姆的時候相當于邏輯一，這個就是開門電阻。另外就是與非門的伏在輸出特性這個是一年的考題，我當時不知道什么意思，還是重郵的那本書上有這個講解，那個講義上也有，也就是當與非門的發射極的電阻高于2k歐姆的時候則輸出的電壓時1.4V2008年的第八題的第二個就是這個題目和對應講義上的圖的解釋，另外要掌握扇出系數的概念，就是講義上的，門電路的扇出數就是在其正常工作的情況下，所能帶同類門電路的最大數目，還有扇出系數的計算方法，下面就是兩類特殊的門，（1）集電極開路門，OC門，這個掌握的主要是國標的畫法。功能，和特點，我已經寫

到講義上了，另外就是上拉電阻的計算，我沒有看懂。也沒有碰到類似計算的考題，所以建議看不懂的話就別看了，不過那個公式要了解，（2）三態門，三態門的特點和功能已經寫到講義上了，（3）另外就是課本116頁那個講了多余端口（空余輸入端）的處理，要記下來因為好像

重復考了幾次，課本上我已經用紅線表示出來了。

2007年第八題第五個說明OC門的特點和應用，08年就是與非門輸出特性，05年簡述三態門的特點和應用，04年第八題第四個說明與非門和或非門空余輸入端的處理方法03年第六個已輸入低電平為例說明TTL門電路為什么會有扇出限制（我不會，可以看看優酷上的講解把這一章的內容搞懂）03年第八題的最后一個是簡述OC門的特點和功能用途（07年重復該題）還有講義上講到的例題。

第四章 組合邏輯電路

4.1組合邏輯電路的分析自己會分析即可，把課本上的看完，明白其中的道理，以后再分析此類問題的時候按照書上的步驟做即可，4.2 組合邏輯電路的設計類似吧，按說應該是先講完組合邏輯電路中的原件后再講這些，呵呵，再設計組合邏輯電路的時候要按照此章的內容的步驟去設計即可，4.3競爭冒險，明白競爭冒險的原因，然后掌握消除競爭冒險的方法，要記下來，可能會考概念的問題，一共有三個：

（1）發現并消去互補相乘項。

（2）增加乘積項以避免互補項相加，（3）輸出端并聯電容器

4.4

（1）編碼器：知道什么叫編碼，編碼的位數和符號數之間的關系要掌握，2的n次冪要大于N，n為編碼位數，N為要編碼的符號數。掌握42編碼器和83編碼器優先編碼器理解即可，不需要記住，另外就是編碼器的擴展要看懂，理解并掌握。還有編碼器的真值表還有功能要掌握。

（2）譯碼器，和編碼器正好相反，要掌握24譯碼器和38譯碼器和他們的功能，還有就是使能端的作用，還有要會怎么兩個38譯碼器擴展到416譯碼器，這個是很重要的，書中一個例題是用1個24譯碼器和4個38譯碼器組合成一個532譯碼器，這個要掌握，看懂，其他的原理類似。還有就是用譯碼器實現一個邏輯函數，就是148頁的例題。210進制譯碼器不需要掌握，還有七段顯示譯碼器也不需要看。然后就到了數據分配器，其實就是一個譯碼器。看懂數據分配器的原理，并要記住數據分配器的應用，可能會考概念的問題，（3）數據選擇器，掌握數據選擇器各個端口的功能，要理解并會應用156頁輸出的那個表達式4.4.7，明白其中的含義，另外就是掌握數據選擇器的幾個應用，第一：擴展，兩種擴展方式，一個是位的擴展一個是字的擴展，學了儲存器以后容易理解了。一般字的擴展應用比較廣泛。考題中比較多。字的擴咱就是用兩個八位的數據選擇器擴展為16位的數據選擇器。第二：就是邏輯函數產生器，這個要掌握例題4.4.7，另外就是數據選擇器的優點是無需對函數進行化簡，第三個應用就是實現并行數據到串行數據的轉換。這個其實要用到定時器為實現其功能。這個要看看，要明白怎么轉化的，以后的考題中可能會遇到這個問題。

（4）數據比較器

掌握一位數值比較器和兩位數值比較器的真值表和各個端口的作用?？纯蠢斫鈹抵当容^器的擴展，這個數值比較器出一般都是很簡單的，不會涉及太深的內容。兩種擴展方式要掌握。理解。

（5）加法器

第一 半加器的定義沒有考慮低位進位的加法運算稱為半加。掌握半加器的真值表和表示方法，以及符號中各個符號代表什么，第二：全加器的定義就是能進行加數，被加數和低位來的進位進行相加。要掌握全加器的真值表以及各個端口代表數的什么意思，163頁4位串行進位全加器要掌握其中的原理，如果給出四個一位的，變成四位的就是這樣變。165頁加法器的擴展方式要弄懂，（6）減法器

有一年好像考過吧，不過這個比較難理解，要把167頁的那個圖理解了，主要是根據圖相關的講解進行理解了，好像有過要設計減法電路。要注意這方面。

4.5組合可編程邏輯器件屬于存儲器那一部分的內容，（暫時先省略）

這部分組合邏輯電路的設計很重要的一般情況下大概有20分左右的題目是單純的組合邏輯電路的，還有一部分是組合邏輯電路和時序邏輯電路綜合的，所以這部分掌握好很重要。這部分的例題就不一一列舉了，看講義上的那些題目弄懂。建議把課本上的習題做一遍，第五章鎖存器和觸發器

5.2 鎖存器

鎖存器是對脈沖電平敏感的存儲單元電路，而觸發器是對邊沿敏感的電路，可以分為上升沿觸發和下降沿觸發。這是鎖存器和觸發器的區別，另外就是在講義上根本沒有鎖存器的概念，只是重點講解了各個觸發器的功能。所以這一章根據歷年考題來看。SR鎖存器還是看看，為了防止意外考試，然后這一節重點我都用紅筆畫在書上了，那些就是我感覺的重點。209頁消陡電路時怎么工作的，我記得當時考重郵的那位同學問過我，最好看看吧，其他的可以跳過不看。掌握了D鎖存器的特點就行。至于那些傳輸門不用也別了解

5.3 觸發器的電路結構和工作原理

觸發器的類型根據將以上看吧，可能會考簡答題，書上分為三種，講義上分為四種，以講義為主吧。主從觸發器中的功能表中有一個S和R一個是置0一個是置1，這個以后再設計電路的時候可能會用到這兩個按鈕的作用。其他的不用看了，5.4觸發器的邏輯功能（這是重點，好好看看0

(1)首先區分什么是現態什么是次態（225頁課本中有定義）

（2）掌握D觸發器，特想表特性方程和狀態圖都要掌握

（3）JK觸發器同上

（4）T觸發器（還有T’觸發器）

（5）SR觸發器（這個不是?？?，但是還是要掌握看懂）

（6）各個觸發器之間的轉化。這個不僅僅是書上的D觸發器轉化為別的觸發器，以后做題的過程中會用得到，掌握轉換的過程，講義上也特別的寫明了。

這一章主要的內容就是掌握各個觸發器的功能，并在實現邏輯功能的時候用得上。

這一章的習題就不一一寫了，許多設計的題目要自己看懂。這是時序邏輯電路設計的基礎。

第六章 時序邏輯電路

6.1 明白什么是次態，什么是現態。另外理解什么是輸出方程，什么是激勵方程。，什么是狀態方程。了解時序邏輯電路的主要特征。明白什么是異步時序電路和同步時序電路。

（2）248頁的例題要弄懂，三個邏輯方程組要回列，這個要做題明白是什么，會寫狀態表，畫狀態圖和時序圖，這個一般是分析時序電路邏輯功能的必要的步驟。

6.2 同步時序邏輯電路的分析。這一節要掌握怎么分析同步時序邏輯電路。多做題去明白。

6.2.1和6.2.2的例題不錯，看懂明白，可能會有問題說最后判斷電路的邏輯功能這個剛開始做題時可能不知道為什么書上會那么想。等你做很多題目的時候你就能理解了，多做題對比答案，增強分析能力。多見見這種題型，一般邏輯功能就那么幾個。

6.3 同步時序邏輯電路的設計

這個是重點中的重點，一般將近=一半的分數和答題都在這。一半后面的兩道答題會設計和存儲器有關或者和組合邏輯電路綜合的題目，同步時序邏輯電路的設計這個過程不是很麻煩，但是后面化簡的時候要仔細認真，在建立原始狀態表和狀態化簡的時候這方面一定要仔細，一半此類題目考的就是你的耐心和細心，10年倒數第二道就是一個同同步時序邏輯電路的設計題，我花了20多分鐘才寫完，那道題25分。

6.3.1 設計步驟這個要仔細明白每一部的內容。重點我已經劃到我的書上了。

6.3.2 同步時序邏輯電路的設計舉例。這一屆要重點掌握它的分析方法。以及每一個步驟這個東西要多做題自己去明白和體會其中的道理。另外就是要重點明白什么是具有自啟動能力，還有就是狀態化簡的哪一方面，有兩種不同的化簡方法，現在我不太清楚了，但是有一種就是不需要檢查狀態就是做出來就具有自啟動能力，這個一定要重點掌握。因為考試的時候無論怎么樣都不要做這方面的檢查，因為你已經寫上了，再改的話很麻煩，所以一定要掌握那種不需要檢查是否具有自啟動能力的化簡方法。還有就是6.3.2例題中那個JK觸發器的狀態確定要參考書上的，但是好像講義上給出了另外一種化簡方法，要掌握講義上的那個，因為那個就是具有自啟動能力的那種。書上的化簡方法也要掌握，但是做題的時候盡量多的使用講義上的。另外就是原始狀態圖化簡的時候出了書上的那種方法以外還有就是重郵上的那本上也有的另一種方法，有時間的話最好參考看一下，沒時間的話掌握現在課本上的即可，這個要靠做題去體會了。許多問題要自己去明白了。這一節可是重點，要把課本上的題目做了，做多了才能明白。

6.4 異步時序邏輯電路的分析。這個要明白什么是異步時序邏輯電路，另外就是要會分析，這個不要求會設計，這一定要自己看明白，雖說題目考的不多甚至不考，但是有許多情況下會考的到，比如異步二進制計數器的設計什么的，很多的，學會分析即可。

6.5 若干典型的時序邏輯集成電路

（1）寄存器，這個要看看吧，主要看看每個端口的功能是干什么的，看懂功能表即可，但是好像在我記憶中沒有考到這方面的設計內容。

（2）移位寄存器這個要是重點掌握的。首先掌握單項移位寄存器的特點。和基本原理，還

有多功能寄存器的特點，另外就是雙向寄存器的功能表要重點掌握。還有看看環形計數器的特點

（3）計數器，這個算是每年必考的一個東西，首先掌握簡單異步二進制計數器的特點和基本原理。另外就是掌握二進制計數器的狀態表。還有就是74161計數器要重點掌握它們的功能。掌握各個端口放入名稱，這個你們做歷年真題就明白了，這個是每年都要涉及到的東西。所以要重點看看，必須掌握。另外就是計數器的擴展，這個自己要會，并且明白怎么擴展。非二進制計數器不需要掌握，看懂即可，沒時間可以不看。

用集成計數器構成任意進制的計數器這個296頁的要看懂，明白，要明白反饋清零法和反饋置數發的不同之處。6.5.3和6。5.4的例題 要掌握。后面涉及這方面的題目很多要重點掌握。（4）環形計數器和扭環形計數器要明白它們的狀態有多少，這個我在講義上寫了，要重點看看。好像有一年的考題涉及到了。

這算是數電中最重點也是最難的一章了，一般后面的大題都要涉及到設計電路，不是組合就是時序，所以重點的這幾章內容要好好掌握，這個最好要把后面的習題做一遍，自己好好掌握。不然你看一遍不做題是沒有感覺的?？炊灰欢ù砟銜嘶蛘吣銜鲱}了。

第七章 存儲器和可編程邏輯器件，這個要看看講義上的東西了，講義上的總結很好，掌握不同可編程邏輯器件的特點，有的或門固定與門可編程，有的相反，有的都可以編。另外就是還要掌握用可編程邏輯器件設計電路，或者實現一個邏輯表達式，這個在組合邏輯電路第五章最后的內同要涉及到，那節自己看看，這一章不算是很重點，但是他會考察一些概念的問題，有些問題我也不明白。比如08年第四題的第四個，04年EPLD和FPGA的特點。這些問題都很難的，這個靠自己去總結。

7.1.1 明白ROM的組成。333頁上面明白什么是數據線和地址線，什么是字長即可，其他的不用看，7.2.4存儲量擴展，這個算是這張比較重點了，因為后面有的答題就是要么擴展字數，要么擴展位數，分值也很大吧。

7.3.2 CPLD的特點看看

7.3.3FPGA的特點也要看看

這章也就是這么多了，另外就是講義上的東西要看看，還有就是那個優酷上的視頻，這章建議有些東西參考老師講可能會更明白吧，第八章就是脈沖波形的變化與產生

說實話這章以前我看了看只是考了一些概念性的問題，比如單穩態觸發器有幾個狀態，單穩態觸發器的分類等等吧，不過10年的考題中有一道是設計一個脈沖波，好像應該用到這個章的內容，這章在大綱上沒有要求但是為什么會考到我也不清楚，不過當時我們考重郵的那些同學他們是把這一張作為重點，我的建議是大家還是看看吧，我也說不清楚該怎么辦。畢竟我已經考上了，我感覺即使看也要有重點的看看電路設計的哪一方面吧，關于什么參數計算的應該考不到，而且我的建議是參考一下別人的數電的教材吧，畢竟我考試的時候還沒有看到關于555定時器的應用。

第九章 數模模數轉換

9.1DA轉換這個看看講義把，對比課本看。因為不同的轉換方式可能叫法不同，這一章占得分值不多，可能會考一些概念的問題，大家可以參考每年的真意出題的重點復習。

DA轉換器的分類另外就是轉換器的一些參數的比如電流或者電壓的計算方法大家要掌握。還有就是他們的優缺點。也要掌握。

轉換器的技術指標就是分辨率的計算應該算是考的，要掌握，課本上和講義上的計算好像不一樣要參考講義上和他說的那本參考書上的內容。

9.2 AD轉換器的一般過程掌握名字即可。量化的方法課本上和講義上不太一樣。還是要把課本上先掌握在理解將以上的東西，10年好像沒有涉及到大題是關于這章的。量化的方法要掌握。并行轉換的優缺點要掌握，另外就是用的幾個比較器，448頁我用紅筆寫了，要仔細看看。并且要掌握并行轉換的優缺點。449頁上面我用紅筆畫了

逐次比較型的要掌握怎么比較的，這個好像后面有題，并且寫出轉換后的編碼，這個要看懂。理解掌握。

雙積分的我把各個參數的計算方法看了看，并理解掌握了。不過好像考的題目不會過多涉及到，而且也比較難理解，我的建議是打擊有時間的話看看，沒有的話就了解幾個參數的計算方法死記下來也可以，雖說沒有考過，但是不一定以后不考。

AD轉換的精度也要會計算。

這一章考點不算多，但是唯一比較難的是就是可能以前學的簡單，學起來還有點費勁。數字電路的重點不算是很多而且學起來相對信號容易，因為信號需要計算和理解記憶的東西太多了，我給大家的建議就是要在不同時候參考不同的參考書，還有要和別的學?？紨底蛛娐返娜硕嗌塘款}目，這樣對提高你的水平大有幫助，還有就是要多和考同一學校的資料要分享并且相互商量一些問題，這對提高你們自身競爭力有很大幫助。

第四篇：數字邏輯教學大綱

數字邏輯教學大綱

課程主任：執筆人： 呂強開課單位：信息工程學院編寫日期： 2008-2課程編碼：課程中文名稱: 數字邏輯課程英文名稱: Digital Logic

課程類別：專業基礎課

開課對象： 軟件工程專業本科 開課學期： 第4學期 學分：3 ；總學時： 48；理論課學時：48

先修課程： 電路基礎、模擬電子技術

基本教材：《現代數字邏輯》作者：馬義忠 常蓬彬 關少穎編著 蘭州大學出版社 200

2參 考 書：

【1】數字邏輯與計算機設計基礎 劉真,蔡懿慈,畢才術

【2】數字系統邏輯設計曲兆瑞山東大學出版社

一、課程的性質、目的和任務

《數字邏輯》是軟件工程專業的專業基礎課之一，是該專業本科生必修的主干課程。數字邏輯課程闡明了數字邏輯電路的基本概念和分析設計方法，以門電路構成的邏輯電路的“經典方法”作為基本技能訓練，提高以全加器、譯碼器、數據選擇器、計數器、寄存器以及存儲 器等較復雜的邏輯器件來構成更復雜的邏輯電路的分析與設計的能力。

二、課程的基本要求

本課程注重理論與實踐相結合。在教學方法上，采用課堂講授、課堂討論、課后自學、上習題課等教學形式。要求學生熟悉數制、碼制和邏輯代數，能以邏輯代數為工具，掌握對各類組合電路、同步時序電路、異步時序電路的基本邏輯單元分析和設計，了解存儲器和可編程邏輯器件的性能和特點。

三、課程的基本內容及學時分配

第一章 數制和碼制（學時數：2）

1． 數制

十進制、二進制、八進制、十六進制和任意進制數制

2． 數制轉換

二進制和八進制、二進制和十六進制、二進制和十進制。

3． 編碼

原碼、反碼、補碼、BCD碼和字符代碼。

教學要求

掌握數制，數制之間的轉換，碼制和編碼

第二章 邏輯代數基礎（學時數：6）

1． 邏輯代數基本概念

2． 邏輯代數基本定律

3． 邏輯函數的標準表達式和卡諾圖

4． 邏輯函數的化簡

教學要求

掌握邏輯代數基本定律和基本運算規律，邏輯函數的各種表達式，利用邏輯代數和卡諾圖對邏輯函數進行化簡。

第三章 TTL集成門電路（學時數：6）

1． TTL與非門

2． TTL集電極開路與非門

3． 三態輸出與非門

4． 其他類型的TTL門電路

教學要求

了解TTL門電路的電路結構、工作原理和外部特性，掌握門電路的邏輯功能和外部特性。

第四章 組合邏輯電路（學時數：9）

1． 組合邏輯電路的分析方法

編碼器、譯碼器數據選擇器和分配器、奇偶檢測電路、比較器、加法器。

教學要求

掌握組合邏輯電路的分析方法。

第五章 集成觸發器（學時數：6）

1． 基本R-S觸發器

2． 電位觸發的觸發器

3． 主從觸發器

4． 邊沿觸發器

教學要求

掌握觸發器的基本類型及狀態描寫，觸發器的簡單應用。

第六章 同步時序電路（學時數：6）

1． 時序電路的機構與描述

2． 同步時序電路的分析方法

3． 同步時序電路的設計方法

教學要求

掌握同步時序電路的分析和設計方法。

第七章 異步時序電路（學時數：6）

1． 脈沖異步時序電路的分析

2． 脈沖異步時序電路的設計

教學要求

掌握脈沖異步時序電路的特點和分析方法。

第八章 存儲器和可編程邏輯器件，VHDL語言描述數字系統簡介（學時數：7）

1． MOS門電路

2． 存儲器

ROM、RAM

3.可編程邏輯器件

PLD、PAL、GAL

教學要求

掌握可編程邏輯器件的結構和編程過程。

3．VHDL語言描述數字系統簡介

四、課內實驗安排

見實驗大綱

五、習題及課外教學要求

習題課以例題分析為主，并適當安排開闊思路及綜合性的練習及討論。學時已包括在前述理論教學課時分配中。每次課堂授課都要有相應的課外作業,其內容據上課內容而定,主要是目的是鞏固課堂內容,加深對所學東西的理解。

六、考核方式及成績評定

課外作業，平時測驗占30%；期末閉卷考試占70%。

第五篇：數字邏輯

數字邏輯復習

一．選擇題

1．將邏輯表達式“ ”化簡為邏輯表達式“A”，需使用公式化簡法中的（）。

A、并項法B、吸收法C、消去法D、配項消去法

2．邏輯代數中的三種最基本的邏輯運算是（）。

A、與、與非、或非B、與、與或非、異或

C、與、或、非D、與非、與或非、異或

3． 的相鄰最小項的是（）。

A、B、C、D、4．在何種輸入情況下，“或非”的運算結果不是“0”，（）。

A、全部輸入為“1”B、任一輸入為“1”

C、全部輸入為“0”D、任一輸入為“1”，其他輸入為“0”

5．在下列邏輯電路中，不是組合電路的有().A、譯碼器B、編碼器C、全加器D、寄存器

6．要使3：8線譯碼器(74LS138)能正常工作，使能控制端G1、G2A#、G2B#的電平信號應是()。

A、100B、111C、011D、000

7．七段數碼顯示管中，共陰極電路的所有發光二極管輸出端均是()

A、邏輯1B、邏輯0C、高阻態D、接地

8．一個32路的數據選擇器，最合適的地址輸入端的是（）

A、4B、7C、8D、5

9．組成一位的十進制計數器，至少需要（）個觸發器。

A、4B、3C、6D、5

10．計數器的模是()

A、觸發器的數量B、序列中實際狀態數C、每秒循環次數D、可能的最大狀態數

11.移位寄存器由()組成A、鎖存器B、觸發器C、一個字節存儲器D、4位存儲器

12．移位寄存器不能實現的功能是（）

A、實現信號的并行到串行的轉換B、實現信號的串行到并行的轉換

C、對時鐘信號進行分頻D、對輸入信號進行編碼

15．對于J－K觸發器，當J＝0、K＝0，則CP脈沖作用后，觸發器的次態是（）。

A、B、C、A或BD、16．使用256X1位ROM芯片組成1024X8位存儲器，需要ROM芯片()片。

A、10B、32C、16D、64

17．用PLD開發軟件輸入邏輯設計的兩種方式是()。

A、文本和數字B、文本和原理圖C、原理圖和代碼D、編譯和排序

18．VHDL屬于()。

A、可編程邏輯B、硬件描述語言C、可編程陣列D、邏輯數學算

法

二．理解基本內容（看每章后的小結）

1．數字電路常用的描述工具有哪些？

2．在邏輯函數中，基本的邏輯運算有哪些？可以組合哪些運算？

？列舉你曾學過的組合電路。

4．什么是譯碼器？它是如何工作的？七段譯碼器如何工作？

5．時序電路的特點是什么？結構怎樣？

6．典型的觸發器JK、D的方程是什么？它的工作狀態有哪些？狀態是如何變化的？

7．計數器的模的概念及如何計算的？X次分頻如何產生相應的模？其頻率怎么設置？

8。SRAM、DRAM的存儲機理是什么？

9．存儲邏輯是什么的產物？FLASH的特性怎樣？

10．PLD、FPGA、ISP、VHDL涵義

三．公式法、卡諾圖化簡以及相關證明

看作業

四．分析設計

1．組合電路

三人表決器、路燈控制、電影院門口大人、小孩進入的自動檢測等

2．時序電路

作業

3．VHDL的簡單語法表達

數字邏輯復習綱要

第一章 邏輯代數

一、基本概念(P30)

1.邏輯函數的描述方式及常用工具；

2.邏輯代數三種基本邏輯運算(與、或、非).二、公式、卡諾圖的化簡方法

1.最小項，相鄰最小項

2.公式(P16—P17)

3.卡諾圖(結構、化簡方法)

三、本章作業

第二章 組合邏輯

一、組合邏輯的組成與特征

二、組合電路的構件

1.列出相關電路

2.譯碼器

74LS138工作時,功能：每輸入一組不同的代碼，只有一個輸出有效.3.七段數碼顯示器

SM 4205共陰陰極接地

4.數據選擇器

例：32選1----5根控制線(選擇控制信號)

三、本章作業

第三章 時序邏輯

一、時序電路的組成、功能、特點

觸發器(F/F)，鎖存器

二、觸發器(F/F)特點

有兩個穩態，計數器的模觸發器(F/F)的個數.三、移位寄存器

功能：串并轉換、分頻

四、S-K觸發器，D觸發器的方程

五、序列檢測

六、本章作業

第四章 存儲邏輯

一、存儲邏輯的組成二、SRAM和DRAM的存儲機理

Flash閃存

RAM、ROM芯片實例分析

例：1024×8位ROM芯片：

數據線8位

地址線10位（）

控制線2位（1位讀寫線、1位片選線）

四、有關名詞

例：PLD（Programmable Logic Device可編程器件）

FPGA（Field－Programmable Gate Array 現場可編程門陣列）ISP（In-system Programming 在系統編程）