第一篇：數(shù)字邏輯數(shù)字搶答器

《數(shù)字邏輯》課程設(shè)計(jì)

實(shí)驗(yàn)報(bào)告

學(xué)號：

姓名：

班級：

指導(dǎo)老師：

一、簡要說明

在進(jìn)行智力競賽搶答時(shí)，需要參賽者分成若干組進(jìn)行搶答，究竟是誰先誰后單憑主持人的眼睛是很難判斷的；在提問或回答時(shí)，往往都要有時(shí)間限制；另外，犯規(guī)要發(fā)出一種特殊的信號，以便主持人看得清、聽得到。要完成上述功能，需要一種“搶答器”。

二、任務(wù)和要求

1、設(shè)計(jì)要求

（1）搶答開始后，搶答器能準(zhǔn)確地判斷出搶先者。并發(fā)出聲光報(bào)警，3秒后自動熄滅。（2）搶答器具有互鎖功能，某組搶答后能自動封鎖其他各組的搶答信號。

（3）搶答具有限時(shí)功能。顯示檔次分別為5s、10s、15s，時(shí)間到時(shí)發(fā)出聲響，同時(shí)，時(shí)間要用數(shù)碼管顯示出來。

（4）搶答者犯規(guī)或違章（主持人未說“開始搶答”時(shí)，參賽者搶先按鈕）時(shí)，應(yīng)自動發(fā)出警告信號，以指示燈閃為標(biāo)志。（5）系統(tǒng)應(yīng)具有一個(gè)總復(fù)位開關(guān)。

2、采用的器件：

74273，74160，74244，7446，相應(yīng)的門器件；軟件：maxplus2。

三、設(shè)計(jì)思想、1、電路結(jié)構(gòu)

根據(jù)總體設(shè)計(jì)方案，將智力競賽搶答器劃分成四個(gè)子系統(tǒng)和一個(gè)控制器。輸入子系統(tǒng)由搶答鍵和鎖存電路組成；時(shí)間顯示子系統(tǒng)由計(jì)時(shí)電路、動態(tài)掃描譯碼電路和LED數(shù)碼管組成；席位指示子系統(tǒng)由席位燈驅(qū)動電路、發(fā)光二極管組成；時(shí)鐘子系統(tǒng)由時(shí)鐘信號源、分頻器組成；控制器由啟動鍵、啟動電路、判斷電路和復(fù)位電路組成。

2、輸入、輸出信號特征

智力競賽搶答器的輸入信號是由啟動鍵和搶答鍵產(chǎn)生。啟動鍵和搶答鍵可產(chǎn)生短暫的單步脈沖信號。輸出信號是席位指示燈驅(qū)動信號和LED數(shù)碼管驅(qū)動信號。前者高點(diǎn)平有效，后者低電平有效。

3、主要技術(shù)性能指標(biāo)（1）選手席位數(shù)量：8個(gè)

（2）席位指示燈：LED發(fā)光二極管。正常搶答時(shí)燈亮，犯規(guī)搶答時(shí)燈閃。（3）強(qiáng)大時(shí)間范圍：0s~30s（4）時(shí)間顯示方式：LED數(shù)碼管，兩位，共陰極，動態(tài)掃描。（5）搶答速度識別時(shí)間：1/1000s（6）按鍵鎖定方式：自動（7）復(fù)位方式：自動，延遲時(shí)間為9s

四、設(shè)計(jì)步驟：

1、啟動電路：

啟動電路由D觸發(fā)器和與門組成。主持人按下啟動鍵時(shí)，從START端輸入一個(gè)脈沖，D觸發(fā)器被置成1狀態(tài)，即Q=1，表示選手可以搶答，同時(shí)計(jì)時(shí)電路開始計(jì)數(shù)，若主持人未按下啟動鍵就有選手搶答，F(xiàn)=1，表示搶答犯規(guī)，經(jīng)反相后時(shí)候使S=0，啟動電路處于保持狀態(tài)，再按啟動鍵無效。/CLRN為清零端，與復(fù)位電路輸出端/END9連接，低電平有效。電路圖如下所示：

2、鎖存電路：

由74273和與門組成。D1~D8與搶答鍵電路輸出端連接，輸出端Q1~Q8與席位燈驅(qū)動電路連接。S連接判斷電路輸出端/OFF。沒有搶答，OFF=1，S=1，74273工作在置數(shù)狀態(tài)。D1~D8對應(yīng)的有一個(gè)為1，在CLK作用下，被置入觸發(fā)器。OFF=0，74273處于保持狀態(tài)。時(shí)鐘信號頻率為1HZ，搶答速度識別為1/1000。低電平有效。電路圖如下：

3、判斷電路：

判斷電路由若干個(gè)門電路組成。輸出端D1~D8與鎖存電路端輸出端Q1~Q8連接。使能端S連接啟動電路輸出端Q。Q=1時(shí)，S=Q=1.若D1~D8中有1狀態(tài)，則T=1，F(xiàn)=0，表示被鎖存的信號是搶答信號。T=1，計(jì)時(shí)電路停止計(jì)數(shù)；Q=0時(shí)，S=0，若D1~D8中有1狀態(tài)，則T=0，F(xiàn)=1，表示被鎖存的信號是犯規(guī)信號。T=1或F=1輸出端/OFF狀態(tài)均為0，使鎖存電路處于保持狀態(tài)，而此時(shí)復(fù)位電路則為計(jì)數(shù)狀態(tài)。電路圖如下：

4、席位驅(qū)動電路：

由若干與門和或門組成。A1~A8與鎖存電路Q1~Q8相連。L1~L8與8個(gè)二極管連 接。CLK接入1HZ的時(shí)鐘信號。T=1,S1=1, A1~A8中有一個(gè)輸入為1，對應(yīng)的輸出狀態(tài)也是1，發(fā)光二極管亮；F=1，S2=1，狀態(tài)為1的輸入端所對應(yīng)的輸出端輸出1HZ的時(shí)鐘信號，發(fā)光二極管閃爍。電路圖如下：

5、計(jì)時(shí)電路：

兩片74160連接成一個(gè)同步三十進(jìn)制加法計(jì)數(shù)器，輸出端與動態(tài)掃描譯碼電路連接。使能端S,STOP和/CLRN分別連接啟動電路輸出端Q、判斷電路輸出端T和復(fù)位電路輸出端/END9。按下啟動鍵時(shí)，Q=1，T=0，/END9=1，則S=Q=1，STOP=T=0，/CLRN=/END9=1，電路處于計(jì)數(shù)狀態(tài)，對CLK端輸入的1HZ 時(shí)鐘信號進(jìn)行計(jì)數(shù)，Q6~Q1端依次輸出000000（00）~110000（30）。計(jì)數(shù)到110000（30s）時(shí)，END30端狀態(tài)由0跳變?yōu)?，電路進(jìn)入保持狀態(tài)，同時(shí)啟動復(fù)位電路。若在計(jì)數(shù)過程中有選手搶答，則T=1，STOP=T=1，計(jì)時(shí)電路停止計(jì)數(shù)，進(jìn)入保持狀態(tài)。/CLRN為清零端，與復(fù)位電路輸出端/END9連接，低電平有效。電路圖如下所示：

6、動態(tài)掃描譯碼電路：

由74244和DEL(自定義)組成，輸入端D1~D 6與計(jì)時(shí)電路輸出端Q6~Q1連接，輸出端QA~QG與兩個(gè)七段LED數(shù)碼管陰極連接，E1、E2分別與秒個(gè)位和秒十位數(shù)碼管的陽極連接。74244輸出由CLk輸入的1HZ時(shí)鐘信號控制，低電平輸出高4位數(shù)據(jù)，高電平輸出低4位數(shù)據(jù)，并經(jīng)DEL進(jìn)行譯碼，驅(qū)動兩個(gè)數(shù)碼管顯示00~30s。

DEL代碼： SUBDESIGN del(num[3..0]:INPUT;a,b,c,d,e,f,g:OUTPUT;)BEGIN TABLE num[3..0]=>a,b,c,d,e,f,g;

H“0”=>1,1,1,1,1,1,0;H“1”=>0,1,1,0,0,0,0;H“2”=>1,1,0,1,1,0,1;H“3”=>1,1,1,1,0,0,1;H“4”=>0,1,1,0,0,1,1;H“5”=>1,0,1,1,0,1,1;H“6”=>1,0,1,1,1,1,1;H“7”=>1,1,1,0,0,0,0;H“8”=>1,1,1,1,1,1,1;H“9”=>1,1,1,1,0,1,1;H“A”=>1,1,1,0,1,1,1;H“B”=>0,0,1,1,1,1,1;H“C”=>1,0,0,1,1,1,0;H“D”=>0,1,1,1,1,0,1;H“E”=>1,0,0,1,1,1,1;H“F”=>1,0,0,0,1,1,1;END TABLE;END;電路圖如下：

7、復(fù)位電路：

74160接成一個(gè)同步九進(jìn)制加法計(jì)數(shù)器。電路的工作狀態(tài)由判斷電路輸出端輸出端T,F和計(jì)時(shí)電路輸出端END9控制。這三個(gè)輸出端的狀態(tài)只要有一個(gè)為1，使/CLRN=1，電路對CLK 端輸入的1HZ時(shí)鐘信號計(jì)數(shù)。第九個(gè)脈沖到達(dá)時(shí)，輸出端/END9狀態(tài)由1變?yōu)?，用其將啟動電路、鎖存電路和計(jì)時(shí)電路復(fù)位。若T,F和END9的狀態(tài)全為0，/CLRN=0，電路復(fù)位，不工作。電路圖如下所示：

8、分頻器：

通過分頻器將頻率分為1HZ和1KHZ。利用代碼來寫。module fdiv(clk,clk1khz,clk1hz);input clk;output clk1khz,clk1hz;reg clk1khz,clk1hz;integer cnt1;integer cnt2;always @(posedge clk)begin //if(ct1<9999)if(cnt1<19)begin cnt1 = cnt1 + 1;clk1khz<=1'b0;end else begin cnt1 = 0;clk1khz<= 1'b1;end end always @(posedge clk1khz)begin //if(cnt2<999)if(cnt2<9)begin cnt2 = cnt2 + 1;clk1hz<= 1'b0;end else begin cnt2 = 0;clk1hz<= 1'b1;end end endmodule 電路圖如下：

9、總電路圖：

五、模擬結(jié)果及分析：

1、模擬結(jié)果：

2、電路工作原理：

主持人按下啟動鍵后，啟動電路輸出信號Q為高電平，計(jì)時(shí)電路開始對1HZ時(shí)鐘信號進(jìn)行計(jì)數(shù)，經(jīng)過譯碼后顯示計(jì)時(shí)時(shí)間（00s~30s）。當(dāng)某選手按下?lián)尨疰I時(shí)（高電平有效），該信號被鎖存電路保存起來，并經(jīng)過席位燈驅(qū)動電路輸出高電平，對應(yīng)的發(fā)光二極管亮，表示正常搶答。同時(shí)，判斷電路輸出信號T為高電平，使計(jì)時(shí)電路停止計(jì)數(shù)，鎖存電路處于保持狀態(tài)，其他各組選手再按鍵無效。若沒有選手按下?lián)尨疰I，計(jì)時(shí)到30s時(shí)，計(jì)時(shí)自動停止，輸出信號END30為高電平；如果啟動鍵未按下，某選手就按下?lián)尨疰I，鎖存電路將該信號保存，并經(jīng)過席位燈驅(qū)動電路輸出1HZ時(shí)鐘信號，對應(yīng)的發(fā)光二極管閃爍，表示搶答犯規(guī)，同時(shí)判斷電路輸出信號F為高電平，使鎖存電路、啟動電路處于保持狀態(tài)，再按搶答鍵、啟動鍵無效。

復(fù)位電路工作狀態(tài)由判斷電路和計(jì)時(shí)電路控制。當(dāng)輸出信號T，F(xiàn)或END30有一個(gè)為高電平時(shí)，電路處于計(jì)時(shí)狀態(tài)，經(jīng)過9s延時(shí)，/END9端輸出一個(gè)低電平信號，將啟動電路、鎖存電路和計(jì)時(shí)電路復(fù)位。分頻器可將時(shí)鐘信號源輸出的高頻率時(shí)鐘信號分頻為1HZ和1KHZ時(shí)鐘信號，1HZ時(shí)鐘信號用于計(jì)時(shí)和席位閃爍，1KHZ時(shí)鐘信號用于動態(tài)掃描譯碼控制和搶答速度識別。

六、心得體會：

數(shù)字搶答器是我們第一次接觸計(jì)算機(jī)硬件自己設(shè)計(jì)的數(shù)字系統(tǒng)，將理論應(yīng)用到實(shí)踐中，經(jīng)歷了從茫然到查閱資料最終豁然開朗的過程。

搶答器主要包括了74160，74244，自定義的分頻器以及del和門器件組成，考慮了 在搶答過程中遵守規(guī)則或者犯規(guī)，而且當(dāng)有選手答題時(shí)，再搶答則對應(yīng)的燈就不會亮。

我覺得做課程設(shè)計(jì)一定要細(xì)心，認(rèn)真，有耐心，有恒心。不放過任何一個(gè)細(xì)節(jié)，電路圖做到分毫不差才能仿真出想要的結(jié)果！

經(jīng)過此次課程設(shè)計(jì)，對本門課有了進(jìn)一步的了解，對MAX+plus軟件的使用有了更好的認(rèn)識，更好的鍛煉了動手能力，更好的了解了EDA-V實(shí)驗(yàn)箱的功能。相信這對我們以后的學(xué)習(xí)生活都有很大的幫助。

第二篇：數(shù)字搶答器(數(shù)字電路)

一、摘 要：數(shù)字搶答器由主體電路與擴(kuò)展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊(duì)的輸入信號在顯示器上輸出；用控制電路和主持人開關(guān)啟動報(bào)警電路，以上兩部分組成主體電路。通過定時(shí)電路和譯碼電路將秒脈沖產(chǎn)生的信號在顯示器上輸出實(shí)現(xiàn)計(jì)時(shí)功能，構(gòu)成擴(kuò)展電路。經(jīng)過布線、焊接、調(diào)試等工作后數(shù)字搶答器成形。

關(guān)鍵字： 搶答電路 定時(shí)電路 報(bào)警電路 時(shí)序控制

Summary The figure vies for the answering device by the subject circuit and expands the circuit to make up.Have priority in code circuit , latch , decipher circuit and export the input signal of the entrant team on the display;Starting the warning circuit with the control circuit and host's switch, two the above-mentioned parts make up the subject circuit.Through timing circuit and decipher second signal function while outputs and realizes counting on the displaying that pulse produce circuit, form and expand the circuit.Through connect up , weld , debug figure vie for answering device take shape after the work.Key word： Vie for answering the circuit Timing circuit Warning circuit Time sequence controlling

二、目 錄

摘要??????????????????????????????? Ⅰ

Abstract??????????????????????????????Ⅱ

一、引論????????????????????????????1

三、實(shí)驗(yàn)部分 1)、設(shè)計(jì)任務(wù)與要求

1.搶答器同時(shí)供8名選手或8個(gè)代表隊(duì)比賽，分別用8個(gè)按鈕S0 ~ S7表示。2.設(shè)置一個(gè)系統(tǒng)清除和搶答控制開關(guān)S，該開關(guān)由主持人控制。

3.搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應(yīng)的編號，并在LED數(shù)碼管上顯示，同時(shí)揚(yáng)聲器發(fā)出報(bào)警聲響提示。選手搶答實(shí)行優(yōu)先鎖存，優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止。4.搶答器具有定時(shí)搶答功能，且一次搶答的時(shí)間由主持人設(shè)定（如30秒）。當(dāng)主持人啟動“開始”鍵后，定時(shí)器進(jìn)行減計(jì)時(shí)，同時(shí)揚(yáng)聲器發(fā)出短暫的聲響，聲響持續(xù)的時(shí)間0.5秒左右。

5.參賽選手在設(shè)定的時(shí)間內(nèi)進(jìn)行搶答，搶答有效，定時(shí)器停止工作，顯示器上顯示選手的編號和搶答的時(shí)間，并保持到主持人將系統(tǒng)清除為止。

6.如果定時(shí)時(shí)間已到，無人搶答，本次搶答無效，系統(tǒng)報(bào)警并禁止搶答，定時(shí)顯示器上顯示00。2)、實(shí)驗(yàn)儀器設(shè)備: 1.數(shù)字實(shí)驗(yàn)箱。

2.集成電路74LS148 1片，74LS279 1片，74LS48 3片，74LS192 2片，NE555 2片，74LS00 1片，74LS121 1片。

3.電阻 510Ω 2只，1KΩ 9只，4.7kΩ l只，5.1kΩ l只，100kΩ l只，10kΩ 1只，15kΩ 1只，68kΩ l只。

4.電容 0.1uF 1只，10uf 2只，100uf 1只。

5.三極管 3DG12 1只。

6.其它：發(fā)光二極管2只，共陰極顯示器3只

三、方案論證與比較：與普通搶答器相比，本作品有以下幾方面優(yōu)勢：

1、具有清零裝置和搶答控制，可由主持人操縱避免有人在主持人說“開始”前提前搶答違反規(guī)則。

2、具有定時(shí)功能，在30秒內(nèi)無人搶答表示所有參賽選手獲參賽隊(duì)對本題棄權(quán)。3、30秒時(shí)仍無人搶答其報(bào)警電路工作表示搶答時(shí)間耗盡并禁止搶答。

四、總體設(shè)計(jì)思路：

（一）設(shè)計(jì)任務(wù)與要求：

1.搶答器同時(shí)供8名選手或8個(gè)代表隊(duì)比賽，分別用8個(gè)按鈕S0 ~ S7表示。2.設(shè)置一個(gè)系統(tǒng)清除和搶答控制開關(guān)S，該開關(guān)由主持人控制。

3.搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應(yīng)的編號，并在LED數(shù)碼管上顯示，同時(shí)揚(yáng)聲器發(fā)出報(bào)警聲響提示。選手搶答實(shí)行優(yōu)先鎖存，優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止。

4.搶答器具有定時(shí)搶答功能，且一次搶答的時(shí)間由主持人設(shè)定（如30秒）。當(dāng)主持人啟動“開始”鍵后，定時(shí)器進(jìn)行減計(jì)時(shí)，同時(shí)揚(yáng)聲器發(fā)出短暫的聲響，聲響持續(xù)的時(shí)間0.5秒左右。

5.參賽選手在設(shè)定的時(shí)間內(nèi)進(jìn)行搶答，搶答有效，定時(shí)器停止工作，顯示器上顯示選手的編號和搶答的時(shí)間，并保持到主持人將系統(tǒng)清除為止。

6.如果定時(shí)時(shí)間已到，無人搶答，本次搶答無效，系統(tǒng)報(bào)警并禁止搶答，定時(shí)顯示器上顯示00。

（二）設(shè)計(jì)原理與參考電路 1．?dāng)?shù)字搶答器總體方框圖

如圖11、1所示為總體方框圖。其工作原理為：接通電源后，主持人將開關(guān)撥到“清除”狀態(tài)，搶答器處于禁止?fàn)顟B(tài)，編號顯示器滅燈，定時(shí)器顯示設(shè)定時(shí)間；主持人將開關(guān)置“開始”狀態(tài)，宣布“開始”搶答器工作。定時(shí)器倒計(jì)時(shí)，揚(yáng)聲器給出聲響提示。選手在定時(shí)時(shí)間內(nèi)搶答時(shí)，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示、揚(yáng)聲器提示。當(dāng)一輪搶答之后，定時(shí)器停止、禁止二次搶答、定時(shí)器顯示剩余時(shí)間。如果再次搶答必須由主持人再次操作“清除”和“開始”狀態(tài)開關(guān)。

五、多功能硬件與軟件設(shè)計(jì)及其理論分析與計(jì)算： 各單元部分電路設(shè)計(jì)如下：

(1)搶答器電路

參考電路如圖２所示。該電路完成兩個(gè)功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時(shí)譯碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效。工作過程：開關(guān)S置于“清除”端時(shí)，RS觸發(fā)器的 端均為０，４個(gè)觸發(fā)器輸出置０，使74LS148的 ＝０，使之處于工作狀態(tài)。當(dāng)開關(guān)S置于“開始”時(shí)，搶答器處于等待工作狀態(tài)，當(dāng)有選手將鍵按下時(shí)（如按下S5），74LS148的輸出 經(jīng)RS鎖存后，1Q=1, =1,74LS48處于工作狀態(tài)，４Q３Q２Q=101,經(jīng)譯碼顯示為“５”。此外，1Ｑ＝１，使74LS148 ＝１，處于禁止?fàn)顟B(tài)，封鎖其他按鍵的輸入。當(dāng)按鍵松開即按下時(shí)，74LS148的 此時(shí)由于仍為１Ｑ＝１，使 ＝１，所以74LS148仍處于禁止?fàn)顟B(tài)，確保不會出二次按鍵時(shí)輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將Ｓ開關(guān)重新置“清除”然后再進(jìn)行下一輪搶答。74LS148為８線－３線優(yōu)先編碼器，表1為其功能表。

表１ 74LS148的功能真值表

由節(jié)目主持人根據(jù)搶答題的難易程度，設(shè)定一次搶答的時(shí)間，通過預(yù)置時(shí)間電路對計(jì)數(shù)器進(jìn)行預(yù)置，計(jì)數(shù)器的時(shí)鐘脈沖由秒脈沖電路提供。可預(yù)置時(shí)間的電路選用十進(jìn)制同步加減計(jì)數(shù)器74LS192進(jìn)行設(shè)計(jì)，具體電路如圖3所示。表2為74192的真值表。

（3）報(bào)警電路

由555定時(shí)器和三極管構(gòu)成的報(bào)警電路如圖4所示。其中555構(gòu)成多諧振蕩器，振蕩頻率fo＝1．43／［（RI＋2R2）C］，其輸出信號經(jīng)三極管推動揚(yáng)聲器。PR為控制信號，當(dāng)PR為高電平時(shí)，多諧振蕩器工作，反之，電路停振。

4）時(shí)序控制電路

時(shí)序控制電路是搶答器設(shè)計(jì)的關(guān)鍵，它要完成以下三項(xiàng)功能：

①主持人將控制開關(guān)撥到“開始”位置時(shí)，揚(yáng)聲器發(fā)聲，搶答電路和定時(shí)電路進(jìn)入正常搶答工作狀態(tài)。②當(dāng)參賽選手按動搶答鍵時(shí)，揚(yáng)聲器發(fā)聲，搶答電路和定時(shí)電路停止工作。

③當(dāng)設(shè)定的搶答時(shí)間到，無人搶答時(shí)，揚(yáng)聲器發(fā)聲，同時(shí)搶答電路和定時(shí)電路停止工作。

根據(jù)上面的功能要求以及圖 2，設(shè)計(jì)的時(shí)序控制電路如圖 5所示。圖中，門G1 的作用是控制時(shí)鐘信號CP的放行與禁止，門G2的作用是控制74LS148的輸人使能端。圖11、4的工作原理是：主持人控制開關(guān)從“清除”位置撥到“開始”位置時(shí)，來自于圖11、2中的74LS279的輸出 1Q=0，經(jīng)G3反相，A＝1，則時(shí)鐘信號CP能夠加到74LS192的CPD時(shí)鐘輸入端，定時(shí)電路進(jìn)行遞減計(jì)時(shí)。同時(shí)，在定時(shí)時(shí)間未到時(shí)，則“定時(shí)到信號”為 1，門G2的輸出 =0，使 74LS148處于正常工作狀態(tài)，從而實(shí)現(xiàn)功能①的要求。當(dāng)選手在定時(shí)時(shí)間內(nèi)按動搶答鍵時(shí)，1Q＝1，經(jīng) G3反相，A＝0，封鎖 CP信號，定時(shí)器處于保持工作狀態(tài)；同時(shí)，門G2的輸出 =1，74LS148處于禁止工作狀態(tài)，從而實(shí)現(xiàn)功能②的要求。當(dāng)定時(shí)時(shí)間到時(shí)，則“定時(shí)到信號”為0，=1，74LS148處于禁止工作狀態(tài)，禁止選手進(jìn)行搶答。同時(shí)，門G1處于關(guān)門狀態(tài)，封鎖 CP信號，使定時(shí)電路保持00狀態(tài)不變，從而實(shí)現(xiàn)功能③的要求。集成單穩(wěn)觸發(fā)器74LS121用于控制報(bào)警電路及發(fā)聲的時(shí)間。

六、系統(tǒng)的組裝與調(diào)試及測試方法：

3塊實(shí)驗(yàn)電路板分別做成數(shù)字搶答器電路、可預(yù)置時(shí)間的定時(shí)電路、報(bào)警電路及時(shí)序控制電路，根據(jù)EWB仿真電路及工程上的可操作性布置芯片、元件、導(dǎo)線等。

在焊接過程中，由于經(jīng)驗(yàn)不足多次發(fā)生虛焊或者相鄰焊點(diǎn)接觸導(dǎo)致短路等事故，心急時(shí)也有小組成員被電烙鐵燙傷的事發(fā)生。

制作的第一塊板即數(shù)字搶答電路板一開始測試時(shí)不能工作，又由于沒有穩(wěn)壓電源而不能檢驗(yàn)。情急之下，靈機(jī)一動，把3節(jié)干電池制成4.5伏電壓源，又用萬用表逐點(diǎn)排查，原來有虛焊的點(diǎn)。找出原因后并排斥故障后，電路板正常工作。深感欣慰！

制作第2塊板即可預(yù)置時(shí)間的定時(shí)電路時(shí)，3位成員都已有了自我感覺十分嫻熟的焊接技術(shù)，不料忙中出錯(cuò)，重蹈覆轍，又有虛焊點(diǎn)。遂相互提醒，前事不忘，后事之師。

七、EWB仿真圖：

由于EWB中沒有74LS121，并且沒有可以代替的74LS221，故時(shí)序控制電路的仿真無法完成。

八、儀器： 1.數(shù)字實(shí)驗(yàn)箱。

2.集成電路74LS148 1片，74LS279 1片，74LS48 3片，74LS192 2片，NE555 2片，74LS00 1片，74LS121 1片。

3.電阻 510Ω 2只，1KΩ 9只，4.7kΩ l只，5.1kΩ l只，100kΩ l只，10kΩ 1只，15kΩ 1只，68kΩ l只。

4.電容 0.1uF 1只，10uf 2只，100uf 1只。5.三極管 3DG12 1只。

6.其它：發(fā)光二極管2只，共陰極顯示器3只。

九、擴(kuò)展功能：

1、可以設(shè)計(jì)聲控裝置，在主持人說開始時(shí)，系統(tǒng)自動完成清零并開始計(jì)時(shí)的功能。

2、在主持人讀題的過程中，禁止搶答，可以在主持人控制的開關(guān)上另接一個(gè)與圖2一樣的電路，即可實(shí)現(xiàn)“違規(guī)者可見”的功能，即在主持人讀題時(shí)如果有人違反比賽規(guī)定搶先按動按鈕，顯示器可以顯示是哪個(gè)參賽隊(duì)搶先，便于作出相應(yīng)的處理。

如果提供相應(yīng)的器材及時(shí)間上的寬限，我想我們已定可以完成上述擴(kuò)展功能，進(jìn)一步完善我們的作品。

十、心得體會：

經(jīng)歷數(shù)星期的電子競賽眼看塵埃落定，感覺忍不住要長出一口氣。我們組的3位成員除學(xué)習(xí)外均有一定的日常工作，數(shù)日來，為了這個(gè)競賽可謂廢寢忘食，在實(shí)驗(yàn)室里日出而作，日落不息。將所有的課余時(shí)間均奉獻(xiàn)給了這個(gè)比賽。

結(jié)果怎樣已然不再重要，在這幾日里，我們經(jīng)歷了階段性成功的狂喜、測試失敗后的絕望、陷入困境時(shí)的不知所措，重新投入的振作。這樣的比賽是無法孤軍作戰(zhàn)的，只有通力合作才有可能成功。3位成員在數(shù)日里的朝夕相伴中培養(yǎng)出了無與倫比的默契和深厚的友誼。

由于前幾次去實(shí)驗(yàn)室比較晚，結(jié)果沒有空余的電腦可供使用，我們商量后，決定早上6點(diǎn)到實(shí)驗(yàn)室。于是，在零下的溫度下，我們陸續(xù)到達(dá)。途中數(shù)次感嘆，早晨的空氣真好。

除此之外，我們學(xué)會了焊接電路板，掌握了書本以外的電子技術(shù)知識，培養(yǎng)了專心致志的工作學(xué)習(xí)習(xí)慣，懂得了相互之間的理解與體諒，可謂獲益匪淺。

如果非要用一句話來概括我們的體會的話，那只能是：痛并快樂著。

十一、致謝：

感謝電氣工程學(xué)院提供者次比賽的機(jī)會；感謝長通公司提供電子器件；感謝電子實(shí)習(xí)基地提供場所及工具；感謝電子信息系主任王建元老師在我們陷入困境時(shí)的點(diǎn)撥；感謝我隊(duì)指導(dǎo)于建立同學(xué)對我們的切實(shí)指導(dǎo)；感謝02級學(xué)長學(xué)姐們在實(shí)驗(yàn)室對我們的幫助與鼓勵(lì)。

十二、參考文獻(xiàn)：

1、《電子技術(shù)基礎(chǔ).數(shù)字部分（第四版）》

高等教育出版社2003年3月 主編：康華光

2、《74系列芯片手冊》

重慶大學(xué)出版社 1999年9月 主編：李海

圖11、1數(shù)字搶答器框圖

表１０、１

11、２ 數(shù)字搶答器電路

74LS148的功能真值表

圖

2)定時(shí)電路

圖11、3 可預(yù)置時(shí)間的定時(shí)電路

圖11、4 報(bào)警電路

圖 11、5 時(shí)序控制電路

第三篇：頻率計(jì)(格式)數(shù)字邏輯

課程設(shè)計(jì)任務(wù)書

（指導(dǎo)教師填寫）

課程設(shè)計(jì)名稱 電子技術(shù)課程設(shè)計(jì) 學(xué)生姓名

專業(yè)班級

設(shè)計(jì)題目

簡易數(shù)字頻率計(jì)

一、課程設(shè)計(jì)的任務(wù)和目的

任務(wù): 設(shè)計(jì)一個(gè)簡易數(shù)字頻率計(jì)，用來測量單位時(shí)間內(nèi)數(shù)字信號的脈沖個(gè)數(shù)，并用數(shù)碼管顯示出來。

目的：

掌握簡易數(shù)字頻率計(jì)的設(shè)計(jì)、組裝、調(diào)試方法。掌握有關(guān)集成電路的工作原理。

二、設(shè)計(jì)內(nèi)容、技術(shù)條件和要求

1.設(shè)計(jì)簡易數(shù)字頻率計(jì)：

⑴.設(shè)計(jì)一個(gè)簡易數(shù)字頻率計(jì)，用于測量數(shù)字信號的頻率并顯示，用一個(gè)開關(guān)控制頻率計(jì)的起動和停止，并可對頻率計(jì)置數(shù)。

⑵.測頻范圍為0.1Hz到9999Hz。

⑶.測量所需時(shí)基時(shí)間可調(diào)，分1秒和10秒兩檔。

⑷.能連續(xù)循環(huán)測量顯示，若用1秒檔時(shí)要求6秒完成一個(gè)循環(huán)，其中1秒計(jì)數(shù)測量；4秒顯示結(jié)果；1秒清零。然后依次循環(huán)。

2.根據(jù)上述要求，畫出電路框圖、原理總圖。3.對原理圖進(jìn)行仿真。4.在實(shí)驗(yàn)箱上組裝、調(diào)試。5.撰寫設(shè)計(jì)總結(jié)報(bào)告。

三、時(shí)間進(jìn)度安排

本課程設(shè)計(jì)共兩周時(shí)間。第一周：理論設(shè)計(jì)

周二

布置設(shè)計(jì)任務(wù)；提出課程設(shè)計(jì)的目的和要求；講解電子電路的一般設(shè)計(jì)方法和電子電路的安裝、調(diào)試技術(shù)；明確對撰寫總結(jié)報(bào)告和繪制原理總圖的要求；安排答疑、實(shí)驗(yàn)時(shí)間。

周二至周五

學(xué)生查資料，進(jìn)行理論設(shè)計(jì)，其中安排三次答疑，指導(dǎo)學(xué)生設(shè)計(jì)。第二周：仿真和安裝調(diào)試、撰寫設(shè)計(jì)總結(jié)報(bào)告 周一

交設(shè)計(jì)草圖供老師審閱。

周二至周三

在EDA實(shí)驗(yàn)室對其設(shè)計(jì)的電路進(jìn)行仿真，并可根據(jù)仿真情況修正設(shè)計(jì)以確定設(shè)計(jì)正確，能完成設(shè)計(jì)要求。周三至周四

在實(shí)驗(yàn)箱上進(jìn)行安裝、調(diào)試，并通過老師驗(yàn)收。最后，撰寫設(shè)計(jì)總結(jié)報(bào)告、繪制原理總圖。

四、主要參考文獻(xiàn)

1.各種版本的數(shù)字電子技術(shù)基礎(chǔ)教材； 2.各種版本的電子技術(shù)課程設(shè)計(jì)指導(dǎo)書；

3.集成電路手冊。

指導(dǎo)教師簽字：

2013 年12月 16 日

第四篇：數(shù)字邏輯理論

參考書（華中科技大學(xué)康華光主編第五版）

第一章 數(shù)字邏輯理論

1.1掌握占空比的概念（04年第九題提到占空比）。

1.2掌握二進(jìn)制，八進(jìn)制，十進(jìn)制，十六進(jìn)制的相互轉(zhuǎn)換關(guān)系和各自的概念，以及二進(jìn)制的優(yōu)點(diǎn)。另外熟悉串行和并行兩種傳輸方式，后面學(xué)到組合邏輯電路的時(shí)候可能會出把串行電路變成并行電路的題，1.3另外二進(jìn)制加法和減法的運(yùn)算以及原碼。反碼和補(bǔ)碼的變換，以及帶符號減法運(yùn)算兩種方式。后面設(shè)計(jì)加法器和減法器的時(shí)候可能會涉及到，1.4編碼的那一塊掌握8421碼5421碼2421碼，能寫出來，記得一年的真題中寫到了要寫出來這幾個(gè)碼，所以要掌握他們的形式，另外要知道什么是有權(quán)碼，什么是無權(quán)碼另外就是重點(diǎn)要掌握格雷碼的性質(zhì)和特點(diǎn)，并且能寫出從0到15各自的格雷碼形式，這是一年的考題！

1.5掌握與或非三種基本的邏輯運(yùn)算和符號表示，另外就是會用開關(guān)法表示與或的關(guān)系，有一年的考題三分就是這些簡單的內(nèi)容，而且重復(fù)會出現(xiàn)。另外就是掌握與非，或非，異或，同或之間的關(guān)系和符號表示方法。這是基礎(chǔ)，1．6了解邏輯函數(shù)的表示方法，不用特別的看，明白即可！提到哪種方式要知道，會表示。這一章一般都是考概念的題，不過他也是后面要學(xué)習(xí)的許多東西的基礎(chǔ)。掌握了才能更明白后面的一些東西，下面把考題寫下，2003 第八題第四個(gè)，2004年第八題第一個(gè)05年的第八題第一個(gè)，06年第八題第一個(gè)08年第八題第一個(gè)07年第八題第一個(gè)第三個(gè)。

第二章

2.1 掌握邏輯代數(shù)的基本形式和基本定律。，和三個(gè)基本規(guī)則，帶入規(guī)則，反演規(guī)則和對偶規(guī)則。邏輯代數(shù)的化簡方法這個(gè)重點(diǎn)看自己掌握程度吧，第二節(jié)就是講的是卡諾圖的化簡方法，2.2卡諾圖的化簡方法要重點(diǎn)掌握，因?yàn)榈胶髞頃r(shí)序邏輯電路設(shè)計(jì)的時(shí)候用的很多，所以2.1和2.2要做適量的題目，并且要多看幾遍，增強(qiáng)印象，另外卡諾圖的化簡，書上只涉及到2個(gè)變量，3個(gè)變量，4個(gè)變量，你可以參考其他書，還有5個(gè)6個(gè)變量的情況一般不會出現(xiàn)，因?yàn)槲覜]有看過，而且做每年的真題，也沒有遇到變量很多的情況。另外書上只提到最小項(xiàng)，其實(shí)還有最大項(xiàng)的說法，這個(gè)要參考其他的書，因?yàn)榭荚嚨臅r(shí)候好像有最大項(xiàng)的提法，這點(diǎn)給的建議是參考那本學(xué)校指定的書，不過內(nèi)容不多，可以大致看看，很容易明白的，還有就是可以參考重郵的那本數(shù)字電路，這個(gè)方面也有介紹，另外我的那個(gè)講義上也講到了自己要看明白，和那些人一起商量搞懂這些知識，另外就是卡諾圖的化簡方法及注意的原則要注重掌握，以及卡諾圖畫圈的時(shí)候應(yīng)該注意的規(guī)則，把課后習(xí)題相關(guān)內(nèi)容做完，明白即可。還有就是多余項(xiàng)的處理。要根據(jù)情況去化簡。這個(gè)在設(shè)計(jì)邏輯電路的時(shí)候經(jīng)常用得到，在講義上叫隨意向，記住叫法的不同。還有最大項(xiàng)和最小項(xiàng)之間的關(guān)系，就是最小項(xiàng)的取反，記住 本章是以后學(xué)習(xí)的基礎(chǔ)，因?yàn)樵僭O(shè)計(jì)邏輯電路的時(shí)候都要涉及到

這張有些東西要是你邏輯思維好的話不難，要掌握方法，因?yàn)閹缀鹾竺娴拿康来箢}基本上都要涉及到邏輯函數(shù)的化簡，所以要重點(diǎn)掌握。否則大題中你的化簡做錯(cuò)的情況下，電路就全錯(cuò)了，要注意這一點(diǎn)，一般情況下單獨(dú)出題的情況很少，只有簡答題中有幾個(gè)吧，不過大體都要涉及到化簡，03年第八題第五個(gè)，04年第八題的第二個(gè)05年第八題的第二個(gè)。第三個(gè)。

第三章 邏輯門電路

這個(gè)最好根據(jù)講義和題目去看，因?yàn)槲乙矝]有看明白，這一章不算是重點(diǎn)，常考的內(nèi)容我已經(jīng)寫到了講義上。這章有許多題目我也不會，建議去聽一下優(yōu)酷中的那個(gè)老師講的，是哈工大的老師講的，在搜索中輸入哈工大數(shù)字電路即可出現(xiàn)。下面我把這張重點(diǎn)考得東西寫一下，有些考的我也不是很懂，三極管的原理一定要掌握，分清基極b，集電極c，和發(fā)射極e，還有就是當(dāng)基極和集電極之間的電壓大于0.7V的時(shí)候發(fā)射極和集電極之間是導(dǎo)通的，就是相當(dāng)于短路，如果發(fā)射極接地的話那么集電極就相當(dāng)于接地。一般復(fù)雜的電路都是根據(jù)這個(gè)原理去推斷的，其他的我也不太懂，還有就是開門電平和關(guān)門電平，這個(gè)定義在重郵的那本書上有定義和詳細(xì)的解釋，詳細(xì)的解釋我已經(jīng)寫到了那本將以上了，認(rèn)真看一下吧，開門電阻和關(guān)門電阻的含義，關(guān)門電阻就是當(dāng)電阻小于0.91K歐姆的時(shí)候相當(dāng)于低電平，這個(gè)就是關(guān)門電阻，開門電阻就是當(dāng)電阻大于3.2k歐姆的時(shí)候相當(dāng)于邏輯一，這個(gè)就是開門電阻。另外就是與非門的伏在輸出特性這個(gè)是一年的考題，我當(dāng)時(shí)不知道什么意思，還是重郵的那本書上有這個(gè)講解，那個(gè)講義上也有，也就是當(dāng)與非門的發(fā)射極的電阻高于2k歐姆的時(shí)候則輸出的電壓時(shí)1.4V2008年的第八題的第二個(gè)就是這個(gè)題目和對應(yīng)講義上的圖的解釋，另外要掌握扇出系數(shù)的概念，就是講義上的，門電路的扇出數(shù)就是在其正常工作的情況下，所能帶同類門電路的最大數(shù)目，還有扇出系數(shù)的計(jì)算方法，下面就是兩類特殊的門，（1）集電極開路門，OC門，這個(gè)掌握的主要是國標(biāo)的畫法。功能，和特點(diǎn)，我已經(jīng)寫

到講義上了，另外就是上拉電阻的計(jì)算，我沒有看懂。也沒有碰到類似計(jì)算的考題，所以建議看不懂的話就別看了，不過那個(gè)公式要了解，（2）三態(tài)門，三態(tài)門的特點(diǎn)和功能已經(jīng)寫到講義上了，（3）另外就是課本116頁那個(gè)講了多余端口（空余輸入端）的處理，要記下來因?yàn)楹孟?/p>

重復(fù)考了幾次，課本上我已經(jīng)用紅線表示出來了。

2007年第八題第五個(gè)說明OC門的特點(diǎn)和應(yīng)用，08年就是與非門輸出特性，05年簡述三態(tài)門的特點(diǎn)和應(yīng)用，04年第八題第四個(gè)說明與非門和或非門空余輸入端的處理方法03年第六個(gè)已輸入低電平為例說明TTL門電路為什么會有扇出限制（我不會，可以看看優(yōu)酷上的講解把這一章的內(nèi)容搞懂）03年第八題的最后一個(gè)是簡述OC門的特點(diǎn)和功能用途（07年重復(fù)該題）還有講義上講到的例題。

第四章 組合邏輯電路

4.1組合邏輯電路的分析自己會分析即可，把課本上的看完，明白其中的道理，以后再分析此類問題的時(shí)候按照書上的步驟做即可，4.2 組合邏輯電路的設(shè)計(jì)類似吧，按說應(yīng)該是先講完組合邏輯電路中的原件后再講這些，呵呵，再設(shè)計(jì)組合邏輯電路的時(shí)候要按照此章的內(nèi)容的步驟去設(shè)計(jì)即可，4.3競爭冒險(xiǎn)，明白競爭冒險(xiǎn)的原因，然后掌握消除競爭冒險(xiǎn)的方法，要記下來，可能會考概念的問題，一共有三個(gè)：

（1）發(fā)現(xiàn)并消去互補(bǔ)相乘項(xiàng)。

（2）增加乘積項(xiàng)以避免互補(bǔ)項(xiàng)相加，（3）輸出端并聯(lián)電容器

4.4

（1）編碼器：知道什么叫編碼，編碼的位數(shù)和符號數(shù)之間的關(guān)系要掌握，2的n次冪要大于N，n為編碼位數(shù)，N為要編碼的符號數(shù)。掌握42編碼器和83編碼器優(yōu)先編碼器理解即可，不需要記住，另外就是編碼器的擴(kuò)展要看懂，理解并掌握。還有編碼器的真值表還有功能要掌握。

（2）譯碼器，和編碼器正好相反，要掌握24譯碼器和38譯碼器和他們的功能，還有就是使能端的作用，還有要會怎么兩個(gè)38譯碼器擴(kuò)展到416譯碼器，這個(gè)是很重要的，書中一個(gè)例題是用1個(gè)24譯碼器和4個(gè)38譯碼器組合成一個(gè)532譯碼器，這個(gè)要掌握，看懂，其他的原理類似。還有就是用譯碼器實(shí)現(xiàn)一個(gè)邏輯函數(shù)，就是148頁的例題。210進(jìn)制譯碼器不需要掌握，還有七段顯示譯碼器也不需要看。然后就到了數(shù)據(jù)分配器，其實(shí)就是一個(gè)譯碼器。看懂?dāng)?shù)據(jù)分配器的原理，并要記住數(shù)據(jù)分配器的應(yīng)用，可能會考概念的問題，（3）數(shù)據(jù)選擇器，掌握數(shù)據(jù)選擇器各個(gè)端口的功能，要理解并會應(yīng)用156頁輸出的那個(gè)表達(dá)式4.4.7，明白其中的含義，另外就是掌握數(shù)據(jù)選擇器的幾個(gè)應(yīng)用，第一：擴(kuò)展，兩種擴(kuò)展方式，一個(gè)是位的擴(kuò)展一個(gè)是字的擴(kuò)展，學(xué)了儲存器以后容易理解了。一般字的擴(kuò)展應(yīng)用比較廣泛。考題中比較多。字的擴(kuò)咱就是用兩個(gè)八位的數(shù)據(jù)選擇器擴(kuò)展為16位的數(shù)據(jù)選擇器。第二：就是邏輯函數(shù)產(chǎn)生器，這個(gè)要掌握例題4.4.7，另外就是數(shù)據(jù)選擇器的優(yōu)點(diǎn)是無需對函數(shù)進(jìn)行化簡，第三個(gè)應(yīng)用就是實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。這個(gè)其實(shí)要用到定時(shí)器為實(shí)現(xiàn)其功能。這個(gè)要看看，要明白怎么轉(zhuǎn)化的，以后的考題中可能會遇到這個(gè)問題。

（4）數(shù)據(jù)比較器

掌握一位數(shù)值比較器和兩位數(shù)值比較器的真值表和各個(gè)端口的作用。看看理解數(shù)值比較器的擴(kuò)展，這個(gè)數(shù)值比較器出一般都是很簡單的，不會涉及太深的內(nèi)容。兩種擴(kuò)展方式要掌握。理解。

（5）加法器

第一 半加器的定義沒有考慮低位進(jìn)位的加法運(yùn)算稱為半加。掌握半加器的真值表和表示方法，以及符號中各個(gè)符號代表什么，第二：全加器的定義就是能進(jìn)行加數(shù)，被加數(shù)和低位來的進(jìn)位進(jìn)行相加。要掌握全加器的真值表以及各個(gè)端口代表數(shù)的什么意思，163頁4位串行進(jìn)位全加器要掌握其中的原理，如果給出四個(gè)一位的，變成四位的就是這樣變。165頁加法器的擴(kuò)展方式要弄懂，（6）減法器

有一年好像考過吧，不過這個(gè)比較難理解，要把167頁的那個(gè)圖理解了，主要是根據(jù)圖相關(guān)的講解進(jìn)行理解了，好像有過要設(shè)計(jì)減法電路。要注意這方面。

4.5組合可編程邏輯器件屬于存儲器那一部分的內(nèi)容，（暫時(shí)先省略）

這部分組合邏輯電路的設(shè)計(jì)很重要的一般情況下大概有20分左右的題目是單純的組合邏輯電路的，還有一部分是組合邏輯電路和時(shí)序邏輯電路綜合的，所以這部分掌握好很重要。這部分的例題就不一一列舉了，看講義上的那些題目弄懂。建議把課本上的習(xí)題做一遍，第五章鎖存器和觸發(fā)器

5.2 鎖存器

鎖存器是對脈沖電平敏感的存儲單元電路，而觸發(fā)器是對邊沿敏感的電路，可以分為上升沿觸發(fā)和下降沿觸發(fā)。這是鎖存器和觸發(fā)器的區(qū)別，另外就是在講義上根本沒有鎖存器的概念，只是重點(diǎn)講解了各個(gè)觸發(fā)器的功能。所以這一章根據(jù)歷年考題來看。SR鎖存器還是看看，為了防止意外考試，然后這一節(jié)重點(diǎn)我都用紅筆畫在書上了，那些就是我感覺的重點(diǎn)。209頁消陡電路時(shí)怎么工作的，我記得當(dāng)時(shí)考重郵的那位同學(xué)問過我，最好看看吧，其他的可以跳過不看。掌握了D鎖存器的特點(diǎn)就行。至于那些傳輸門不用也別了解

5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理

觸發(fā)器的類型根據(jù)將以上看吧，可能會考簡答題，書上分為三種，講義上分為四種，以講義為主吧。主從觸發(fā)器中的功能表中有一個(gè)S和R一個(gè)是置0一個(gè)是置1，這個(gè)以后再設(shè)計(jì)電路的時(shí)候可能會用到這兩個(gè)按鈕的作用。其他的不用看了，5.4觸發(fā)器的邏輯功能（這是重點(diǎn)，好好看看0

(1)首先區(qū)分什么是現(xiàn)態(tài)什么是次態(tài)（225頁課本中有定義）

（2）掌握D觸發(fā)器，特想表特性方程和狀態(tài)圖都要掌握

（3）JK觸發(fā)器同上

（4）T觸發(fā)器（還有T’觸發(fā)器）

（5）SR觸發(fā)器（這個(gè)不是常考，但是還是要掌握看懂）

（6）各個(gè)觸發(fā)器之間的轉(zhuǎn)化。這個(gè)不僅僅是書上的D觸發(fā)器轉(zhuǎn)化為別的觸發(fā)器，以后做題的過程中會用得到，掌握轉(zhuǎn)換的過程，講義上也特別的寫明了。

這一章主要的內(nèi)容就是掌握各個(gè)觸發(fā)器的功能，并在實(shí)現(xiàn)邏輯功能的時(shí)候用得上。

這一章的習(xí)題就不一一寫了，許多設(shè)計(jì)的題目要自己看懂。這是時(shí)序邏輯電路設(shè)計(jì)的基礎(chǔ)。

第六章 時(shí)序邏輯電路

6.1 明白什么是次態(tài)，什么是現(xiàn)態(tài)。另外理解什么是輸出方程，什么是激勵(lì)方程。，什么是狀態(tài)方程。了解時(shí)序邏輯電路的主要特征。明白什么是異步時(shí)序電路和同步時(shí)序電路。

（2）248頁的例題要弄懂，三個(gè)邏輯方程組要回列，這個(gè)要做題明白是什么，會寫狀態(tài)表，畫狀態(tài)圖和時(shí)序圖，這個(gè)一般是分析時(shí)序電路邏輯功能的必要的步驟。

6.2 同步時(shí)序邏輯電路的分析。這一節(jié)要掌握怎么分析同步時(shí)序邏輯電路。多做題去明白。

6.2.1和6.2.2的例題不錯(cuò)，看懂明白，可能會有問題說最后判斷電路的邏輯功能這個(gè)剛開始做題時(shí)可能不知道為什么書上會那么想。等你做很多題目的時(shí)候你就能理解了，多做題對比答案，增強(qiáng)分析能力。多見見這種題型，一般邏輯功能就那么幾個(gè)。

6.3 同步時(shí)序邏輯電路的設(shè)計(jì)

這個(gè)是重點(diǎn)中的重點(diǎn)，一般將近=一半的分?jǐn)?shù)和答題都在這。一半后面的兩道答題會設(shè)計(jì)和存儲器有關(guān)或者和組合邏輯電路綜合的題目，同步時(shí)序邏輯電路的設(shè)計(jì)這個(gè)過程不是很麻煩，但是后面化簡的時(shí)候要仔細(xì)認(rèn)真，在建立原始狀態(tài)表和狀態(tài)化簡的時(shí)候這方面一定要仔細(xì)，一半此類題目考的就是你的耐心和細(xì)心，10年倒數(shù)第二道就是一個(gè)同同步時(shí)序邏輯電路的設(shè)計(jì)題，我花了20多分鐘才寫完，那道題25分。

6.3.1 設(shè)計(jì)步驟這個(gè)要仔細(xì)明白每一部的內(nèi)容。重點(diǎn)我已經(jīng)劃到我的書上了。

6.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)舉例。這一屆要重點(diǎn)掌握它的分析方法。以及每一個(gè)步驟這個(gè)東西要多做題自己去明白和體會其中的道理。另外就是要重點(diǎn)明白什么是具有自啟動能力，還有就是狀態(tài)化簡的哪一方面，有兩種不同的化簡方法，現(xiàn)在我不太清楚了，但是有一種就是不需要檢查狀態(tài)就是做出來就具有自啟動能力，這個(gè)一定要重點(diǎn)掌握。因?yàn)榭荚嚨臅r(shí)候無論怎么樣都不要做這方面的檢查，因?yàn)槟阋呀?jīng)寫上了，再改的話很麻煩，所以一定要掌握那種不需要檢查是否具有自啟動能力的化簡方法。還有就是6.3.2例題中那個(gè)JK觸發(fā)器的狀態(tài)確定要參考書上的，但是好像講義上給出了另外一種化簡方法，要掌握講義上的那個(gè)，因?yàn)槟莻€(gè)就是具有自啟動能力的那種。書上的化簡方法也要掌握，但是做題的時(shí)候盡量多的使用講義上的。另外就是原始狀態(tài)圖化簡的時(shí)候出了書上的那種方法以外還有就是重郵上的那本上也有的另一種方法，有時(shí)間的話最好參考看一下，沒時(shí)間的話掌握現(xiàn)在課本上的即可，這個(gè)要靠做題去體會了。許多問題要自己去明白了。這一節(jié)可是重點(diǎn)，要把課本上的題目做了，做多了才能明白。

6.4 異步時(shí)序邏輯電路的分析。這個(gè)要明白什么是異步時(shí)序邏輯電路，另外就是要會分析，這個(gè)不要求會設(shè)計(jì)，這一定要自己看明白，雖說題目考的不多甚至不考，但是有許多情況下會考的到，比如異步二進(jìn)制計(jì)數(shù)器的設(shè)計(jì)什么的，很多的，學(xué)會分析即可。

6.5 若干典型的時(shí)序邏輯集成電路

（1）寄存器，這個(gè)要看看吧，主要看看每個(gè)端口的功能是干什么的，看懂功能表即可，但是好像在我記憶中沒有考到這方面的設(shè)計(jì)內(nèi)容。

（2）移位寄存器這個(gè)要是重點(diǎn)掌握的。首先掌握單項(xiàng)移位寄存器的特點(diǎn)。和基本原理，還

有多功能寄存器的特點(diǎn)，另外就是雙向寄存器的功能表要重點(diǎn)掌握。還有看看環(huán)形計(jì)數(shù)器的特點(diǎn)

（3）計(jì)數(shù)器，這個(gè)算是每年必考的一個(gè)東西，首先掌握簡單異步二進(jìn)制計(jì)數(shù)器的特點(diǎn)和基本原理。另外就是掌握二進(jìn)制計(jì)數(shù)器的狀態(tài)表。還有就是74161計(jì)數(shù)器要重點(diǎn)掌握它們的功能。掌握各個(gè)端口放入名稱，這個(gè)你們做歷年真題就明白了，這個(gè)是每年都要涉及到的東西。所以要重點(diǎn)看看，必須掌握。另外就是計(jì)數(shù)器的擴(kuò)展，這個(gè)自己要會，并且明白怎么擴(kuò)展。非二進(jìn)制計(jì)數(shù)器不需要掌握，看懂即可，沒時(shí)間可以不看。

用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制的計(jì)數(shù)器這個(gè)296頁的要看懂，明白，要明白反饋清零法和反饋置數(shù)發(fā)的不同之處。6.5.3和6。5.4的例題 要掌握。后面涉及這方面的題目很多要重點(diǎn)掌握。（4）環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器要明白它們的狀態(tài)有多少，這個(gè)我在講義上寫了，要重點(diǎn)看看。好像有一年的考題涉及到了。

這算是數(shù)電中最重點(diǎn)也是最難的一章了，一般后面的大題都要涉及到設(shè)計(jì)電路，不是組合就是時(shí)序，所以重點(diǎn)的這幾章內(nèi)容要好好掌握，這個(gè)最好要把后面的習(xí)題做一遍，自己好好掌握。不然你看一遍不做題是沒有感覺的。看懂不一定代表你會了或者你會做題了。

第七章 存儲器和可編程邏輯器件，這個(gè)要看看講義上的東西了，講義上的總結(jié)很好，掌握不同可編程邏輯器件的特點(diǎn)，有的或門固定與門可編程，有的相反，有的都可以編。另外就是還要掌握用可編程邏輯器件設(shè)計(jì)電路，或者實(shí)現(xiàn)一個(gè)邏輯表達(dá)式，這個(gè)在組合邏輯電路第五章最后的內(nèi)同要涉及到，那節(jié)自己看看，這一章不算是很重點(diǎn)，但是他會考察一些概念的問題，有些問題我也不明白。比如08年第四題的第四個(gè)，04年EPLD和FPGA的特點(diǎn)。這些問題都很難的，這個(gè)靠自己去總結(jié)。

7.1.1 明白ROM的組成。333頁上面明白什么是數(shù)據(jù)線和地址線，什么是字長即可，其他的不用看，7.2.4存儲量擴(kuò)展，這個(gè)算是這張比較重點(diǎn)了，因?yàn)楹竺嬗械拇痤}就是要么擴(kuò)展字?jǐn)?shù)，要么擴(kuò)展位數(shù)，分值也很大吧。

7.3.2 CPLD的特點(diǎn)看看

7.3.3FPGA的特點(diǎn)也要看看

這章也就是這么多了，另外就是講義上的東西要看看，還有就是那個(gè)優(yōu)酷上的視頻，這章建議有些東西參考老師講可能會更明白吧，第八章就是脈沖波形的變化與產(chǎn)生

說實(shí)話這章以前我看了看只是考了一些概念性的問題，比如單穩(wěn)態(tài)觸發(fā)器有幾個(gè)狀態(tài)，單穩(wěn)態(tài)觸發(fā)器的分類等等吧，不過10年的考題中有一道是設(shè)計(jì)一個(gè)脈沖波，好像應(yīng)該用到這個(gè)章的內(nèi)容，這章在大綱上沒有要求但是為什么會考到我也不清楚，不過當(dāng)時(shí)我們考重郵的那些同學(xué)他們是把這一張作為重點(diǎn)，我的建議是大家還是看看吧，我也說不清楚該怎么辦。畢竟我已經(jīng)考上了，我感覺即使看也要有重點(diǎn)的看看電路設(shè)計(jì)的哪一方面吧，關(guān)于什么參數(shù)計(jì)算的應(yīng)該考不到，而且我的建議是參考一下別人的數(shù)電的教材吧，畢竟我考試的時(shí)候還沒有看到關(guān)于555定時(shí)器的應(yīng)用。

第九章 數(shù)模模數(shù)轉(zhuǎn)換

9.1DA轉(zhuǎn)換這個(gè)看看講義把，對比課本看。因?yàn)椴煌霓D(zhuǎn)換方式可能叫法不同，這一章占得分值不多，可能會考一些概念的問題，大家可以參考每年的真意出題的重點(diǎn)復(fù)習(xí)。

DA轉(zhuǎn)換器的分類另外就是轉(zhuǎn)換器的一些參數(shù)的比如電流或者電壓的計(jì)算方法大家要掌握。還有就是他們的優(yōu)缺點(diǎn)。也要掌握。

轉(zhuǎn)換器的技術(shù)指標(biāo)就是分辨率的計(jì)算應(yīng)該算是考的，要掌握，課本上和講義上的計(jì)算好像不一樣要參考講義上和他說的那本參考書上的內(nèi)容。

9.2 AD轉(zhuǎn)換器的一般過程掌握名字即可。量化的方法課本上和講義上不太一樣。還是要把課本上先掌握在理解將以上的東西，10年好像沒有涉及到大題是關(guān)于這章的。量化的方法要掌握。并行轉(zhuǎn)換的優(yōu)缺點(diǎn)要掌握，另外就是用的幾個(gè)比較器，448頁我用紅筆寫了，要仔細(xì)看看。并且要掌握并行轉(zhuǎn)換的優(yōu)缺點(diǎn)。449頁上面我用紅筆畫了

逐次比較型的要掌握怎么比較的，這個(gè)好像后面有題，并且寫出轉(zhuǎn)換后的編碼，這個(gè)要看懂。理解掌握。

雙積分的我把各個(gè)參數(shù)的計(jì)算方法看了看，并理解掌握了。不過好像考的題目不會過多涉及到，而且也比較難理解，我的建議是打擊有時(shí)間的話看看，沒有的話就了解幾個(gè)參數(shù)的計(jì)算方法死記下來也可以，雖說沒有考過，但是不一定以后不考。

AD轉(zhuǎn)換的精度也要會計(jì)算。

這一章考點(diǎn)不算多，但是唯一比較難的是就是可能以前學(xué)的簡單，學(xué)起來還有點(diǎn)費(fèi)勁。數(shù)字電路的重點(diǎn)不算是很多而且學(xué)起來相對信號容易，因?yàn)樾盘栃枰?jì)算和理解記憶的東西太多了，我給大家的建議就是要在不同時(shí)候參考不同的參考書，還有要和別的學(xué)校考數(shù)字電路的人多商量題目，這樣對提高你的水平大有幫助，還有就是要多和考同一學(xué)校的資料要分享并且相互商量一些問題，這對提高你們自身競爭力有很大幫助。

第五篇：數(shù)字邏輯教學(xué)大綱

數(shù)字邏輯教學(xué)大綱

課程主任：執(zhí)筆人： 呂強(qiáng)開課單位：信息工程學(xué)院編寫日期： 2008-2課程編碼：課程中文名稱: 數(shù)字邏輯課程英文名稱: Digital Logic

課程類別：專業(yè)基礎(chǔ)課

開課對象： 軟件工程專業(yè)本科 開課學(xué)期： 第4學(xué)期 學(xué)分：3 ；總學(xué)時(shí)： 48；理論課學(xué)時(shí)：48

先修課程： 電路基礎(chǔ)、模擬電子技術(shù)

基本教材：《現(xiàn)代數(shù)字邏輯》作者：馬義忠 常蓬彬 關(guān)少穎編著 蘭州大學(xué)出版社 200

2參 考 書：

【1】數(shù)字邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ) 劉真,蔡懿慈,畢才術(shù)

【2】數(shù)字系統(tǒng)邏輯設(shè)計(jì)曲兆瑞山東大學(xué)出版社

一、課程的性質(zhì)、目的和任務(wù)

《數(shù)字邏輯》是軟件工程專業(yè)的專業(yè)基礎(chǔ)課之一，是該專業(yè)本科生必修的主干課程。數(shù)字邏輯課程闡明了數(shù)字邏輯電路的基本概念和分析設(shè)計(jì)方法，以門電路構(gòu)成的邏輯電路的“經(jīng)典方法”作為基本技能訓(xùn)練，提高以全加器、譯碼器、數(shù)據(jù)選擇器、計(jì)數(shù)器、寄存器以及存儲 器等較復(fù)雜的邏輯器件來構(gòu)成更復(fù)雜的邏輯電路的分析與設(shè)計(jì)的能力。

二、課程的基本要求

本課程注重理論與實(shí)踐相結(jié)合。在教學(xué)方法上，采用課堂講授、課堂討論、課后自學(xué)、上習(xí)題課等教學(xué)形式。要求學(xué)生熟悉數(shù)制、碼制和邏輯代數(shù)，能以邏輯代數(shù)為工具，掌握對各類組合電路、同步時(shí)序電路、異步時(shí)序電路的基本邏輯單元分析和設(shè)計(jì)，了解存儲器和可編程邏輯器件的性能和特點(diǎn)。

三、課程的基本內(nèi)容及學(xué)時(shí)分配

第一章 數(shù)制和碼制（學(xué)時(shí)數(shù)：2）

1． 數(shù)制

十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制和任意進(jìn)制數(shù)制

2． 數(shù)制轉(zhuǎn)換

二進(jìn)制和八進(jìn)制、二進(jìn)制和十六進(jìn)制、二進(jìn)制和十進(jìn)制。

3． 編碼

原碼、反碼、補(bǔ)碼、BCD碼和字符代碼。

教學(xué)要求

掌握數(shù)制，數(shù)制之間的轉(zhuǎn)換，碼制和編碼

第二章 邏輯代數(shù)基礎(chǔ)（學(xué)時(shí)數(shù)：6）

1． 邏輯代數(shù)基本概念

2． 邏輯代數(shù)基本定律

3． 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式和卡諾圖

4． 邏輯函數(shù)的化簡

教學(xué)要求

掌握邏輯代數(shù)基本定律和基本運(yùn)算規(guī)律，邏輯函數(shù)的各種表達(dá)式，利用邏輯代數(shù)和卡諾圖對邏輯函數(shù)進(jìn)行化簡。

第三章 TTL集成門電路（學(xué)時(shí)數(shù)：6）

1． TTL與非門

2． TTL集電極開路與非門

3． 三態(tài)輸出與非門

4． 其他類型的TTL門電路

教學(xué)要求

了解TTL門電路的電路結(jié)構(gòu)、工作原理和外部特性，掌握門電路的邏輯功能和外部特性。

第四章 組合邏輯電路（學(xué)時(shí)數(shù)：9）

1． 組合邏輯電路的分析方法

編碼器、譯碼器數(shù)據(jù)選擇器和分配器、奇偶檢測電路、比較器、加法器。

教學(xué)要求

掌握組合邏輯電路的分析方法。

第五章 集成觸發(fā)器（學(xué)時(shí)數(shù)：6）

1． 基本R-S觸發(fā)器

2． 電位觸發(fā)的觸發(fā)器

3． 主從觸發(fā)器

4． 邊沿觸發(fā)器

教學(xué)要求

掌握觸發(fā)器的基本類型及狀態(tài)描寫，觸發(fā)器的簡單應(yīng)用。

第六章 同步時(shí)序電路（學(xué)時(shí)數(shù)：6）

1． 時(shí)序電路的機(jī)構(gòu)與描述

2． 同步時(shí)序電路的分析方法

3． 同步時(shí)序電路的設(shè)計(jì)方法

教學(xué)要求

掌握同步時(shí)序電路的分析和設(shè)計(jì)方法。

第七章 異步時(shí)序電路（學(xué)時(shí)數(shù)：6）

1． 脈沖異步時(shí)序電路的分析

2． 脈沖異步時(shí)序電路的設(shè)計(jì)

教學(xué)要求

掌握脈沖異步時(shí)序電路的特點(diǎn)和分析方法。

第八章 存儲器和可編程邏輯器件，VHDL語言描述數(shù)字系統(tǒng)簡介（學(xué)時(shí)數(shù)：7）

1． MOS門電路

2． 存儲器

ROM、RAM

3.可編程邏輯器件

PLD、PAL、GAL

教學(xué)要求

掌握可編程邏輯器件的結(jié)構(gòu)和編程過程。

3．VHDL語言描述數(shù)字系統(tǒng)簡介

四、課內(nèi)實(shí)驗(yàn)安排

見實(shí)驗(yàn)大綱

五、習(xí)題及課外教學(xué)要求

習(xí)題課以例題分析為主，并適當(dāng)安排開闊思路及綜合性的練習(xí)及討論。學(xué)時(shí)已包括在前述理論教學(xué)課時(shí)分配中。每次課堂授課都要有相應(yīng)的課外作業(yè),其內(nèi)容據(jù)上課內(nèi)容而定,主要是目的是鞏固課堂內(nèi)容,加深對所學(xué)東西的理解。

六、考核方式及成績評定

課外作業(yè)，平時(shí)測驗(yàn)占30%；期末閉卷考試占70%。