第一篇：數(shù)字邏輯基礎(chǔ)練習(xí)

04電《數(shù)字邏輯基礎(chǔ)》練習(xí)

班級(jí)___________學(xué)號(hào)______________姓名________________

一、填空題

1、數(shù)字電路主要是研究電路的輸入、輸出信號(hào)之間的關(guān)系，即所謂的__________關(guān)系，通常數(shù)字電路通常用____________、_____________和邏輯圖等方法分析。

2、二進(jìn)制數(shù)減法原則是：_________________。

17、二進(jìn)制譯碼器，將二進(jìn)制代碼的各種狀態(tài)，按其＿＿＿翻譯成對(duì)應(yīng)的輸出信號(hào)的電路。

18、顯示電路由＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿、顯示器等四部分組成。

二、判斷題(10題 每題1分 共10分)

1、、邏輯是指事的“因”“果”規(guī)律，邏輯電路所反映的是輸入狀態(tài)(因)和輸出狀態(tài)(果)的關(guān)系()

2、數(shù)字電路輸出的信號(hào)就是數(shù)字。()

3、、邏輯電路、真值表與邏輯函數(shù)之間不一定一 一對(duì)應(yīng)，所以它們不能互換。()

3、邏輯代數(shù)的基本公式：A＋1＝_______； A＋A＝＿＿； A＋A＝＿＿；

A?A =_____；A·A＝＿＿＿。

4、邏輯代數(shù)基本定律：(A+B)(A+C)=___________, A＋AB =_________。

5、在分段顯示的譯碼器當(dāng)筆段f、c為低電平，其它為高電平時(shí)顯示數(shù)字＿＿＿＿。

6、異或門的邏輯函數(shù)式是________________，邏輯符號(hào)是___________。

7、數(shù)制是數(shù)的__________制。數(shù)是由___________和________兩部分組成。二進(jìn)制的特點(diǎn)是采用兩個(gè)基本數(shù)碼_______和__________，按 _____________的原則計(jì)數(shù)。

8、二---十進(jìn)制的特點(diǎn)是將十進(jìn)制的十個(gè)數(shù)字0---9的編成_______制代碼的電路。其常用的是________碼。

9、完成下面的二進(jìn)制運(yùn)算(1)(10101)2+(101010)2=(2)(11010)2-(110)2=

(3)(1011)2×(1011)2=(4)(11001)2÷(101)2=

10、實(shí)現(xiàn)二進(jìn)制與十進(jìn)制的互換

(1)(10101)2=()10(2)(87)10=()2（3）（11011）2＝（）10（4）（163）10＝（）

211、標(biāo)有104160V的電容的容量是_______，耐壓是_________。

12、CC4011屬于___________集成邏輯電路，L四－2輸入＿＿＿＿＿＿門電路，其工作

電壓一般為______伏。

13、在添項(xiàng)法化簡(jiǎn)中，在表達(dá)式中看第一、第二乘積項(xiàng)中有某個(gè)變量的＿＿＿、＿＿＿＿，這兩個(gè)乘積項(xiàng)中的另外變量在第三個(gè)乘積項(xiàng)中出現(xiàn)，則在第三個(gè)乘積項(xiàng)上添加＿＿＿＿＿＿

＿。例、Y＝AB＋AC＋BC，則在＿＿項(xiàng)上添加＿＿＿＿＿＿＿

14、組合邏輯電路的特點(diǎn)是，任何時(shí)刻的輸出狀態(tài)，直接由當(dāng)時(shí)的＿＿狀態(tài)所決定，也就是其

不具＿＿＿功能，輸出與輸入信號(hào)作用前的電路狀態(tài)＿＿關(guān)。

15、二進(jìn)編碼器就是作n位二進(jìn)制代碼對(duì)＿＿個(gè)信號(hào)進(jìn)行編碼的電路。

16、二―十進(jìn)制編碼器是將十個(gè)數(shù)字0～9編成＿＿＿制代碼的電路。其最常用是＿＿＿DCB

碼。

4、液晶顯示器的特點(diǎn)是低功耗、低亮度。（）

5、邏輯電路、真值表與邏輯函數(shù)之間不一定一一對(duì)應(yīng)，所以它們不能互換。（6、組合邏輯電路不具有記憶工能。（）

7、譯碼器實(shí)質(zhì)上是門電路組成的條件開關(guān)。（）

8、半導(dǎo)體數(shù)碼管分共陰極型和共陽(yáng)極型。（）

9、譯碼器輸出的就是數(shù)字0和1。（）

10、邏輯代數(shù)公式中A+A=2A()

11、在數(shù)字邏輯中，邏輯電路圖、真值表與邏輯函數(shù)間可相互轉(zhuǎn)換。（）

三、選擇題

1、下列式子中錯(cuò)誤的是（）a、AAA=Ab、A+BC=(A+B)(A+C)c、A+AB=A+B

dA+A+A=A

2、下面各式化簡(jiǎn)正確的是()

a、AB?AC?BC?AB?ACb.AB?AC?BC?AB?AC

c.AB+AB=2ABd.A+A =03、、兩輸入與非門的邏輯函數(shù)式是()A、Y=A+BB、Y=A·BC、Y= AABD、Y= AB3、兩輸入或非門的邏輯函數(shù)表達(dá)式是（）A、Y=A+BB、Y?A?BC、Y=ABD、Y?AB4、下列公式中錯(cuò)誤的是（）

A、A+1=AB、A+0=AC、A?A?1D、A?A5、下列基本定律中錯(cuò)誤的是（）

A、AAA=AB、A+BC=(A+B)(A+C)C、A?B?ABD、A+AB=A+B6、下列運(yùn)算中錯(cuò)誤的是（）A、A+AB+CA+DA=AB、A?AB?AC?AD?A?B?C?D)

C、A?B?C?A?B?CD、B?BD?B?D

7、八位二進(jìn)制數(shù)能表示二進(jìn)數(shù)的最大值是()

A、255B、248C、19

2（2）Y?ABD?ABC?ABC8、二進(jìn)制數(shù)10101轉(zhuǎn)換為十進(jìn)數(shù)為()

A、15B、21C、189、8421BCD碼0110表示十進(jìn)數(shù)為()

A、8B、6C、4210、用n位二進(jìn)制代碼能對(duì)多少個(gè)信號(hào)編碼（）

a,n個(gè)b,2n個(gè)c,2n個(gè)d,2n

－n個(gè)

11、對(duì)0～9十個(gè)數(shù)字進(jìn)行編碼，至少需要幾位二進(jìn)制代碼（）a10位b 5位c 4位d 3位

12、譯碼器有（）

a一個(gè)輸入端，一個(gè)輸出端b 多個(gè)輸入端，多個(gè)輸出c 二個(gè)輸入端，二個(gè)輸出端d 三個(gè)輸入端，二個(gè)輸出

二、用代數(shù)法代簡(jiǎn)

（1）Y?AB?AB?AB?AB（2）Y?A?B?AB

(3)Y?AB?AC?BC（4）Y?AD?AD?AB?AC?BD

_

(5)Y?AB?ABD?AC?BCD

(6)Y?ABC?A?B?C

(7)Y?AB_

?BD?CDE?DA_

(8)Y?A(A?B)?B(B?C)?B

(9)Y=AB?AB_

?A_

C(10)Y?(B?C)ABA

五、化簡(jiǎn)并用電路實(shí)現(xiàn)

Y?ABC?ABC

(5)Y?AB?BC?AC

六、設(shè)計(jì)題

1、化簡(jiǎn)該函數(shù)，并用與非門設(shè)計(jì)邏輯圖

2、用邏輯門設(shè)計(jì)邏輯圖 Y?AB?AB

七、根據(jù)邏輯圖寫出函數(shù)式并化簡(jiǎn)。

1、Y=

A1

&

Y

&

B 2、Y=

A1&1

&Y

B

&AB3、Y=A1Y

& ＞

Y

&

B

Y?AB?B?BCD

(1)

第二篇：模擬、數(shù)字復(fù)習(xí)資料邏輯代數(shù)基礎(chǔ)

邏輯代數(shù)基礎(chǔ)例題解析

例9．1

已知邏輯函數(shù)F的真值表如表9.1所示，試寫出F的邏輯函數(shù)式。

解

邏輯函數(shù)F的表達(dá)式可以寫成最小項(xiàng)之和的形式。將真值表中所有F＝1的最小項(xiàng)(變量取值為1的用原變量表示，取值為0的用反變量表示)選出來(lái)，最后將這些最小項(xiàng)加起來(lái)，得到函數(shù)F的表達(dá)式為：

F?ABC?ABC?ABC?ABC?ABC

表9.1 例9．2 列出邏輯函數(shù)F?AB?BC的真值表。

解

從表達(dá)式列真值表的規(guī)則是先將表達(dá)式寫成最小項(xiàng)之和的形式，即：F?AB?BC?AB(C?C)?BC(A?A）?ABC?ABC?ABC?ABC?ABC?ABC?ABC

然后填入對(duì)應(yīng)的真值中，如表9.2所示。

表9.2

例9.3 用代數(shù)法化將下列邏輯表達(dá)式化成最簡(jiǎn)的“與或”表達(dá)式。（1）F?AB?BD?DCE?DA

（2）F?ABCD?ABD?BCD?ABC?BD?BC

解 用代數(shù)法化簡(jiǎn)任意邏輯函數(shù)，應(yīng)綜合利用基本公式和以下幾個(gè)常用公式：

A?AB?A——AB項(xiàng)多余；

A?AB?A?B——非因子A多余；

AB?AC?BC?AB?AC——第3項(xiàng)BC多余；

AB?AB?A———互補(bǔ)并項(xiàng)；

根據(jù)式A?A?A可添加重復(fù)項(xiàng)，或利用式A?A?1可將某些項(xiàng)乘以(A?A)，進(jìn)而 拆為兩項(xiàng)——即配項(xiàng)法。用代數(shù)法對(duì)本例邏輯表達(dá)式化簡(jiǎn)：

(1)F?AB?BD?DCE?DA?AB?D(B?A)?DCE?AB?DAB?DCE?AB?D?DCE?AB?D(2)F?ABCD?ABD?BCD?ABC?BD?BC?ABC(D?1)?BD(A?1)?BCD?BC?ABC?BD?BCD?BC?B(AC?C)?B(D?CD)?B(A?C)?B(D?C)?B(A?C?C?D)?B

例9．4 寫出以下邏輯函數(shù)的反函數(shù)并化成最簡(jiǎn)“與或”形式。（1）F?AB?C

（2）F?(A?B)(A?C)AC?BC

解

（1）根據(jù)反演定律：對(duì)于任意一個(gè)邏輯函數(shù)F，如果把其中所有的“．”換成“+”，“+”換成“．”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，得到的結(jié)果就是F。

（1）F?AB?C

則 F?(A?B)C?AC?BC

（2）F?(A?B)(A?C)AC?BC 則

F?(AB?AC?(A?C))(B?C)?(AB?AC?(A?C))?(B?C)?((A?B)(A?C)?A?C)?(B?C)?(A?AC?BC?C)(B?C)?(A?C?B?C)(B?C)?B?C

例9．5 試用卡諾圖化簡(jiǎn)法將以下邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)“或與”式及最簡(jiǎn)“或非或非式”。

F?(AC?BD)B

解

利用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，在函數(shù)的卡諾圖中，可合并相鄰的1格得出原函數(shù)的最簡(jiǎn)與或式；也可合并相鄰的0格得出反函數(shù)的最簡(jiǎn)與或式，然后再利用反演規(guī)則求反，即 可得出原函數(shù)的最簡(jiǎn)或與式。經(jīng)邏輯變換后可得出函數(shù)的最簡(jiǎn)或非或非式。

給定邏輯函數(shù)式的卡諾圖如圖9．1所示。圈0得出反函數(shù)的最簡(jiǎn)與或式為：

F?BD?ABC

將上式求反即可得出邏輯函數(shù)的最簡(jiǎn)或與式為： F?BD?ABC?(B?D)(A?B?C)

經(jīng)邏輯變換后（利用非非律），函數(shù)的最簡(jiǎn)或非或非式為

F?(B?D)(A?B?C)?(B?D)?(A?B?C)

例9．6

將邏輯函數(shù)F?AB?CD轉(zhuǎn)換成最小項(xiàng)之和（標(biāo)準(zhǔn)與或式）的形式。解

(1)用配項(xiàng)法

F?AB?CD?AB(C?C)(D?D)?CD(A?A)(B?B)?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD

(2)用卡諾圖法

畫4變量卡諾圖，由于函數(shù)F由AB和CD兩項(xiàng)組成，即A＝l且B＝l時(shí)F＝1，故在A＝l且B＝1的行內(nèi)填1；類似地，在C＝0且D＝0的列內(nèi)填1，即得函數(shù)的卡諾圖如圖9．2所示。然后由卡諾圖可直接寫出邏輯函數(shù)的最小項(xiàng)之和形式：

F(A,B,C,D)??m(0,4,8,12,13,14,15)

例9．7 將邏輯函數(shù)F?AB?CD成最大項(xiàng)之積（標(biāo)準(zhǔn)或與式）的形式。解

用公式法

由式例9．6得出邏輯函數(shù)的最小項(xiàng)之和形式為：

F(A,B,C,D)??m(0,4,8,12,13,14,15)

因?yàn)?/p>

F(A,B,C,D)??mii??Mj

j?i

所以最大項(xiàng)之積：

F(A,B,C,D)??M(1,2,3,5,6,7,9,10,11)

即

F?(A?B?C?D)?(A?B?C?D)?(A?B?C?D)(A?B?C?D)?(A?B?C?D)?(A?B?C?D)(A?B?C?D)?(A?B?C?D)?(A?B?C?D)如果已知函數(shù)的卡諾圖，也可由卡諾圖中為0的那些小方格直接寫出標(biāo)準(zhǔn)或與式。例9．8 化簡(jiǎn)具有約束條件的邏輯函數(shù)F?ABC?BC，其約束條件為AB＝0。解

用公式化對(duì)具有約束條件的邏輯函數(shù)的化簡(jiǎn)時(shí)，可以將約束項(xiàng)加到邏輯表達(dá)式中，化簡(jiǎn)后到的最簡(jiǎn)表達(dá)式中若含有約束項(xiàng)，再將約束項(xiàng)去掉。即：

F?ABC?BC?AB?C(AB?B)?AB?

C(A?B)?AB?CAB?AB?C?AB?C

(去掉約束項(xiàng)）例9．9 化簡(jiǎn)下列函數(shù)F(A,B,C,D)??m(1,3,5,7,9)??d(10,11,12,13,14,15)

解

用卡諾圖法化簡(jiǎn)帶有約束條件的邏輯函數(shù)，其方法是在卡諾圖中，將函數(shù)F的最小頂用1填入，約束頂用×填入。在畫卡諾圈時(shí)，可充分利用約束項(xiàng)取值的任意性(作為1或0)合并相鄰項(xiàng)。將最小項(xiàng)及約束項(xiàng)填入對(duì)應(yīng)的卡諾圖中，如 圖9.3所示，則化簡(jiǎn)后邏輯表達(dá)式為：

F＝D

例9．10 化簡(jiǎn)具有約束條件的邏輯函數(shù) F(A,B,C,D)??m(0,2,3,5,6,7,8,9)

AB?AC?0（約束條件）

解：采用卡諾圖法化簡(jiǎn)。由約束條件，求出約束項(xiàng)：

AB?AC?AB(C?C)(D?D)?AC(B?B)(D?D)??ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD??mii(10,11,12,13,14,15)

將最小項(xiàng)用1填入，約束項(xiàng)用×填入，畫出卡諾圖如圖9.4所示，由圖9.4得到化簡(jiǎn)后的邏輯表達(dá)式為：

F(A,B,C,D)?A?C?BD?BD

第三篇：數(shù)字邏輯和設(shè)計(jì)基礎(chǔ) 期末復(fù)習(xí)題

1、采用3-8線譯碼器74LS138和門電路構(gòu)成的邏輯電路如圖所示，請(qǐng)對(duì)該電路進(jìn)行分析，寫出輸出方程，并化解為最簡(jiǎn)與-或式。（10分）

F1&F2&Y0A0Y1A1Y2A2Y3Y4Y5Y6Y774LS138STaSTbSTcCBA1

1、解：分析此圖，可知：F1=m0?m1?m3?m4，F(xiàn)2=m4?m5?m6?m7 化簡(jiǎn)過程：由卡諾圖及公式化簡(jiǎn)均可，此處略 化簡(jiǎn)得：F1?AC?BC（2分）

F2?A

2.已知邏輯函數(shù)： F?ABC?ABC?ABC?ABC?ABC，試用一片4選1數(shù)據(jù)選擇器和門電路實(shí)現(xiàn)該邏輯函數(shù)，要求采用代數(shù)法，寫出設(shè)計(jì)全過程，并畫出電路圖。（10分）

A1A0STD0D1D2D3Y

① 寫出邏輯函數(shù)F的表達(dá)式（2分）

F?ABC?ABC?ABC?ABC?ABC =ABC?AB（C?C）?ABC?ABC

=ABC?AB?ABC?ABC② 寫出4選1數(shù)據(jù)選擇器輸出端邏輯函數(shù)Y的表達(dá)式（2分）

Y?A1A0D0?A1A0D1?A1A0D2?A1A0D3

③令 A?A（2分）

1、B?A0，比較F和Y兩式可得：D0?CD1?1D2?D3?C

④ 根據(jù)上式畫出的邏輯圖。（4分）

ABCA1A0STD0D1D2D311YF

五、畫出下列各觸發(fā)器Q端的波形：（設(shè)Q n= 0）(10 分，每小題5 分)

1、已知JK觸發(fā)器輸入信號(hào)J和K、時(shí)鐘脈沖CP、異步置位端RD和SD的波形如下圖所示，試畫出觸發(fā)器輸出端Q的波形，設(shè)初始狀態(tài)為0。（5分）

CPSDJCPK1JC11KRDJRDKQ

2、下圖由邊沿D觸發(fā)器構(gòu)成的觸發(fā)器電路，設(shè)其初始狀態(tài)為0。輸入信號(hào)如右

RDSDQSD圖所示，試畫出Q端的輸出波形。（5分）

RDDCP1DC1SD1RDQQCPRDDQ

六、小規(guī)模時(shí)序邏輯電路設(shè)計(jì)（15分）1.分析下圖所示電路。（15分）

要求: 1）、寫出驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程；

2）、列出狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖； 3）、說(shuō)明電路的邏輯功能及啟動(dòng)特性。

Q0Q1Q21D1D1D&&YCP

解：1.寫方程式

驅(qū)動(dòng)方程n?D0?Q2??n?D1?Q0?nD?Q1??2狀態(tài)方程n?Q0n?1?Q2??n?1n?Q1?Q0?n?1nQ?Q1??2輸出方程n2n0 Y=QQ

2.列狀態(tài)轉(zhuǎn)換真值表

CP脈沖序列012345nQ2Q1n00111010Q0n01110001Q2n+1Q1n+***01Q0n+111100010Y***1無(wú)效狀態(tài)

3.畫狀態(tài)轉(zhuǎn)換圖 ******11

電路為同步模6計(jì)數(shù)器，不能自啟動(dòng)

74LS161采用置數(shù)法實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器的邏輯圖。（12分）

1.由CT74LS151數(shù)據(jù)選擇器和非門組成的邏輯電路如圖所示，①簡(jiǎn)述數(shù)據(jù)選擇器ST端的作用；②給出輸出邏輯函數(shù)的表達(dá)式并化解為最簡(jiǎn)與或表達(dá)式。（10分）

1D0D1D2D3D4D5D6D7STABCA2A1A0F=YF=Y

解：輸出邏輯表達(dá)式為：Y?ABC?ABC?ABC?ABC（4分）

化簡(jiǎn)得：Y?AC?AC（4分））

2.采用3—8線譯碼器74LS138和門電路設(shè)計(jì)下列組合邏輯電路，使其輸出輸出邏輯函數(shù)為：F1?AB?BC，F(xiàn)2?出最終的邏輯電路圖。（12分

1、F1?AB?BC?ABC?ABC?ABC?m2?m6?m7?Y2Y6Y7

AB?ABC。寫出設(shè)計(jì)過程，并畫F2?AB?ABC?ABC?ABC?ABC?m0?m1?m6?Y0Y1Y6

邏輯圖如下： F2&F1&Y0A0Y1A1Y2A2Y3Y4Y5Y6Y774LS138STaSTbSTc

F1正確（3分）、F2正確（3分）、F1邏輯圖正確（2分）、F2邏輯圖正確（2分）CBA1五.畫出下列各觸發(fā)器Q端的波形：（設(shè)Q n= 0）（共10分，每題5分）

1、如圖所示，觸發(fā)器為上邊沿觸發(fā)的D觸發(fā)器，設(shè)其初始狀態(tài)為0。輸入信號(hào)如右圖所示，試畫出Q端的輸出波形。（5分）

CPRDRD1234567A&CP1DC1SDQQASDQ

2、已知JK觸發(fā)器輸入信號(hào)J和K、時(shí)鐘脈沖CP的波形如下圖所示，試畫出觸發(fā)器輸出端Q的波形，設(shè)初始狀態(tài)為0。（5分）

1JCPK1JC11K11JCPK1JC11K1RDKQ

CPSDQQRDJKQCPSDQJ 試分析下圖所示時(shí)序邏輯電路（12分）

要求：（1）寫出電路的輸出方程、驅(qū)動(dòng)方程、狀態(tài)方程；

（2）列出狀態(tài)轉(zhuǎn)移表；

（3）說(shuō)明電路的邏輯功能并判斷該電路能否自啟動(dòng)。

11JC1FF01KQQ01JQQ1&1JQQ2C1FF21K&YCPC1FF11K

解：1）寫方程式

nn輸出方程：Y=Q2Q1

?J0?1 K0?Q1n?nn驅(qū)動(dòng)方程：?J1?Q0 K1?Q2?nnnJ?QQ K?Q20120??Q0n?1?Q0n+Q1n??nnn狀態(tài)方程：?Q1n?1?Q0 Q1n+Q2Q1?n?1nnQ2?Q0nQ1nQ2+Q0nQ2??

2）列狀態(tài)轉(zhuǎn)換真值表

CP脈沖序列012nQ2Q1n11010010Q0n10110100Q2n+1Q1n+***10Q0n+101101111Y001000010111無(wú)效狀態(tài)0001

3）此電路為同步三進(jìn)制計(jì)數(shù)器，能自啟動(dòng)

2.采用異步清零法，使用74LS161設(shè)計(jì)一個(gè)模11的計(jì)數(shù)器，要求寫出二進(jìn)制代碼，反饋清零函數(shù)和畫出邏輯電路圖。

Q3 Q2 Q1 Q074LS1611LDCOCPCPCRCTTD3 D2 D1 D0CTP輸入輸出CRLDCTTCTPCPD3D2D1D0Q3Q2Q1Q00xxxxxxxx0000110xxd3d2d1d0d3d2d1d0xxxx11111計(jì)數(shù)110xxxxxx保持 CO=0保持11x0xxxxx

第四篇：頻率計(jì)(格式)數(shù)字邏輯

課程設(shè)計(jì)任務(wù)書

（指導(dǎo)教師填寫）

課程設(shè)計(jì)名稱 電子技術(shù)課程設(shè)計(jì) 學(xué)生姓名

專業(yè)班級(jí)

設(shè)計(jì)題目

簡(jiǎn)易數(shù)字頻率計(jì)

一、課程設(shè)計(jì)的任務(wù)和目的

任務(wù): 設(shè)計(jì)一個(gè)簡(jiǎn)易數(shù)字頻率計(jì)，用來(lái)測(cè)量單位時(shí)間內(nèi)數(shù)字信號(hào)的脈沖個(gè)數(shù)，并用數(shù)碼管顯示出來(lái)。

目的：

掌握簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)、組裝、調(diào)試方法。掌握有關(guān)集成電路的工作原理。

二、設(shè)計(jì)內(nèi)容、技術(shù)條件和要求

1.設(shè)計(jì)簡(jiǎn)易數(shù)字頻率計(jì)：

⑴.設(shè)計(jì)一個(gè)簡(jiǎn)易數(shù)字頻率計(jì)，用于測(cè)量數(shù)字信號(hào)的頻率并顯示，用一個(gè)開關(guān)控制頻率計(jì)的起動(dòng)和停止，并可對(duì)頻率計(jì)置數(shù)。

⑵.測(cè)頻范圍為0.1Hz到9999Hz。

⑶.測(cè)量所需時(shí)基時(shí)間可調(diào)，分1秒和10秒兩檔。

⑷.能連續(xù)循環(huán)測(cè)量顯示，若用1秒檔時(shí)要求6秒完成一個(gè)循環(huán)，其中1秒計(jì)數(shù)測(cè)量；4秒顯示結(jié)果；1秒清零。然后依次循環(huán)。

2.根據(jù)上述要求，畫出電路框圖、原理總圖。3.對(duì)原理圖進(jìn)行仿真。4.在實(shí)驗(yàn)箱上組裝、調(diào)試。5.撰寫設(shè)計(jì)總結(jié)報(bào)告。

三、時(shí)間進(jìn)度安排

本課程設(shè)計(jì)共兩周時(shí)間。第一周：理論設(shè)計(jì)

周二

布置設(shè)計(jì)任務(wù)；提出課程設(shè)計(jì)的目的和要求；講解電子電路的一般設(shè)計(jì)方法和電子電路的安裝、調(diào)試技術(shù)；明確對(duì)撰寫總結(jié)報(bào)告和繪制原理總圖的要求；安排答疑、實(shí)驗(yàn)時(shí)間。

周二至周五

學(xué)生查資料，進(jìn)行理論設(shè)計(jì)，其中安排三次答疑，指導(dǎo)學(xué)生設(shè)計(jì)。第二周：仿真和安裝調(diào)試、撰寫設(shè)計(jì)總結(jié)報(bào)告 周一

交設(shè)計(jì)草圖供老師審閱。

周二至周三

在EDA實(shí)驗(yàn)室對(duì)其設(shè)計(jì)的電路進(jìn)行仿真，并可根據(jù)仿真情況修正設(shè)計(jì)以確定設(shè)計(jì)正確，能完成設(shè)計(jì)要求。周三至周四

在實(shí)驗(yàn)箱上進(jìn)行安裝、調(diào)試，并通過老師驗(yàn)收。最后，撰寫設(shè)計(jì)總結(jié)報(bào)告、繪制原理總圖。

四、主要參考文獻(xiàn)

1.各種版本的數(shù)字電子技術(shù)基礎(chǔ)教材； 2.各種版本的電子技術(shù)課程設(shè)計(jì)指導(dǎo)書；

3.集成電路手冊(cè)。

指導(dǎo)教師簽字：

2013 年12月 16 日

第五篇：數(shù)字邏輯理論

參考書（華中科技大學(xué)康華光主編第五版）

第一章 數(shù)字邏輯理論

1.1掌握占空比的概念（04年第九題提到占空比）。

1.2掌握二進(jìn)制，八進(jìn)制，十進(jìn)制，十六進(jìn)制的相互轉(zhuǎn)換關(guān)系和各自的概念，以及二進(jìn)制的優(yōu)點(diǎn)。另外熟悉串行和并行兩種傳輸方式，后面學(xué)到組合邏輯電路的時(shí)候可能會(huì)出把串行電路變成并行電路的題，1.3另外二進(jìn)制加法和減法的運(yùn)算以及原碼。反碼和補(bǔ)碼的變換，以及帶符號(hào)減法運(yùn)算兩種方式。后面設(shè)計(jì)加法器和減法器的時(shí)候可能會(huì)涉及到，1.4編碼的那一塊掌握8421碼5421碼2421碼，能寫出來(lái)，記得一年的真題中寫到了要寫出來(lái)這幾個(gè)碼，所以要掌握他們的形式，另外要知道什么是有權(quán)碼，什么是無(wú)權(quán)碼另外就是重點(diǎn)要掌握格雷碼的性質(zhì)和特點(diǎn)，并且能寫出從0到15各自的格雷碼形式，這是一年的考題！

1.5掌握與或非三種基本的邏輯運(yùn)算和符號(hào)表示，另外就是會(huì)用開關(guān)法表示與或的關(guān)系，有一年的考題三分就是這些簡(jiǎn)單的內(nèi)容，而且重復(fù)會(huì)出現(xiàn)。另外就是掌握與非，或非，異或，同或之間的關(guān)系和符號(hào)表示方法。這是基礎(chǔ)，1．6了解邏輯函數(shù)的表示方法，不用特別的看，明白即可！提到哪種方式要知道，會(huì)表示。這一章一般都是考概念的題，不過他也是后面要學(xué)習(xí)的許多東西的基礎(chǔ)。掌握了才能更明白后面的一些東西，下面把考題寫下，2003 第八題第四個(gè)，2004年第八題第一個(gè)05年的第八題第一個(gè)，06年第八題第一個(gè)08年第八題第一個(gè)07年第八題第一個(gè)第三個(gè)。

第二章

2.1 掌握邏輯代數(shù)的基本形式和基本定律。，和三個(gè)基本規(guī)則，帶入規(guī)則，反演規(guī)則和對(duì)偶規(guī)則。邏輯代數(shù)的化簡(jiǎn)方法這個(gè)重點(diǎn)看自己掌握程度吧，第二節(jié)就是講的是卡諾圖的化簡(jiǎn)方法，2.2卡諾圖的化簡(jiǎn)方法要重點(diǎn)掌握，因?yàn)榈胶髞?lái)時(shí)序邏輯電路設(shè)計(jì)的時(shí)候用的很多，所以2.1和2.2要做適量的題目，并且要多看幾遍，增強(qiáng)印象，另外卡諾圖的化簡(jiǎn)，書上只涉及到2個(gè)變量，3個(gè)變量，4個(gè)變量，你可以參考其他書，還有5個(gè)6個(gè)變量的情況一般不會(huì)出現(xiàn)，因?yàn)槲覜]有看過，而且做每年的真題，也沒有遇到變量很多的情況。另外書上只提到最小項(xiàng)，其實(shí)還有最大項(xiàng)的說(shuō)法，這個(gè)要參考其他的書，因?yàn)榭荚嚨臅r(shí)候好像有最大項(xiàng)的提法，這點(diǎn)給的建議是參考那本學(xué)校指定的書，不過內(nèi)容不多，可以大致看看，很容易明白的，還有就是可以參考重郵的那本數(shù)字電路，這個(gè)方面也有介紹，另外我的那個(gè)講義上也講到了自己要看明白，和那些人一起商量搞懂這些知識(shí)，另外就是卡諾圖的化簡(jiǎn)方法及注意的原則要注重掌握，以及卡諾圖畫圈的時(shí)候應(yīng)該注意的規(guī)則，把課后習(xí)題相關(guān)內(nèi)容做完，明白即可。還有就是多余項(xiàng)的處理。要根據(jù)情況去化簡(jiǎn)。這個(gè)在設(shè)計(jì)邏輯電路的時(shí)候經(jīng)常用得到，在講義上叫隨意向，記住叫法的不同。還有最大項(xiàng)和最小項(xiàng)之間的關(guān)系，就是最小項(xiàng)的取反，記住 本章是以后學(xué)習(xí)的基礎(chǔ)，因?yàn)樵僭O(shè)計(jì)邏輯電路的時(shí)候都要涉及到

這張有些東西要是你邏輯思維好的話不難，要掌握方法，因?yàn)閹缀鹾竺娴拿康来箢}基本上都要涉及到邏輯函數(shù)的化簡(jiǎn)，所以要重點(diǎn)掌握。否則大題中你的化簡(jiǎn)做錯(cuò)的情況下，電路就全錯(cuò)了，要注意這一點(diǎn)，一般情況下單獨(dú)出題的情況很少，只有簡(jiǎn)答題中有幾個(gè)吧，不過大體都要涉及到化簡(jiǎn)，03年第八題第五個(gè)，04年第八題的第二個(gè)05年第八題的第二個(gè)。第三個(gè)。

第三章 邏輯門電路

這個(gè)最好根據(jù)講義和題目去看，因?yàn)槲乙矝]有看明白，這一章不算是重點(diǎn)，常考的內(nèi)容我已經(jīng)寫到了講義上。這章有許多題目我也不會(huì)，建議去聽一下優(yōu)酷中的那個(gè)老師講的，是哈工大的老師講的，在搜索中輸入哈工大數(shù)字電路即可出現(xiàn)。下面我把這張重點(diǎn)考得東西寫一下，有些考的我也不是很懂，三極管的原理一定要掌握，分清基極b，集電極c，和發(fā)射極e，還有就是當(dāng)基極和集電極之間的電壓大于0.7V的時(shí)候發(fā)射極和集電極之間是導(dǎo)通的，就是相當(dāng)于短路，如果發(fā)射極接地的話那么集電極就相當(dāng)于接地。一般復(fù)雜的電路都是根據(jù)這個(gè)原理去推斷的，其他的我也不太懂，還有就是開門電平和關(guān)門電平，這個(gè)定義在重郵的那本書上有定義和詳細(xì)的解釋，詳細(xì)的解釋我已經(jīng)寫到了那本將以上了，認(rèn)真看一下吧，開門電阻和關(guān)門電阻的含義，關(guān)門電阻就是當(dāng)電阻小于0.91K歐姆的時(shí)候相當(dāng)于低電平，這個(gè)就是關(guān)門電阻，開門電阻就是當(dāng)電阻大于3.2k歐姆的時(shí)候相當(dāng)于邏輯一，這個(gè)就是開門電阻。另外就是與非門的伏在輸出特性這個(gè)是一年的考題，我當(dāng)時(shí)不知道什么意思，還是重郵的那本書上有這個(gè)講解，那個(gè)講義上也有，也就是當(dāng)與非門的發(fā)射極的電阻高于2k歐姆的時(shí)候則輸出的電壓時(shí)1.4V2008年的第八題的第二個(gè)就是這個(gè)題目和對(duì)應(yīng)講義上的圖的解釋，另外要掌握扇出系數(shù)的概念，就是講義上的，門電路的扇出數(shù)就是在其正常工作的情況下，所能帶同類門電路的最大數(shù)目，還有扇出系數(shù)的計(jì)算方法，下面就是兩類特殊的門，（1）集電極開路門，OC門，這個(gè)掌握的主要是國(guó)標(biāo)的畫法。功能，和特點(diǎn)，我已經(jīng)寫

到講義上了，另外就是上拉電阻的計(jì)算，我沒有看懂。也沒有碰到類似計(jì)算的考題，所以建議看不懂的話就別看了，不過那個(gè)公式要了解，（2）三態(tài)門，三態(tài)門的特點(diǎn)和功能已經(jīng)寫到講義上了，（3）另外就是課本116頁(yè)那個(gè)講了多余端口（空余輸入端）的處理，要記下來(lái)因?yàn)楹孟?/p>

重復(fù)考了幾次，課本上我已經(jīng)用紅線表示出來(lái)了。

2007年第八題第五個(gè)說(shuō)明OC門的特點(diǎn)和應(yīng)用，08年就是與非門輸出特性，05年簡(jiǎn)述三態(tài)門的特點(diǎn)和應(yīng)用，04年第八題第四個(gè)說(shuō)明與非門和或非門空余輸入端的處理方法03年第六個(gè)已輸入低電平為例說(shuō)明TTL門電路為什么會(huì)有扇出限制（我不會(huì)，可以看看優(yōu)酷上的講解把這一章的內(nèi)容搞懂）03年第八題的最后一個(gè)是簡(jiǎn)述OC門的特點(diǎn)和功能用途（07年重復(fù)該題）還有講義上講到的例題。

第四章 組合邏輯電路

4.1組合邏輯電路的分析自己會(huì)分析即可，把課本上的看完，明白其中的道理，以后再分析此類問題的時(shí)候按照書上的步驟做即可，4.2 組合邏輯電路的設(shè)計(jì)類似吧，按說(shuō)應(yīng)該是先講完組合邏輯電路中的原件后再講這些，呵呵，再設(shè)計(jì)組合邏輯電路的時(shí)候要按照此章的內(nèi)容的步驟去設(shè)計(jì)即可，4.3競(jìng)爭(zhēng)冒險(xiǎn)，明白競(jìng)爭(zhēng)冒險(xiǎn)的原因，然后掌握消除競(jìng)爭(zhēng)冒險(xiǎn)的方法，要記下來(lái)，可能會(huì)考概念的問題，一共有三個(gè)：

（1）發(fā)現(xiàn)并消去互補(bǔ)相乘項(xiàng)。

（2）增加乘積項(xiàng)以避免互補(bǔ)項(xiàng)相加，（3）輸出端并聯(lián)電容器

4.4

（1）編碼器：知道什么叫編碼，編碼的位數(shù)和符號(hào)數(shù)之間的關(guān)系要掌握，2的n次冪要大于N，n為編碼位數(shù)，N為要編碼的符號(hào)數(shù)。掌握42編碼器和83編碼器優(yōu)先編碼器理解即可，不需要記住，另外就是編碼器的擴(kuò)展要看懂，理解并掌握。還有編碼器的真值表還有功能要掌握。

（2）譯碼器，和編碼器正好相反，要掌握24譯碼器和38譯碼器和他們的功能，還有就是使能端的作用，還有要會(huì)怎么兩個(gè)38譯碼器擴(kuò)展到416譯碼器，這個(gè)是很重要的，書中一個(gè)例題是用1個(gè)24譯碼器和4個(gè)38譯碼器組合成一個(gè)532譯碼器，這個(gè)要掌握，看懂，其他的原理類似。還有就是用譯碼器實(shí)現(xiàn)一個(gè)邏輯函數(shù)，就是148頁(yè)的例題。210進(jìn)制譯碼器不需要掌握，還有七段顯示譯碼器也不需要看。然后就到了數(shù)據(jù)分配器，其實(shí)就是一個(gè)譯碼器?？炊?dāng)?shù)據(jù)分配器的原理，并要記住數(shù)據(jù)分配器的應(yīng)用，可能會(huì)考概念的問題，（3）數(shù)據(jù)選擇器，掌握數(shù)據(jù)選擇器各個(gè)端口的功能，要理解并會(huì)應(yīng)用156頁(yè)輸出的那個(gè)表達(dá)式4.4.7，明白其中的含義，另外就是掌握數(shù)據(jù)選擇器的幾個(gè)應(yīng)用，第一：擴(kuò)展，兩種擴(kuò)展方式，一個(gè)是位的擴(kuò)展一個(gè)是字的擴(kuò)展，學(xué)了儲(chǔ)存器以后容易理解了。一般字的擴(kuò)展應(yīng)用比較廣泛。考題中比較多。字的擴(kuò)咱就是用兩個(gè)八位的數(shù)據(jù)選擇器擴(kuò)展為16位的數(shù)據(jù)選擇器。第二：就是邏輯函數(shù)產(chǎn)生器，這個(gè)要掌握例題4.4.7，另外就是數(shù)據(jù)選擇器的優(yōu)點(diǎn)是無(wú)需對(duì)函數(shù)進(jìn)行化簡(jiǎn)，第三個(gè)應(yīng)用就是實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。這個(gè)其實(shí)要用到定時(shí)器為實(shí)現(xiàn)其功能。這個(gè)要看看，要明白怎么轉(zhuǎn)化的，以后的考題中可能會(huì)遇到這個(gè)問題。

（4）數(shù)據(jù)比較器

掌握一位數(shù)值比較器和兩位數(shù)值比較器的真值表和各個(gè)端口的作用?？纯蠢斫鈹?shù)值比較器的擴(kuò)展，這個(gè)數(shù)值比較器出一般都是很簡(jiǎn)單的，不會(huì)涉及太深的內(nèi)容。兩種擴(kuò)展方式要掌握。理解。

（5）加法器

第一 半加器的定義沒有考慮低位進(jìn)位的加法運(yùn)算稱為半加。掌握半加器的真值表和表示方法，以及符號(hào)中各個(gè)符號(hào)代表什么，第二：全加器的定義就是能進(jìn)行加數(shù)，被加數(shù)和低位來(lái)的進(jìn)位進(jìn)行相加。要掌握全加器的真值表以及各個(gè)端口代表數(shù)的什么意思，163頁(yè)4位串行進(jìn)位全加器要掌握其中的原理，如果給出四個(gè)一位的，變成四位的就是這樣變。165頁(yè)加法器的擴(kuò)展方式要弄懂，（6）減法器

有一年好像考過吧，不過這個(gè)比較難理解，要把167頁(yè)的那個(gè)圖理解了，主要是根據(jù)圖相關(guān)的講解進(jìn)行理解了，好像有過要設(shè)計(jì)減法電路。要注意這方面。

4.5組合可編程邏輯器件屬于存儲(chǔ)器那一部分的內(nèi)容，（暫時(shí)先省略）

這部分組合邏輯電路的設(shè)計(jì)很重要的一般情況下大概有20分左右的題目是單純的組合邏輯電路的，還有一部分是組合邏輯電路和時(shí)序邏輯電路綜合的，所以這部分掌握好很重要。這部分的例題就不一一列舉了，看講義上的那些題目弄懂。建議把課本上的習(xí)題做一遍，第五章鎖存器和觸發(fā)器

5.2 鎖存器

鎖存器是對(duì)脈沖電平敏感的存儲(chǔ)單元電路，而觸發(fā)器是對(duì)邊沿敏感的電路，可以分為上升沿觸發(fā)和下降沿觸發(fā)。這是鎖存器和觸發(fā)器的區(qū)別，另外就是在講義上根本沒有鎖存器的概念，只是重點(diǎn)講解了各個(gè)觸發(fā)器的功能。所以這一章根據(jù)歷年考題來(lái)看。SR鎖存器還是看看，為了防止意外考試，然后這一節(jié)重點(diǎn)我都用紅筆畫在書上了，那些就是我感覺的重點(diǎn)。209頁(yè)消陡電路時(shí)怎么工作的，我記得當(dāng)時(shí)考重郵的那位同學(xué)問過我，最好看看吧，其他的可以跳過不看。掌握了D鎖存器的特點(diǎn)就行。至于那些傳輸門不用也別了解

5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理

觸發(fā)器的類型根據(jù)將以上看吧，可能會(huì)考簡(jiǎn)答題，書上分為三種，講義上分為四種，以講義為主吧。主從觸發(fā)器中的功能表中有一個(gè)S和R一個(gè)是置0一個(gè)是置1，這個(gè)以后再設(shè)計(jì)電路的時(shí)候可能會(huì)用到這兩個(gè)按鈕的作用。其他的不用看了，5.4觸發(fā)器的邏輯功能（這是重點(diǎn)，好好看看0

(1)首先區(qū)分什么是現(xiàn)態(tài)什么是次態(tài)（225頁(yè)課本中有定義）

（2）掌握D觸發(fā)器，特想表特性方程和狀態(tài)圖都要掌握

（3）JK觸發(fā)器同上

（4）T觸發(fā)器（還有T’觸發(fā)器）

（5）SR觸發(fā)器（這個(gè)不是?？?，但是還是要掌握看懂）

（6）各個(gè)觸發(fā)器之間的轉(zhuǎn)化。這個(gè)不僅僅是書上的D觸發(fā)器轉(zhuǎn)化為別的觸發(fā)器，以后做題的過程中會(huì)用得到，掌握轉(zhuǎn)換的過程，講義上也特別的寫明了。

這一章主要的內(nèi)容就是掌握各個(gè)觸發(fā)器的功能，并在實(shí)現(xiàn)邏輯功能的時(shí)候用得上。

這一章的習(xí)題就不一一寫了，許多設(shè)計(jì)的題目要自己看懂。這是時(shí)序邏輯電路設(shè)計(jì)的基礎(chǔ)。

第六章 時(shí)序邏輯電路

6.1 明白什么是次態(tài)，什么是現(xiàn)態(tài)。另外理解什么是輸出方程，什么是激勵(lì)方程。，什么是狀態(tài)方程。了解時(shí)序邏輯電路的主要特征。明白什么是異步時(shí)序電路和同步時(shí)序電路。

（2）248頁(yè)的例題要弄懂，三個(gè)邏輯方程組要回列，這個(gè)要做題明白是什么，會(huì)寫狀態(tài)表，畫狀態(tài)圖和時(shí)序圖，這個(gè)一般是分析時(shí)序電路邏輯功能的必要的步驟。

6.2 同步時(shí)序邏輯電路的分析。這一節(jié)要掌握怎么分析同步時(shí)序邏輯電路。多做題去明白。

6.2.1和6.2.2的例題不錯(cuò)，看懂明白，可能會(huì)有問題說(shuō)最后判斷電路的邏輯功能這個(gè)剛開始做題時(shí)可能不知道為什么書上會(huì)那么想。等你做很多題目的時(shí)候你就能理解了，多做題對(duì)比答案，增強(qiáng)分析能力。多見見這種題型，一般邏輯功能就那么幾個(gè)。

6.3 同步時(shí)序邏輯電路的設(shè)計(jì)

這個(gè)是重點(diǎn)中的重點(diǎn)，一般將近=一半的分?jǐn)?shù)和答題都在這。一半后面的兩道答題會(huì)設(shè)計(jì)和存儲(chǔ)器有關(guān)或者和組合邏輯電路綜合的題目，同步時(shí)序邏輯電路的設(shè)計(jì)這個(gè)過程不是很麻煩，但是后面化簡(jiǎn)的時(shí)候要仔細(xì)認(rèn)真，在建立原始狀態(tài)表和狀態(tài)化簡(jiǎn)的時(shí)候這方面一定要仔細(xì)，一半此類題目考的就是你的耐心和細(xì)心，10年倒數(shù)第二道就是一個(gè)同同步時(shí)序邏輯電路的設(shè)計(jì)題，我花了20多分鐘才寫完，那道題25分。

6.3.1 設(shè)計(jì)步驟這個(gè)要仔細(xì)明白每一部的內(nèi)容。重點(diǎn)我已經(jīng)劃到我的書上了。

6.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)舉例。這一屆要重點(diǎn)掌握它的分析方法。以及每一個(gè)步驟這個(gè)東西要多做題自己去明白和體會(huì)其中的道理。另外就是要重點(diǎn)明白什么是具有自啟動(dòng)能力，還有就是狀態(tài)化簡(jiǎn)的哪一方面，有兩種不同的化簡(jiǎn)方法，現(xiàn)在我不太清楚了，但是有一種就是不需要檢查狀態(tài)就是做出來(lái)就具有自啟動(dòng)能力，這個(gè)一定要重點(diǎn)掌握。因?yàn)榭荚嚨臅r(shí)候無(wú)論怎么樣都不要做這方面的檢查，因?yàn)槟阋呀?jīng)寫上了，再改的話很麻煩，所以一定要掌握那種不需要檢查是否具有自啟動(dòng)能力的化簡(jiǎn)方法。還有就是6.3.2例題中那個(gè)JK觸發(fā)器的狀態(tài)確定要參考書上的，但是好像講義上給出了另外一種化簡(jiǎn)方法，要掌握講義上的那個(gè)，因?yàn)槟莻€(gè)就是具有自啟動(dòng)能力的那種。書上的化簡(jiǎn)方法也要掌握，但是做題的時(shí)候盡量多的使用講義上的。另外就是原始狀態(tài)圖化簡(jiǎn)的時(shí)候出了書上的那種方法以外還有就是重郵上的那本上也有的另一種方法，有時(shí)間的話最好參考看一下，沒時(shí)間的話掌握現(xiàn)在課本上的即可，這個(gè)要靠做題去體會(huì)了。許多問題要自己去明白了。這一節(jié)可是重點(diǎn)，要把課本上的題目做了，做多了才能明白。

6.4 異步時(shí)序邏輯電路的分析。這個(gè)要明白什么是異步時(shí)序邏輯電路，另外就是要會(huì)分析，這個(gè)不要求會(huì)設(shè)計(jì)，這一定要自己看明白，雖說(shuō)題目考的不多甚至不考，但是有許多情況下會(huì)考的到，比如異步二進(jìn)制計(jì)數(shù)器的設(shè)計(jì)什么的，很多的，學(xué)會(huì)分析即可。

6.5 若干典型的時(shí)序邏輯集成電路

（1）寄存器，這個(gè)要看看吧，主要看看每個(gè)端口的功能是干什么的，看懂功能表即可，但是好像在我記憶中沒有考到這方面的設(shè)計(jì)內(nèi)容。

（2）移位寄存器這個(gè)要是重點(diǎn)掌握的。首先掌握單項(xiàng)移位寄存器的特點(diǎn)。和基本原理，還

有多功能寄存器的特點(diǎn)，另外就是雙向寄存器的功能表要重點(diǎn)掌握。還有看看環(huán)形計(jì)數(shù)器的特點(diǎn)

（3）計(jì)數(shù)器，這個(gè)算是每年必考的一個(gè)東西，首先掌握簡(jiǎn)單異步二進(jìn)制計(jì)數(shù)器的特點(diǎn)和基本原理。另外就是掌握二進(jìn)制計(jì)數(shù)器的狀態(tài)表。還有就是74161計(jì)數(shù)器要重點(diǎn)掌握它們的功能。掌握各個(gè)端口放入名稱，這個(gè)你們做歷年真題就明白了，這個(gè)是每年都要涉及到的東西。所以要重點(diǎn)看看，必須掌握。另外就是計(jì)數(shù)器的擴(kuò)展，這個(gè)自己要會(huì)，并且明白怎么擴(kuò)展。非二進(jìn)制計(jì)數(shù)器不需要掌握，看懂即可，沒時(shí)間可以不看。

用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制的計(jì)數(shù)器這個(gè)296頁(yè)的要看懂，明白，要明白反饋清零法和反饋置數(shù)發(fā)的不同之處。6.5.3和6。5.4的例題 要掌握。后面涉及這方面的題目很多要重點(diǎn)掌握。（4）環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器要明白它們的狀態(tài)有多少，這個(gè)我在講義上寫了，要重點(diǎn)看看。好像有一年的考題涉及到了。

這算是數(shù)電中最重點(diǎn)也是最難的一章了，一般后面的大題都要涉及到設(shè)計(jì)電路，不是組合就是時(shí)序，所以重點(diǎn)的這幾章內(nèi)容要好好掌握，這個(gè)最好要把后面的習(xí)題做一遍，自己好好掌握。不然你看一遍不做題是沒有感覺的?？炊灰欢ù砟銜?huì)了或者你會(huì)做題了。

第七章 存儲(chǔ)器和可編程邏輯器件，這個(gè)要看看講義上的東西了，講義上的總結(jié)很好，掌握不同可編程邏輯器件的特點(diǎn)，有的或門固定與門可編程，有的相反，有的都可以編。另外就是還要掌握用可編程邏輯器件設(shè)計(jì)電路，或者實(shí)現(xiàn)一個(gè)邏輯表達(dá)式，這個(gè)在組合邏輯電路第五章最后的內(nèi)同要涉及到，那節(jié)自己看看，這一章不算是很重點(diǎn)，但是他會(huì)考察一些概念的問題，有些問題我也不明白。比如08年第四題的第四個(gè)，04年EPLD和FPGA的特點(diǎn)。這些問題都很難的，這個(gè)靠自己去總結(jié)。

7.1.1 明白R(shí)OM的組成。333頁(yè)上面明白什么是數(shù)據(jù)線和地址線，什么是字長(zhǎng)即可，其他的不用看，7.2.4存儲(chǔ)量擴(kuò)展，這個(gè)算是這張比較重點(diǎn)了，因?yàn)楹竺嬗械拇痤}就是要么擴(kuò)展字?jǐn)?shù)，要么擴(kuò)展位數(shù)，分值也很大吧。

7.3.2 CPLD的特點(diǎn)看看

7.3.3FPGA的特點(diǎn)也要看看

這章也就是這么多了，另外就是講義上的東西要看看，還有就是那個(gè)優(yōu)酷上的視頻，這章建議有些東西參考老師講可能會(huì)更明白吧，第八章就是脈沖波形的變化與產(chǎn)生

說(shuō)實(shí)話這章以前我看了看只是考了一些概念性的問題，比如單穩(wěn)態(tài)觸發(fā)器有幾個(gè)狀態(tài)，單穩(wěn)態(tài)觸發(fā)器的分類等等吧，不過10年的考題中有一道是設(shè)計(jì)一個(gè)脈沖波，好像應(yīng)該用到這個(gè)章的內(nèi)容，這章在大綱上沒有要求但是為什么會(huì)考到我也不清楚，不過當(dāng)時(shí)我們考重郵的那些同學(xué)他們是把這一張作為重點(diǎn)，我的建議是大家還是看看吧，我也說(shuō)不清楚該怎么辦。畢竟我已經(jīng)考上了，我感覺即使看也要有重點(diǎn)的看看電路設(shè)計(jì)的哪一方面吧，關(guān)于什么參數(shù)計(jì)算的應(yīng)該考不到，而且我的建議是參考一下別人的數(shù)電的教材吧，畢竟我考試的時(shí)候還沒有看到關(guān)于555定時(shí)器的應(yīng)用。

第九章 數(shù)模模數(shù)轉(zhuǎn)換

9.1DA轉(zhuǎn)換這個(gè)看看講義把，對(duì)比課本看。因?yàn)椴煌霓D(zhuǎn)換方式可能叫法不同，這一章占得分值不多，可能會(huì)考一些概念的問題，大家可以參考每年的真意出題的重點(diǎn)復(fù)習(xí)。

DA轉(zhuǎn)換器的分類另外就是轉(zhuǎn)換器的一些參數(shù)的比如電流或者電壓的計(jì)算方法大家要掌握。還有就是他們的優(yōu)缺點(diǎn)。也要掌握。

轉(zhuǎn)換器的技術(shù)指標(biāo)就是分辨率的計(jì)算應(yīng)該算是考的，要掌握，課本上和講義上的計(jì)算好像不一樣要參考講義上和他說(shuō)的那本參考書上的內(nèi)容。

9.2 AD轉(zhuǎn)換器的一般過程掌握名字即可。量化的方法課本上和講義上不太一樣。還是要把課本上先掌握在理解將以上的東西，10年好像沒有涉及到大題是關(guān)于這章的。量化的方法要掌握。并行轉(zhuǎn)換的優(yōu)缺點(diǎn)要掌握，另外就是用的幾個(gè)比較器，448頁(yè)我用紅筆寫了，要仔細(xì)看看。并且要掌握并行轉(zhuǎn)換的優(yōu)缺點(diǎn)。449頁(yè)上面我用紅筆畫了

逐次比較型的要掌握怎么比較的，這個(gè)好像后面有題，并且寫出轉(zhuǎn)換后的編碼，這個(gè)要看懂。理解掌握。

雙積分的我把各個(gè)參數(shù)的計(jì)算方法看了看，并理解掌握了。不過好像考的題目不會(huì)過多涉及到，而且也比較難理解，我的建議是打擊有時(shí)間的話看看，沒有的話就了解幾個(gè)參數(shù)的計(jì)算方法死記下來(lái)也可以，雖說(shuō)沒有考過，但是不一定以后不考。

AD轉(zhuǎn)換的精度也要會(huì)計(jì)算。

這一章考點(diǎn)不算多，但是唯一比較難的是就是可能以前學(xué)的簡(jiǎn)單，學(xué)起來(lái)還有點(diǎn)費(fèi)勁。數(shù)字電路的重點(diǎn)不算是很多而且學(xué)起來(lái)相對(duì)信號(hào)容易，因?yàn)樾盘?hào)需要計(jì)算和理解記憶的東西太多了，我給大家的建議就是要在不同時(shí)候參考不同的參考書，還有要和別的學(xué)?？紨?shù)字電路的人多商量題目，這樣對(duì)提高你的水平大有幫助，還有就是要多和考同一學(xué)校的資料要分享并且相互商量一些問題，這對(duì)提高你們自身競(jìng)爭(zhēng)力有很大幫助。