第一篇：數(shù)字邏輯1

第一章 數(shù)字邏輯基礎(chǔ)

引言

隨著科學(xué)技術(shù)的飛速發(fā)展，人類正處于一個(gè)前所未有的信息時(shí)代

。現(xiàn)代生活中，人們每天都要接觸大量的信息，如電視、廣播、印刷媒體等，尤其是互聯(lián)網(wǎng)的出現(xiàn)，更是帶給人類無(wú)窮無(wú)盡的海量信息。人類接受信息的途徑靠的是感覺(jué)器官，信息通過(guò)感覺(jué)器官進(jìn)入大腦，經(jīng)過(guò)大腦的分析處理后，將人們需要的信息儲(chǔ)存于大腦之中。

但是，對(duì)于海量信息，人類的大腦很難都予以存儲(chǔ)，因此迫切需要尋找一個(gè)可以幫助人類分析處理并能夠存儲(chǔ)海量信息的工具。

電子技術(shù)的發(fā)展，為人類的這種愿望提供了可能性。

電子技術(shù)中的數(shù)字電路，可以幫助人類對(duì)信息數(shù)據(jù)進(jìn)行分析處理，經(jīng)過(guò)處理的信息數(shù)據(jù)可以保留于數(shù)字電路構(gòu)成的存儲(chǔ)器中或可用于存儲(chǔ)數(shù)字信號(hào)的其他介質(zhì)中，如大家所熟悉的磁盤、光盤、磁帶等等。

數(shù)字系統(tǒng)只能用來(lái)處理離散信息，然而自然界中存在的信息，大部分是以模擬信號(hào)的形式存在的，要對(duì)這部分信息進(jìn)行處理，首先需要將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并對(duì)其編碼后再提交給數(shù)字系統(tǒng)處理。

顯然，為了滿足以上這些要求，需要設(shè)計(jì)許多種類的數(shù)字電路才能實(shí)現(xiàn)人類的需求。數(shù)字邏輯就是這樣一種用來(lái)分析和設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路或數(shù)字系統(tǒng)的有力工具。人們普遍使用的電腦、計(jì)算器、電信系統(tǒng)、衛(wèi)星系統(tǒng)等無(wú)一不采用數(shù)字系統(tǒng)，甚至連電視機(jī)和音響系統(tǒng)現(xiàn)在也已經(jīng)步入了數(shù)字時(shí)代。

第二篇：頻率計(jì)(格式)數(shù)字邏輯

課程設(shè)計(jì)任務(wù)書

（指導(dǎo)教師填寫）

課程設(shè)計(jì)名稱 電子技術(shù)課程設(shè)計(jì) 學(xué)生姓名

專業(yè)班級(jí)

設(shè)計(jì)題目

簡(jiǎn)易數(shù)字頻率計(jì)

一、課程設(shè)計(jì)的任務(wù)和目的

任務(wù): 設(shè)計(jì)一個(gè)簡(jiǎn)易數(shù)字頻率計(jì)，用來(lái)測(cè)量單位時(shí)間內(nèi)數(shù)字信號(hào)的脈沖個(gè)數(shù)，并用數(shù)碼管顯示出來(lái)。

目的：

掌握簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)、組裝、調(diào)試方法。掌握有關(guān)集成電路的工作原理。

二、設(shè)計(jì)內(nèi)容、技術(shù)條件和要求

1.設(shè)計(jì)簡(jiǎn)易數(shù)字頻率計(jì)：

⑴.設(shè)計(jì)一個(gè)簡(jiǎn)易數(shù)字頻率計(jì)，用于測(cè)量數(shù)字信號(hào)的頻率并顯示，用一個(gè)開關(guān)控制頻率計(jì)的起動(dòng)和停止，并可對(duì)頻率計(jì)置數(shù)。

⑵.測(cè)頻范圍為0.1Hz到9999Hz。

⑶.測(cè)量所需時(shí)基時(shí)間可調(diào)，分1秒和10秒兩檔。

⑷.能連續(xù)循環(huán)測(cè)量顯示，若用1秒檔時(shí)要求6秒完成一個(gè)循環(huán)，其中1秒計(jì)數(shù)測(cè)量；4秒顯示結(jié)果；1秒清零。然后依次循環(huán)。

2.根據(jù)上述要求，畫出電路框圖、原理總圖。3.對(duì)原理圖進(jìn)行仿真。4.在實(shí)驗(yàn)箱上組裝、調(diào)試。5.撰寫設(shè)計(jì)總結(jié)報(bào)告。

三、時(shí)間進(jìn)度安排

本課程設(shè)計(jì)共兩周時(shí)間。第一周：理論設(shè)計(jì)

周二

布置設(shè)計(jì)任務(wù)；提出課程設(shè)計(jì)的目的和要求；講解電子電路的一般設(shè)計(jì)方法和電子電路的安裝、調(diào)試技術(shù)；明確對(duì)撰寫總結(jié)報(bào)告和繪制原理總圖的要求；安排答疑、實(shí)驗(yàn)時(shí)間。

周二至周五

學(xué)生查資料，進(jìn)行理論設(shè)計(jì)，其中安排三次答疑，指導(dǎo)學(xué)生設(shè)計(jì)。第二周：仿真和安裝調(diào)試、撰寫設(shè)計(jì)總結(jié)報(bào)告 周一

交設(shè)計(jì)草圖供老師審閱。

周二至周三

在EDA實(shí)驗(yàn)室對(duì)其設(shè)計(jì)的電路進(jìn)行仿真，并可根據(jù)仿真情況修正設(shè)計(jì)以確定設(shè)計(jì)正確，能完成設(shè)計(jì)要求。周三至周四

在實(shí)驗(yàn)箱上進(jìn)行安裝、調(diào)試，并通過(guò)老師驗(yàn)收。最后，撰寫設(shè)計(jì)總結(jié)報(bào)告、繪制原理總圖。

四、主要參考文獻(xiàn)

1.各種版本的數(shù)字電子技術(shù)基礎(chǔ)教材； 2.各種版本的電子技術(shù)課程設(shè)計(jì)指導(dǎo)書；

3.集成電路手冊(cè)。

指導(dǎo)教師簽字：

2013 年12月 16 日

第三篇：數(shù)字邏輯理論

參考書（華中科技大學(xué)康華光主編第五版）

第一章 數(shù)字邏輯理論

1.1掌握占空比的概念（04年第九題提到占空比）。

1.2掌握二進(jìn)制，八進(jìn)制，十進(jìn)制，十六進(jìn)制的相互轉(zhuǎn)換關(guān)系和各自的概念，以及二進(jìn)制的優(yōu)點(diǎn)。另外熟悉串行和并行兩種傳輸方式，后面學(xué)到組合邏輯電路的時(shí)候可能會(huì)出把串行電路變成并行電路的題，1.3另外二進(jìn)制加法和減法的運(yùn)算以及原碼。反碼和補(bǔ)碼的變換，以及帶符號(hào)減法運(yùn)算兩種方式。后面設(shè)計(jì)加法器和減法器的時(shí)候可能會(huì)涉及到，1.4編碼的那一塊掌握8421碼5421碼2421碼，能寫出來(lái)，記得一年的真題中寫到了要寫出來(lái)這幾個(gè)碼，所以要掌握他們的形式，另外要知道什么是有權(quán)碼，什么是無(wú)權(quán)碼另外就是重點(diǎn)要掌握格雷碼的性質(zhì)和特點(diǎn)，并且能寫出從0到15各自的格雷碼形式，這是一年的考題！

1.5掌握與或非三種基本的邏輯運(yùn)算和符號(hào)表示，另外就是會(huì)用開關(guān)法表示與或的關(guān)系，有一年的考題三分就是這些簡(jiǎn)單的內(nèi)容，而且重復(fù)會(huì)出現(xiàn)。另外就是掌握與非，或非，異或，同或之間的關(guān)系和符號(hào)表示方法。這是基礎(chǔ)，1．6了解邏輯函數(shù)的表示方法，不用特別的看，明白即可！提到哪種方式要知道，會(huì)表示。這一章一般都是考概念的題，不過(guò)他也是后面要學(xué)習(xí)的許多東西的基礎(chǔ)。掌握了才能更明白后面的一些東西，下面把考題寫下，2003 第八題第四個(gè)，2004年第八題第一個(gè)05年的第八題第一個(gè)，06年第八題第一個(gè)08年第八題第一個(gè)07年第八題第一個(gè)第三個(gè)。

第二章

2.1 掌握邏輯代數(shù)的基本形式和基本定律。，和三個(gè)基本規(guī)則，帶入規(guī)則，反演規(guī)則和對(duì)偶規(guī)則。邏輯代數(shù)的化簡(jiǎn)方法這個(gè)重點(diǎn)看自己掌握程度吧，第二節(jié)就是講的是卡諾圖的化簡(jiǎn)方法，2.2卡諾圖的化簡(jiǎn)方法要重點(diǎn)掌握，因?yàn)榈胶髞?lái)時(shí)序邏輯電路設(shè)計(jì)的時(shí)候用的很多，所以2.1和2.2要做適量的題目，并且要多看幾遍，增強(qiáng)印象，另外卡諾圖的化簡(jiǎn)，書上只涉及到2個(gè)變量，3個(gè)變量，4個(gè)變量，你可以參考其他書，還有5個(gè)6個(gè)變量的情況一般不會(huì)出現(xiàn)，因?yàn)槲覜](méi)有看過(guò)，而且做每年的真題，也沒(méi)有遇到變量很多的情況。另外書上只提到最小項(xiàng)，其實(shí)還有最大項(xiàng)的說(shuō)法，這個(gè)要參考其他的書，因?yàn)榭荚嚨臅r(shí)候好像有最大項(xiàng)的提法，這點(diǎn)給的建議是參考那本學(xué)校指定的書，不過(guò)內(nèi)容不多，可以大致看看，很容易明白的，還有就是可以參考重郵的那本數(shù)字電路，這個(gè)方面也有介紹，另外我的那個(gè)講義上也講到了自己要看明白，和那些人一起商量搞懂這些知識(shí)，另外就是卡諾圖的化簡(jiǎn)方法及注意的原則要注重掌握，以及卡諾圖畫圈的時(shí)候應(yīng)該注意的規(guī)則，把課后習(xí)題相關(guān)內(nèi)容做完，明白即可。還有就是多余項(xiàng)的處理。要根據(jù)情況去化簡(jiǎn)。這個(gè)在設(shè)計(jì)邏輯電路的時(shí)候經(jīng)常用得到，在講義上叫隨意向，記住叫法的不同。還有最大項(xiàng)和最小項(xiàng)之間的關(guān)系，就是最小項(xiàng)的取反，記住 本章是以后學(xué)習(xí)的基礎(chǔ)，因?yàn)樵僭O(shè)計(jì)邏輯電路的時(shí)候都要涉及到

這張有些東西要是你邏輯思維好的話不難，要掌握方法，因?yàn)閹缀鹾竺娴拿康来箢}基本上都要涉及到邏輯函數(shù)的化簡(jiǎn)，所以要重點(diǎn)掌握。否則大題中你的化簡(jiǎn)做錯(cuò)的情況下，電路就全錯(cuò)了，要注意這一點(diǎn)，一般情況下單獨(dú)出題的情況很少，只有簡(jiǎn)答題中有幾個(gè)吧，不過(guò)大體都要涉及到化簡(jiǎn)，03年第八題第五個(gè)，04年第八題的第二個(gè)05年第八題的第二個(gè)。第三個(gè)。

第三章 邏輯門電路

這個(gè)最好根據(jù)講義和題目去看，因?yàn)槲乙矝](méi)有看明白，這一章不算是重點(diǎn)，常考的內(nèi)容我已經(jīng)寫到了講義上。這章有許多題目我也不會(huì)，建議去聽一下優(yōu)酷中的那個(gè)老師講的，是哈工大的老師講的，在搜索中輸入哈工大數(shù)字電路即可出現(xiàn)。下面我把這張重點(diǎn)考得東西寫一下，有些考的我也不是很懂，三極管的原理一定要掌握，分清基極b，集電極c，和發(fā)射極e，還有就是當(dāng)基極和集電極之間的電壓大于0.7V的時(shí)候發(fā)射極和集電極之間是導(dǎo)通的，就是相當(dāng)于短路，如果發(fā)射極接地的話那么集電極就相當(dāng)于接地。一般復(fù)雜的電路都是根據(jù)這個(gè)原理去推斷的，其他的我也不太懂，還有就是開門電平和關(guān)門電平，這個(gè)定義在重郵的那本書上有定義和詳細(xì)的解釋，詳細(xì)的解釋我已經(jīng)寫到了那本將以上了，認(rèn)真看一下吧，開門電阻和關(guān)門電阻的含義，關(guān)門電阻就是當(dāng)電阻小于0.91K歐姆的時(shí)候相當(dāng)于低電平，這個(gè)就是關(guān)門電阻，開門電阻就是當(dāng)電阻大于3.2k歐姆的時(shí)候相當(dāng)于邏輯一，這個(gè)就是開門電阻。另外就是與非門的伏在輸出特性這個(gè)是一年的考題，我當(dāng)時(shí)不知道什么意思，還是重郵的那本書上有這個(gè)講解，那個(gè)講義上也有，也就是當(dāng)與非門的發(fā)射極的電阻高于2k歐姆的時(shí)候則輸出的電壓時(shí)1.4V2008年的第八題的第二個(gè)就是這個(gè)題目和對(duì)應(yīng)講義上的圖的解釋，另外要掌握扇出系數(shù)的概念，就是講義上的，門電路的扇出數(shù)就是在其正常工作的情況下，所能帶同類門電路的最大數(shù)目，還有扇出系數(shù)的計(jì)算方法，下面就是兩類特殊的門，（1）集電極開路門，OC門，這個(gè)掌握的主要是國(guó)標(biāo)的畫法。功能，和特點(diǎn)，我已經(jīng)寫

到講義上了，另外就是上拉電阻的計(jì)算，我沒(méi)有看懂。也沒(méi)有碰到類似計(jì)算的考題，所以建議看不懂的話就別看了，不過(guò)那個(gè)公式要了解，（2）三態(tài)門，三態(tài)門的特點(diǎn)和功能已經(jīng)寫到講義上了，（3）另外就是課本116頁(yè)那個(gè)講了多余端口（空余輸入端）的處理，要記下來(lái)因?yàn)楹孟?/p>

重復(fù)考了幾次，課本上我已經(jīng)用紅線表示出來(lái)了。

2007年第八題第五個(gè)說(shuō)明OC門的特點(diǎn)和應(yīng)用，08年就是與非門輸出特性，05年簡(jiǎn)述三態(tài)門的特點(diǎn)和應(yīng)用，04年第八題第四個(gè)說(shuō)明與非門和或非門空余輸入端的處理方法03年第六個(gè)已輸入低電平為例說(shuō)明TTL門電路為什么會(huì)有扇出限制（我不會(huì)，可以看看優(yōu)酷上的講解把這一章的內(nèi)容搞懂）03年第八題的最后一個(gè)是簡(jiǎn)述OC門的特點(diǎn)和功能用途（07年重復(fù)該題）還有講義上講到的例題。

第四章 組合邏輯電路

4.1組合邏輯電路的分析自己會(huì)分析即可，把課本上的看完，明白其中的道理，以后再分析此類問(wèn)題的時(shí)候按照書上的步驟做即可，4.2 組合邏輯電路的設(shè)計(jì)類似吧，按說(shuō)應(yīng)該是先講完組合邏輯電路中的原件后再講這些，呵呵，再設(shè)計(jì)組合邏輯電路的時(shí)候要按照此章的內(nèi)容的步驟去設(shè)計(jì)即可，4.3競(jìng)爭(zhēng)冒險(xiǎn)，明白競(jìng)爭(zhēng)冒險(xiǎn)的原因，然后掌握消除競(jìng)爭(zhēng)冒險(xiǎn)的方法，要記下來(lái)，可能會(huì)考概念的問(wèn)題，一共有三個(gè)：

（1）發(fā)現(xiàn)并消去互補(bǔ)相乘項(xiàng)。

（2）增加乘積項(xiàng)以避免互補(bǔ)項(xiàng)相加，（3）輸出端并聯(lián)電容器

4.4

（1）編碼器：知道什么叫編碼，編碼的位數(shù)和符號(hào)數(shù)之間的關(guān)系要掌握，2的n次冪要大于N，n為編碼位數(shù)，N為要編碼的符號(hào)數(shù)。掌握42編碼器和83編碼器優(yōu)先編碼器理解即可，不需要記住，另外就是編碼器的擴(kuò)展要看懂，理解并掌握。還有編碼器的真值表還有功能要掌握。

（2）譯碼器，和編碼器正好相反，要掌握24譯碼器和38譯碼器和他們的功能，還有就是使能端的作用，還有要會(huì)怎么兩個(gè)38譯碼器擴(kuò)展到416譯碼器，這個(gè)是很重要的，書中一個(gè)例題是用1個(gè)24譯碼器和4個(gè)38譯碼器組合成一個(gè)532譯碼器，這個(gè)要掌握，看懂，其他的原理類似。還有就是用譯碼器實(shí)現(xiàn)一個(gè)邏輯函數(shù)，就是148頁(yè)的例題。210進(jìn)制譯碼器不需要掌握，還有七段顯示譯碼器也不需要看。然后就到了數(shù)據(jù)分配器，其實(shí)就是一個(gè)譯碼器。看懂?dāng)?shù)據(jù)分配器的原理，并要記住數(shù)據(jù)分配器的應(yīng)用，可能會(huì)考概念的問(wèn)題，（3）數(shù)據(jù)選擇器，掌握數(shù)據(jù)選擇器各個(gè)端口的功能，要理解并會(huì)應(yīng)用156頁(yè)輸出的那個(gè)表達(dá)式4.4.7，明白其中的含義，另外就是掌握數(shù)據(jù)選擇器的幾個(gè)應(yīng)用，第一：擴(kuò)展，兩種擴(kuò)展方式，一個(gè)是位的擴(kuò)展一個(gè)是字的擴(kuò)展，學(xué)了儲(chǔ)存器以后容易理解了。一般字的擴(kuò)展應(yīng)用比較廣泛。考題中比較多。字的擴(kuò)咱就是用兩個(gè)八位的數(shù)據(jù)選擇器擴(kuò)展為16位的數(shù)據(jù)選擇器。第二：就是邏輯函數(shù)產(chǎn)生器，這個(gè)要掌握例題4.4.7，另外就是數(shù)據(jù)選擇器的優(yōu)點(diǎn)是無(wú)需對(duì)函數(shù)進(jìn)行化簡(jiǎn)，第三個(gè)應(yīng)用就是實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。這個(gè)其實(shí)要用到定時(shí)器為實(shí)現(xiàn)其功能。這個(gè)要看看，要明白怎么轉(zhuǎn)化的，以后的考題中可能會(huì)遇到這個(gè)問(wèn)題。

（4）數(shù)據(jù)比較器

掌握一位數(shù)值比較器和兩位數(shù)值比較器的真值表和各個(gè)端口的作用。看看理解數(shù)值比較器的擴(kuò)展，這個(gè)數(shù)值比較器出一般都是很簡(jiǎn)單的，不會(huì)涉及太深的內(nèi)容。兩種擴(kuò)展方式要掌握。理解。

（5）加法器

第一 半加器的定義沒(méi)有考慮低位進(jìn)位的加法運(yùn)算稱為半加。掌握半加器的真值表和表示方法，以及符號(hào)中各個(gè)符號(hào)代表什么，第二：全加器的定義就是能進(jìn)行加數(shù)，被加數(shù)和低位來(lái)的進(jìn)位進(jìn)行相加。要掌握全加器的真值表以及各個(gè)端口代表數(shù)的什么意思，163頁(yè)4位串行進(jìn)位全加器要掌握其中的原理，如果給出四個(gè)一位的，變成四位的就是這樣變。165頁(yè)加法器的擴(kuò)展方式要弄懂，（6）減法器

有一年好像考過(guò)吧，不過(guò)這個(gè)比較難理解，要把167頁(yè)的那個(gè)圖理解了，主要是根據(jù)圖相關(guān)的講解進(jìn)行理解了，好像有過(guò)要設(shè)計(jì)減法電路。要注意這方面。

4.5組合可編程邏輯器件屬于存儲(chǔ)器那一部分的內(nèi)容，（暫時(shí)先省略）

這部分組合邏輯電路的設(shè)計(jì)很重要的一般情況下大概有20分左右的題目是單純的組合邏輯電路的，還有一部分是組合邏輯電路和時(shí)序邏輯電路綜合的，所以這部分掌握好很重要。這部分的例題就不一一列舉了，看講義上的那些題目弄懂。建議把課本上的習(xí)題做一遍，第五章鎖存器和觸發(fā)器

5.2 鎖存器

鎖存器是對(duì)脈沖電平敏感的存儲(chǔ)單元電路，而觸發(fā)器是對(duì)邊沿敏感的電路，可以分為上升沿觸發(fā)和下降沿觸發(fā)。這是鎖存器和觸發(fā)器的區(qū)別，另外就是在講義上根本沒(méi)有鎖存器的概念，只是重點(diǎn)講解了各個(gè)觸發(fā)器的功能。所以這一章根據(jù)歷年考題來(lái)看。SR鎖存器還是看看，為了防止意外考試，然后這一節(jié)重點(diǎn)我都用紅筆畫在書上了，那些就是我感覺(jué)的重點(diǎn)。209頁(yè)消陡電路時(shí)怎么工作的，我記得當(dāng)時(shí)考重郵的那位同學(xué)問(wèn)過(guò)我，最好看看吧，其他的可以跳過(guò)不看。掌握了D鎖存器的特點(diǎn)就行。至于那些傳輸門不用也別了解

5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理

觸發(fā)器的類型根據(jù)將以上看吧，可能會(huì)考簡(jiǎn)答題，書上分為三種，講義上分為四種，以講義為主吧。主從觸發(fā)器中的功能表中有一個(gè)S和R一個(gè)是置0一個(gè)是置1，這個(gè)以后再設(shè)計(jì)電路的時(shí)候可能會(huì)用到這兩個(gè)按鈕的作用。其他的不用看了，5.4觸發(fā)器的邏輯功能（這是重點(diǎn)，好好看看0

(1)首先區(qū)分什么是現(xiàn)態(tài)什么是次態(tài)（225頁(yè)課本中有定義）

（2）掌握D觸發(fā)器，特想表特性方程和狀態(tài)圖都要掌握

（3）JK觸發(fā)器同上

（4）T觸發(fā)器（還有T’觸發(fā)器）

（5）SR觸發(fā)器（這個(gè)不是常考，但是還是要掌握看懂）

（6）各個(gè)觸發(fā)器之間的轉(zhuǎn)化。這個(gè)不僅僅是書上的D觸發(fā)器轉(zhuǎn)化為別的觸發(fā)器，以后做題的過(guò)程中會(huì)用得到，掌握轉(zhuǎn)換的過(guò)程，講義上也特別的寫明了。

這一章主要的內(nèi)容就是掌握各個(gè)觸發(fā)器的功能，并在實(shí)現(xiàn)邏輯功能的時(shí)候用得上。

這一章的習(xí)題就不一一寫了，許多設(shè)計(jì)的題目要自己看懂。這是時(shí)序邏輯電路設(shè)計(jì)的基礎(chǔ)。

第六章 時(shí)序邏輯電路

6.1 明白什么是次態(tài)，什么是現(xiàn)態(tài)。另外理解什么是輸出方程，什么是激勵(lì)方程。，什么是狀態(tài)方程。了解時(shí)序邏輯電路的主要特征。明白什么是異步時(shí)序電路和同步時(shí)序電路。

（2）248頁(yè)的例題要弄懂，三個(gè)邏輯方程組要回列，這個(gè)要做題明白是什么，會(huì)寫狀態(tài)表，畫狀態(tài)圖和時(shí)序圖，這個(gè)一般是分析時(shí)序電路邏輯功能的必要的步驟。

6.2 同步時(shí)序邏輯電路的分析。這一節(jié)要掌握怎么分析同步時(shí)序邏輯電路。多做題去明白。

6.2.1和6.2.2的例題不錯(cuò)，看懂明白，可能會(huì)有問(wèn)題說(shuō)最后判斷電路的邏輯功能這個(gè)剛開始做題時(shí)可能不知道為什么書上會(huì)那么想。等你做很多題目的時(shí)候你就能理解了，多做題對(duì)比答案，增強(qiáng)分析能力。多見見這種題型，一般邏輯功能就那么幾個(gè)。

6.3 同步時(shí)序邏輯電路的設(shè)計(jì)

這個(gè)是重點(diǎn)中的重點(diǎn)，一般將近=一半的分?jǐn)?shù)和答題都在這。一半后面的兩道答題會(huì)設(shè)計(jì)和存儲(chǔ)器有關(guān)或者和組合邏輯電路綜合的題目，同步時(shí)序邏輯電路的設(shè)計(jì)這個(gè)過(guò)程不是很麻煩，但是后面化簡(jiǎn)的時(shí)候要仔細(xì)認(rèn)真，在建立原始狀態(tài)表和狀態(tài)化簡(jiǎn)的時(shí)候這方面一定要仔細(xì)，一半此類題目考的就是你的耐心和細(xì)心，10年倒數(shù)第二道就是一個(gè)同同步時(shí)序邏輯電路的設(shè)計(jì)題，我花了20多分鐘才寫完，那道題25分。

6.3.1 設(shè)計(jì)步驟這個(gè)要仔細(xì)明白每一部的內(nèi)容。重點(diǎn)我已經(jīng)劃到我的書上了。

6.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)舉例。這一屆要重點(diǎn)掌握它的分析方法。以及每一個(gè)步驟這個(gè)東西要多做題自己去明白和體會(huì)其中的道理。另外就是要重點(diǎn)明白什么是具有自啟動(dòng)能力，還有就是狀態(tài)化簡(jiǎn)的哪一方面，有兩種不同的化簡(jiǎn)方法，現(xiàn)在我不太清楚了，但是有一種就是不需要檢查狀態(tài)就是做出來(lái)就具有自啟動(dòng)能力，這個(gè)一定要重點(diǎn)掌握。因?yàn)榭荚嚨臅r(shí)候無(wú)論怎么樣都不要做這方面的檢查，因?yàn)槟阋呀?jīng)寫上了，再改的話很麻煩，所以一定要掌握那種不需要檢查是否具有自啟動(dòng)能力的化簡(jiǎn)方法。還有就是6.3.2例題中那個(gè)JK觸發(fā)器的狀態(tài)確定要參考書上的，但是好像講義上給出了另外一種化簡(jiǎn)方法，要掌握講義上的那個(gè)，因?yàn)槟莻€(gè)就是具有自啟動(dòng)能力的那種。書上的化簡(jiǎn)方法也要掌握，但是做題的時(shí)候盡量多的使用講義上的。另外就是原始狀態(tài)圖化簡(jiǎn)的時(shí)候出了書上的那種方法以外還有就是重郵上的那本上也有的另一種方法，有時(shí)間的話最好參考看一下，沒(méi)時(shí)間的話掌握現(xiàn)在課本上的即可，這個(gè)要靠做題去體會(huì)了。許多問(wèn)題要自己去明白了。這一節(jié)可是重點(diǎn)，要把課本上的題目做了，做多了才能明白。

6.4 異步時(shí)序邏輯電路的分析。這個(gè)要明白什么是異步時(shí)序邏輯電路，另外就是要會(huì)分析，這個(gè)不要求會(huì)設(shè)計(jì)，這一定要自己看明白，雖說(shuō)題目考的不多甚至不考，但是有許多情況下會(huì)考的到，比如異步二進(jìn)制計(jì)數(shù)器的設(shè)計(jì)什么的，很多的，學(xué)會(huì)分析即可。

6.5 若干典型的時(shí)序邏輯集成電路

（1）寄存器，這個(gè)要看看吧，主要看看每個(gè)端口的功能是干什么的，看懂功能表即可，但是好像在我記憶中沒(méi)有考到這方面的設(shè)計(jì)內(nèi)容。

（2）移位寄存器這個(gè)要是重點(diǎn)掌握的。首先掌握單項(xiàng)移位寄存器的特點(diǎn)。和基本原理，還

有多功能寄存器的特點(diǎn)，另外就是雙向寄存器的功能表要重點(diǎn)掌握。還有看看環(huán)形計(jì)數(shù)器的特點(diǎn)

（3）計(jì)數(shù)器，這個(gè)算是每年必考的一個(gè)東西，首先掌握簡(jiǎn)單異步二進(jìn)制計(jì)數(shù)器的特點(diǎn)和基本原理。另外就是掌握二進(jìn)制計(jì)數(shù)器的狀態(tài)表。還有就是74161計(jì)數(shù)器要重點(diǎn)掌握它們的功能。掌握各個(gè)端口放入名稱，這個(gè)你們做歷年真題就明白了，這個(gè)是每年都要涉及到的東西。所以要重點(diǎn)看看，必須掌握。另外就是計(jì)數(shù)器的擴(kuò)展，這個(gè)自己要會(huì)，并且明白怎么擴(kuò)展。非二進(jìn)制計(jì)數(shù)器不需要掌握，看懂即可，沒(méi)時(shí)間可以不看。

用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制的計(jì)數(shù)器這個(gè)296頁(yè)的要看懂，明白，要明白反饋清零法和反饋置數(shù)發(fā)的不同之處。6.5.3和6。5.4的例題 要掌握。后面涉及這方面的題目很多要重點(diǎn)掌握。（4）環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器要明白它們的狀態(tài)有多少，這個(gè)我在講義上寫了，要重點(diǎn)看看。好像有一年的考題涉及到了。

這算是數(shù)電中最重點(diǎn)也是最難的一章了，一般后面的大題都要涉及到設(shè)計(jì)電路，不是組合就是時(shí)序，所以重點(diǎn)的這幾章內(nèi)容要好好掌握，這個(gè)最好要把后面的習(xí)題做一遍，自己好好掌握。不然你看一遍不做題是沒(méi)有感覺(jué)的。看懂不一定代表你會(huì)了或者你會(huì)做題了。

第七章 存儲(chǔ)器和可編程邏輯器件，這個(gè)要看看講義上的東西了，講義上的總結(jié)很好，掌握不同可編程邏輯器件的特點(diǎn)，有的或門固定與門可編程，有的相反，有的都可以編。另外就是還要掌握用可編程邏輯器件設(shè)計(jì)電路，或者實(shí)現(xiàn)一個(gè)邏輯表達(dá)式，這個(gè)在組合邏輯電路第五章最后的內(nèi)同要涉及到，那節(jié)自己看看，這一章不算是很重點(diǎn)，但是他會(huì)考察一些概念的問(wèn)題，有些問(wèn)題我也不明白。比如08年第四題的第四個(gè)，04年EPLD和FPGA的特點(diǎn)。這些問(wèn)題都很難的，這個(gè)靠自己去總結(jié)。

7.1.1 明白R(shí)OM的組成。333頁(yè)上面明白什么是數(shù)據(jù)線和地址線，什么是字長(zhǎng)即可，其他的不用看，7.2.4存儲(chǔ)量擴(kuò)展，這個(gè)算是這張比較重點(diǎn)了，因?yàn)楹竺嬗械拇痤}就是要么擴(kuò)展字?jǐn)?shù)，要么擴(kuò)展位數(shù)，分值也很大吧。

7.3.2 CPLD的特點(diǎn)看看

7.3.3FPGA的特點(diǎn)也要看看

這章也就是這么多了，另外就是講義上的東西要看看，還有就是那個(gè)優(yōu)酷上的視頻，這章建議有些東西參考老師講可能會(huì)更明白吧，第八章就是脈沖波形的變化與產(chǎn)生

說(shuō)實(shí)話這章以前我看了看只是考了一些概念性的問(wèn)題，比如單穩(wěn)態(tài)觸發(fā)器有幾個(gè)狀態(tài)，單穩(wěn)態(tài)觸發(fā)器的分類等等吧，不過(guò)10年的考題中有一道是設(shè)計(jì)一個(gè)脈沖波，好像應(yīng)該用到這個(gè)章的內(nèi)容，這章在大綱上沒(méi)有要求但是為什么會(huì)考到我也不清楚，不過(guò)當(dāng)時(shí)我們考重郵的那些同學(xué)他們是把這一張作為重點(diǎn)，我的建議是大家還是看看吧，我也說(shuō)不清楚該怎么辦。畢竟我已經(jīng)考上了，我感覺(jué)即使看也要有重點(diǎn)的看看電路設(shè)計(jì)的哪一方面吧，關(guān)于什么參數(shù)計(jì)算的應(yīng)該考不到，而且我的建議是參考一下別人的數(shù)電的教材吧，畢竟我考試的時(shí)候還沒(méi)有看到關(guān)于555定時(shí)器的應(yīng)用。

第九章 數(shù)模模數(shù)轉(zhuǎn)換

9.1DA轉(zhuǎn)換這個(gè)看看講義把，對(duì)比課本看。因?yàn)椴煌霓D(zhuǎn)換方式可能叫法不同，這一章占得分值不多，可能會(huì)考一些概念的問(wèn)題，大家可以參考每年的真意出題的重點(diǎn)復(fù)習(xí)。

DA轉(zhuǎn)換器的分類另外就是轉(zhuǎn)換器的一些參數(shù)的比如電流或者電壓的計(jì)算方法大家要掌握。還有就是他們的優(yōu)缺點(diǎn)。也要掌握。

轉(zhuǎn)換器的技術(shù)指標(biāo)就是分辨率的計(jì)算應(yīng)該算是考的，要掌握，課本上和講義上的計(jì)算好像不一樣要參考講義上和他說(shuō)的那本參考書上的內(nèi)容。

9.2 AD轉(zhuǎn)換器的一般過(guò)程掌握名字即可。量化的方法課本上和講義上不太一樣。還是要把課本上先掌握在理解將以上的東西，10年好像沒(méi)有涉及到大題是關(guān)于這章的。量化的方法要掌握。并行轉(zhuǎn)換的優(yōu)缺點(diǎn)要掌握，另外就是用的幾個(gè)比較器，448頁(yè)我用紅筆寫了，要仔細(xì)看看。并且要掌握并行轉(zhuǎn)換的優(yōu)缺點(diǎn)。449頁(yè)上面我用紅筆畫了

逐次比較型的要掌握怎么比較的，這個(gè)好像后面有題，并且寫出轉(zhuǎn)換后的編碼，這個(gè)要看懂。理解掌握。

雙積分的我把各個(gè)參數(shù)的計(jì)算方法看了看，并理解掌握了。不過(guò)好像考的題目不會(huì)過(guò)多涉及到，而且也比較難理解，我的建議是打擊有時(shí)間的話看看，沒(méi)有的話就了解幾個(gè)參數(shù)的計(jì)算方法死記下來(lái)也可以，雖說(shuō)沒(méi)有考過(guò)，但是不一定以后不考。

AD轉(zhuǎn)換的精度也要會(huì)計(jì)算。

這一章考點(diǎn)不算多，但是唯一比較難的是就是可能以前學(xué)的簡(jiǎn)單，學(xué)起來(lái)還有點(diǎn)費(fèi)勁。數(shù)字電路的重點(diǎn)不算是很多而且學(xué)起來(lái)相對(duì)信號(hào)容易，因?yàn)樾盘?hào)需要計(jì)算和理解記憶的東西太多了，我給大家的建議就是要在不同時(shí)候參考不同的參考書，還有要和別的學(xué)校考數(shù)字電路的人多商量題目，這樣對(duì)提高你的水平大有幫助，還有就是要多和考同一學(xué)校的資料要分享并且相互商量一些問(wèn)題，這對(duì)提高你們自身競(jìng)爭(zhēng)力有很大幫助。

第四篇：數(shù)字邏輯教學(xué)大綱

數(shù)字邏輯教學(xué)大綱

課程主任：執(zhí)筆人： 呂強(qiáng)開課單位：信息工程學(xué)院編寫日期： 2008-2課程編碼：課程中文名稱: 數(shù)字邏輯課程英文名稱: Digital Logic

課程類別：專業(yè)基礎(chǔ)課

開課對(duì)象： 軟件工程專業(yè)本科 開課學(xué)期： 第4學(xué)期 學(xué)分：3 ；總學(xué)時(shí)： 48；理論課學(xué)時(shí)：48

先修課程： 電路基礎(chǔ)、模擬電子技術(shù)

基本教材：《現(xiàn)代數(shù)字邏輯》作者：馬義忠 常蓬彬 關(guān)少穎編著 蘭州大學(xué)出版社 200

2參 考 書：

【1】數(shù)字邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ) 劉真,蔡懿慈,畢才術(shù)

【2】數(shù)字系統(tǒng)邏輯設(shè)計(jì)曲兆瑞山東大學(xué)出版社

一、課程的性質(zhì)、目的和任務(wù)

《數(shù)字邏輯》是軟件工程專業(yè)的專業(yè)基礎(chǔ)課之一，是該專業(yè)本科生必修的主干課程。數(shù)字邏輯課程闡明了數(shù)字邏輯電路的基本概念和分析設(shè)計(jì)方法，以門電路構(gòu)成的邏輯電路的“經(jīng)典方法”作為基本技能訓(xùn)練，提高以全加器、譯碼器、數(shù)據(jù)選擇器、計(jì)數(shù)器、寄存器以及存儲(chǔ) 器等較復(fù)雜的邏輯器件來(lái)構(gòu)成更復(fù)雜的邏輯電路的分析與設(shè)計(jì)的能力。

二、課程的基本要求

本課程注重理論與實(shí)踐相結(jié)合。在教學(xué)方法上，采用課堂講授、課堂討論、課后自學(xué)、上習(xí)題課等教學(xué)形式。要求學(xué)生熟悉數(shù)制、碼制和邏輯代數(shù)，能以邏輯代數(shù)為工具，掌握對(duì)各類組合電路、同步時(shí)序電路、異步時(shí)序電路的基本邏輯單元分析和設(shè)計(jì)，了解存儲(chǔ)器和可編程邏輯器件的性能和特點(diǎn)。

三、課程的基本內(nèi)容及學(xué)時(shí)分配

第一章 數(shù)制和碼制（學(xué)時(shí)數(shù)：2）

1． 數(shù)制

十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制和任意進(jìn)制數(shù)制

2． 數(shù)制轉(zhuǎn)換

二進(jìn)制和八進(jìn)制、二進(jìn)制和十六進(jìn)制、二進(jìn)制和十進(jìn)制。

3． 編碼

原碼、反碼、補(bǔ)碼、BCD碼和字符代碼。

教學(xué)要求

掌握數(shù)制，數(shù)制之間的轉(zhuǎn)換，碼制和編碼

第二章 邏輯代數(shù)基礎(chǔ)（學(xué)時(shí)數(shù)：6）

1． 邏輯代數(shù)基本概念

2． 邏輯代數(shù)基本定律

3． 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式和卡諾圖

4． 邏輯函數(shù)的化簡(jiǎn)

教學(xué)要求

掌握邏輯代數(shù)基本定律和基本運(yùn)算規(guī)律，邏輯函數(shù)的各種表達(dá)式，利用邏輯代數(shù)和卡諾圖對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)。

第三章 TTL集成門電路（學(xué)時(shí)數(shù)：6）

1． TTL與非門

2． TTL集電極開路與非門

3． 三態(tài)輸出與非門

4． 其他類型的TTL門電路

教學(xué)要求

了解TTL門電路的電路結(jié)構(gòu)、工作原理和外部特性，掌握門電路的邏輯功能和外部特性。

第四章 組合邏輯電路（學(xué)時(shí)數(shù)：9）

1． 組合邏輯電路的分析方法

編碼器、譯碼器數(shù)據(jù)選擇器和分配器、奇偶檢測(cè)電路、比較器、加法器。

教學(xué)要求

掌握組合邏輯電路的分析方法。

第五章 集成觸發(fā)器（學(xué)時(shí)數(shù)：6）

1． 基本R-S觸發(fā)器

2． 電位觸發(fā)的觸發(fā)器

3． 主從觸發(fā)器

4． 邊沿觸發(fā)器

教學(xué)要求

掌握觸發(fā)器的基本類型及狀態(tài)描寫，觸發(fā)器的簡(jiǎn)單應(yīng)用。

第六章 同步時(shí)序電路（學(xué)時(shí)數(shù)：6）

1． 時(shí)序電路的機(jī)構(gòu)與描述

2． 同步時(shí)序電路的分析方法

3． 同步時(shí)序電路的設(shè)計(jì)方法

教學(xué)要求

掌握同步時(shí)序電路的分析和設(shè)計(jì)方法。

第七章 異步時(shí)序電路（學(xué)時(shí)數(shù)：6）

1． 脈沖異步時(shí)序電路的分析

2． 脈沖異步時(shí)序電路的設(shè)計(jì)

教學(xué)要求

掌握脈沖異步時(shí)序電路的特點(diǎn)和分析方法。

第八章 存儲(chǔ)器和可編程邏輯器件，VHDL語(yǔ)言描述數(shù)字系統(tǒng)簡(jiǎn)介（學(xué)時(shí)數(shù)：7）

1． MOS門電路

2． 存儲(chǔ)器

ROM、RAM

3.可編程邏輯器件

PLD、PAL、GAL

教學(xué)要求

掌握可編程邏輯器件的結(jié)構(gòu)和編程過(guò)程。

3．VHDL語(yǔ)言描述數(shù)字系統(tǒng)簡(jiǎn)介

四、課內(nèi)實(shí)驗(yàn)安排

見實(shí)驗(yàn)大綱

五、習(xí)題及課外教學(xué)要求

習(xí)題課以例題分析為主，并適當(dāng)安排開闊思路及綜合性的練習(xí)及討論。學(xué)時(shí)已包括在前述理論教學(xué)課時(shí)分配中。每次課堂授課都要有相應(yīng)的課外作業(yè),其內(nèi)容據(jù)上課內(nèi)容而定,主要是目的是鞏固課堂內(nèi)容,加深對(duì)所學(xué)東西的理解。

六、考核方式及成績(jī)?cè)u(píng)定

課外作業(yè)，平時(shí)測(cè)驗(yàn)占30%；期末閉卷考試占70%。

第五篇：數(shù)字邏輯

數(shù)字邏輯復(fù)習(xí)

一．選擇題

1．將邏輯表達(dá)式“ ”化簡(jiǎn)為邏輯表達(dá)式“A”，需使用公式化簡(jiǎn)法中的（）。

A、并項(xiàng)法B、吸收法C、消去法D、配項(xiàng)消去法

2．邏輯代數(shù)中的三種最基本的邏輯運(yùn)算是（）。

A、與、與非、或非B、與、與或非、異或

C、與、或、非D、與非、與或非、異或

3． 的相鄰最小項(xiàng)的是（）。

A、B、C、D、4．在何種輸入情況下，“或非”的運(yùn)算結(jié)果不是“0”，（）。

A、全部輸入為“1”B、任一輸入為“1”

C、全部輸入為“0”D、任一輸入為“1”，其他輸入為“0”

5．在下列邏輯電路中，不是組合電路的有().A、譯碼器B、編碼器C、全加器D、寄存器

6．要使3：8線譯碼器(74LS138)能正常工作，使能控制端G1、G2A#、G2B#的電平信號(hào)應(yīng)是()。

A、100B、111C、011D、000

7．七段數(shù)碼顯示管中，共陰極電路的所有發(fā)光二極管輸出端均是()

A、邏輯1B、邏輯0C、高阻態(tài)D、接地

8．一個(gè)32路的數(shù)據(jù)選擇器，最合適的地址輸入端的是（）

A、4B、7C、8D、5

9．組成一位的十進(jìn)制計(jì)數(shù)器，至少需要（）個(gè)觸發(fā)器。

A、4B、3C、6D、5

10．計(jì)數(shù)器的模是()

A、觸發(fā)器的數(shù)量B、序列中實(shí)際狀態(tài)數(shù)C、每秒循環(huán)次數(shù)D、可能的最大狀態(tài)數(shù)

11.移位寄存器由()組成A、鎖存器B、觸發(fā)器C、一個(gè)字節(jié)存儲(chǔ)器D、4位存儲(chǔ)器

12．移位寄存器不能實(shí)現(xiàn)的功能是（）

A、實(shí)現(xiàn)信號(hào)的并行到串行的轉(zhuǎn)換B、實(shí)現(xiàn)信號(hào)的串行到并行的轉(zhuǎn)換

C、對(duì)時(shí)鐘信號(hào)進(jìn)行分頻D、對(duì)輸入信號(hào)進(jìn)行編碼

15．對(duì)于J－K觸發(fā)器，當(dāng)J＝0、K＝0，則CP脈沖作用后，觸發(fā)器的次態(tài)是（）。

A、B、C、A或BD、16．使用256X1位ROM芯片組成1024X8位存儲(chǔ)器，需要ROM芯片()片。

A、10B、32C、16D、64

17．用PLD開發(fā)軟件輸入邏輯設(shè)計(jì)的兩種方式是()。

A、文本和數(shù)字B、文本和原理圖C、原理圖和代碼D、編譯和排序

18．VHDL屬于()。

A、可編程邏輯B、硬件描述語(yǔ)言C、可編程陣列D、邏輯數(shù)學(xué)算

法

二．理解基本內(nèi)容（看每章后的小結(jié)）

1．?dāng)?shù)字電路常用的描述工具有哪些？

2．在邏輯函數(shù)中，基本的邏輯運(yùn)算有哪些？可以組合哪些運(yùn)算？

？列舉你曾學(xué)過(guò)的組合電路。

4．什么是譯碼器？它是如何工作的？七段譯碼器如何工作？

5．時(shí)序電路的特點(diǎn)是什么？結(jié)構(gòu)怎樣？

6．典型的觸發(fā)器JK、D的方程是什么？它的工作狀態(tài)有哪些？狀態(tài)是如何變化的？

7．計(jì)數(shù)器的模的概念及如何計(jì)算的？X次分頻如何產(chǎn)生相應(yīng)的模？其頻率怎么設(shè)置？

8。SRAM、DRAM的存儲(chǔ)機(jī)理是什么？

9．存儲(chǔ)邏輯是什么的產(chǎn)物？FLASH的特性怎樣？

10．PLD、FPGA、ISP、VHDL涵義

三．公式法、卡諾圖化簡(jiǎn)以及相關(guān)證明

看作業(yè)

四．分析設(shè)計(jì)

1．組合電路

三人表決器、路燈控制、電影院門口大人、小孩進(jìn)入的自動(dòng)檢測(cè)等

2．時(shí)序電路

作業(yè)

3．VHDL的簡(jiǎn)單語(yǔ)法表達(dá)

數(shù)字邏輯復(fù)習(xí)綱要

第一章 邏輯代數(shù)

一、基本概念(P30)

1.邏輯函數(shù)的描述方式及常用工具；

2.邏輯代數(shù)三種基本邏輯運(yùn)算(與、或、非).二、公式、卡諾圖的化簡(jiǎn)方法

1.最小項(xiàng)，相鄰最小項(xiàng)

2.公式(P16—P17)

3.卡諾圖(結(jié)構(gòu)、化簡(jiǎn)方法)

三、本章作業(yè)

第二章 組合邏輯

一、組合邏輯的組成與特征

二、組合電路的構(gòu)件

1.列出相關(guān)電路

2.譯碼器

74LS138工作時(shí),功能：每輸入一組不同的代碼，只有一個(gè)輸出有效.3.七段數(shù)碼顯示器

SM 4205共陰陰極接地

4.數(shù)據(jù)選擇器

例：32選1----5根控制線(選擇控制信號(hào))

三、本章作業(yè)

第三章 時(shí)序邏輯

一、時(shí)序電路的組成、功能、特點(diǎn)

觸發(fā)器(F/F)，鎖存器

二、觸發(fā)器(F/F)特點(diǎn)

有兩個(gè)穩(wěn)態(tài)，計(jì)數(shù)器的模觸發(fā)器(F/F)的個(gè)數(shù).三、移位寄存器

功能：串并轉(zhuǎn)換、分頻

四、S-K觸發(fā)器，D觸發(fā)器的方程

五、序列檢測(cè)

六、本章作業(yè)

第四章 存儲(chǔ)邏輯

一、存儲(chǔ)邏輯的組成二、SRAM和DRAM的存儲(chǔ)機(jī)理

Flash閃存

RAM、ROM芯片實(shí)例分析

例：1024×8位ROM芯片：

數(shù)據(jù)線8位

地址線10位（）

控制線2位（1位讀寫線、1位片選線）

四、有關(guān)名詞

例：PLD（Programmable Logic Device可編程器件）

FPGA（Field－Programmable Gate Array 現(xiàn)場(chǎng)可編程門陣列）ISP（In-system Programming 在系統(tǒng)編程）