第一篇：《數字電子線路》課程教案9

第四章 組合邏輯電路

? 本次重點內容：

1、組合電路的分析與設計方法。

2、邏輯函數的變換。? 教學過程

一、概述

組合邏輯電路：在任何時刻的輸出狀態只取決于這一時刻的輸入狀態，而與電路的原來狀態無關的電路。

生活中組合電路的實例（電子密碼鎖，銀行取款機等）電路結構：由邏輯門電路組成。

電路特點：沒有記憶單元，沒有從輸出反饋到輸入的回路。說明：本節討論的是SSI電路的分析和設計方法。

二、組合邏輯電路的分析方法

提問：1.描述組合邏輯電路邏輯功能的方法主要有？（邏輯表達式、真值表、卡諾圖和邏輯圖等。）2.各種表示法之間的相互轉換？

組合邏輯電路的分析與設計相當于是各種表示法之間的相互轉換。基本分析方法

分析：給定邏輯電路，求邏輯功能。步驟：

1．給定邏輯電路→輸出邏輯函數式

一般從輸入端向輸出端逐級寫出各個門輸出對其輸入的邏輯表達式，從而寫出整個邏輯電路的輸出對輸入變量的邏輯函數式。必要時，可進行化簡，求出最簡輸出邏輯函數式。2．列真值表

將輸入變量的狀態以自然二進制數順序的各種取值組合代入輸出邏輯函數式，求出相應的輸出狀態，并填入表中，即得真值表。3．分析邏輯功能

通常通過分析真值表的特點來說明電路的邏輯功能。

二、分析舉例

[例3.1] 分析圖3.1所示邏輯電路的功能。解：分析步驟

輸出邏輯函數表達式（逐級寫，并且變成便于寫真值表的形式）

（2）列真值表。將A、B、C各種取值組合代入式中，可列出真值表。

（3）邏輯功能分析。

由真值表可看出：在輸入A、B、C三個變量中，有奇數個1時，輸出Y為1，否則Y為0，因此，圖6.2.1所示電路為三位判奇電路，又稱為奇校驗電路。

［例3.2］分析圖3.2所示電路的邏輯功能，并指出該電路設計是否合理。

解：分析步驟

（l）輸出邏輯函數表達式

（2）真值表。

（3）邏輯功能分析。由表3.2可看出，圖3.2所示電路的A、B、C三個輸入中有偶數個1時，輸出Y為1，否則Y為0。因此，圖6.2.2所示電路為三位判偶電路，又稱偶校驗電路。

（4）改進：這個電路使用門的數量太多，設計并不合理，可用較少的門電路來實現。變換表達式

可用異或門和同或門實現，電路如圖3.3所示。歸納總結：1 各步驟間不一定每步都要，如： 省略化簡（本已經成為最簡）

由表達式直接概述功能，不一定列真值表。不是每個電路均可用簡煉的文字來描述其功能。如Y=AB+CD

三、組合邏輯電路的設計方法

一、基本設計方法

設計：設計要求→邏輯圖。步驟（與分析相反）: 1．分析設計要求→列真值表

根據題意設輸入變量和輸出函數并邏輯賦值，確定它們相互間的關系，然后將輸入變量以自然二進制數順序的各種取值組合排列，列出真值表。2．根據真值表→寫出輸出邏輯函數表達式 3．對輸出邏輯函數進行化簡 代數法或卡諾圖法

4．根據最簡輸出邏輯函數式→畫邏輯圖。

最簡與一或表達式、與非表達式、或非表達式、與或非表達式、其它表達式

二、設計舉例

1．單輸出組合邏輯電路的設計

［例3.3］ 設計一個A、B、C三人表決電路。當表決某個提案時，多數人同意，提案通過，同時A具有否決權。用與非門實現。解：設計步驟（1）真值表

設A、B、C三個人，表決同意用1表示，不同意時用0表示； Y為表決結果，提案通過用1表示，通不過用0表示，同時還應考慮A具有否決權。

（3）畫邏輯圖，如圖3.5所示 2．多輸出組合邏輯電路的設計

［例3.4］ 設計一個將余3碼變換為8421BCD碼的組合邏輯電路。解：設計步驟（1）真值表

輸入：余3碼，用A3、A2、A1 和A0 表示，輸出：8421BCD碼，用Y3、Y2、Y1 和Y0 表示。余3碼有六個狀態不用，不會出現，作任意項處理。（2）卡諾圖化簡。見教材中圖

應畫四張卡諾圖分別求出Y3、Y2、Y1 和Y0 的最簡輸出邏輯函數。含有最小項的方格填1，沒有最小項的方格填0，任意項的方格填×。由卡諾圖可寫出 Y0、Y1、Y2 和Y3 的最簡邏輯函數

（3）畫邏輯圖。

將余3碼變換為8421BCD碼的真值表

第二篇：《數字電子線路》課程教案6

3.3 TTL反相器的輸入輸出特性

? 本次重點內容： TTL反相器的電壓傳輸特性 ? 教學過程

一.工作原理

TTL反相器的電路如圖1所示，當輸入端為高電平時，的BE結都不導通，而BE結相當于一個正向導通的二極管，給 提供基極電流，使 導通，進而 導通，和 截止，輸出低電平。~ 各極電位如下表所示。

圖2-1 TTL反相器的電路圖

當輸入端為低電平（0.3V）時，中的BE結導通，的基極電位為 V+0.7V=1V，它不能使 的BC結和 的BE結正向導通，因此 和 截止, 和 導通，輸出高電平。~ 各極電位如下表所示。

根據表1和表2可列出該電路輸入、輸出電平關系，因此它是一個非門。

二、TTL反相器的外特性及主要電器參數

了解門電路的外特性，進而理解電路的主要電氣參數是正確使用數字集成電路的基礎。現仍以TTL反相器為例來討論門電路的各種外特性以及有關的電氣參數。

1.電壓傳輸特性

電壓傳輸特性描述了輸出電壓與輸入電壓的函數關系，即。對于圖2-1所示的典型反相器，其電壓傳輸性如圖2-2所示，其中 是加在多射極晶體管 某個發射極的輸入電壓，是輸入電壓。

圖2-2 TTL反相器的電壓傳輸特性 電壓傳輸特性分為以下幾部分： ① 段（截止區）當 ＜0.6V時，、截止,輸出高電平。

② 段（線性區）當0.6V≤ ＜1.3V時，此時 導通，隨 升高而下降，經過、兩級射隨器使 下降。仍截止。

③ 段（轉折區）當 ≥1.3V時，隨著輸入電壓略微升高，輸出電壓急劇下降。這是由于此時 開始導通，尚未飽和，、、和 均處于放大狀態，故 稍有提高，均可使 很快下降。所以 的斜率比 段要大的多。通常把電壓傳輸特性曲線上轉折區中點所對應的輸入電壓稱為門檻電壓（或閾值電壓），以 表示。對于典型的TTL反相器，=1.3~1.4V，可以粗略地認為，當 ＜ 時，反相器將截止，輸出高電平。

④ de段（轉折區）當 ≥1.4V時，2.1V，此時 和 飽和，截止，輸出低電平，=3V，且輸出電平基本不隨 的增大而變化。

由電壓傳輸特性可得反相器的幾個重要參數：輸出的高電平，輸出低電平、關門電平、開門電平、下限抗干擾電壓容限、上限抗干電壓擾容限 等。

① 和

電壓傳輸特性曲線截止區所對應的輸出電壓為，飽和區所對應的輸出電壓為。

② 和 和 是兩個很重要的參數。首先引入額定高電平和額定低電平的概念。由于各器件的 和 總存在差異（離散性），通常要規定一個額定值。TTL反相器的額定高電平為3V，額定低電平為0.35V。任何一個實際的反相器只要 ≥3V，≤0.35V，它的這兩個參數就是合格的。開門電平是指輸出電平達到額定低電平（0.35V）時，所允許的輸入高電平的最小值。通常認為，只有當 ≥ 時，輸出才是低電平； ＜ 時，輸出將不是低電平。在特性曲線上，是輸出電壓為0.35V時所對應的輸入電壓。的典型值為1.4V，一般要求小于1.8V。

關門電平是在保證輸出電壓為額定高電平的90%（即2.7V）時，所允許的輸入低電平的最大值。通常認為，只有，輸出才是高電平，否則將不是高電平。的典型值為1.0V，一般要求大于0.8V。

③ 抗干擾能力 和

一般用噪聲容限的數值來表明電路的抗干擾能力。在輸入為低電平時，輸出應為高電平，如果這時輸入端引入了一個正向干擾，當它疊加到輸入低電平上，使總和超過 時，就不能保證輸出為高電平。輸入為低電平時，在保證輸出仍為高電平的條件下，所允許的最大正向干擾幅度即為該電路的底電平噪聲容限（下限抗干擾電壓容限）以 表示。顯然有 其中 為輸入低電平的上限。

同理，當輸入為高電平的下限值 時，在保證輸出為低電平的前提下，輸入端所允許的最大負向干擾幅度即為該電路的高電平噪聲容限（上限抗干擾電壓容限），以 表示，從而。

2.輸入特性

TTL反相器的輸入特性是指輸入電流 與輸入電壓 間的函數關系

。假定電流 由信號源流入 的發射極時方向為正，反之為負。典型TTL反相器的輸入特性如下圖所示。

圖2-3 TTL反相器的輸入特性

由輸入特性可得參數： ① 輸入短路電流 當 時，對應特性曲線上的Ｍ點，該電流稱為輸入短路電流，記作。若該門的輸入端由前級TTL驅動，這個電流將是前級門的灌電流負載之一，它將流入前級門的 管。

② 反向漏電流

當 時，流入 管，且，該電流稱為反向漏電流，記作。它是輸入端為高電平時從該輸入端流入 的電流，由前級門的輸出級供給。

必須注意的是，當 Ｖ時，管的CE結將會被擊穿，使 猛增。另外，當 ≤-1V時，的BE結也可能被燒壞。這兩種情況下，都會使反相器損壞。因此在使用時，尤其在混合使用電源電壓不同的集成電路時，應采取相應措施，將輸入電平鉗制在安全工作區域內。

3.輸入負載特性

稱為輸入負載特性，其中 是外接于反相器輸入端（即 發射極）的電阻，是由 基極電流流過 時產生的壓降，它不是外加電壓。TTL反相器輸入負載特性及測試方法如圖2-18所示。

圖2-4 TTL反相器的的輸入負載特性

2-18左圖可以看出，當 增加時 也增高。當 由時，此時反相器輸入電平為關門電平，將此時的 記作（關門電阻）。由此，可以粗略地認為，當 時，輸入電平為低電平，反相器截止，輸出高電平；當 時，將因輸入電平高于 而使輸出電平降低。愈大，輸出電平將愈低，直至。因此，當TTL電路的輸入端開路時，認為該輸入端接邏輯高電平。通常，TTL電路的多余輸入端一般不宜開路，以免引入干擾信號。對多余輸入端有三種處理方法：與信號端并接使用；對于要求保持高電平的多余端經一個 的電阻接電源正極；對于要求保持低電平的多余端接地。

圖2-6 TTL反相器的低電平輸出特性 圖2-7 TTL反相器的高電平輸出特性 4.輸出特性

TTL反相器的輸出特性反映了輸出電壓 與輸出電流 的關系，如圖2-

6、2-7。圖中的電流方向是拉電流為負，灌電流為正。由典型的TTL反相器可知，在輸出 為低電平時，隨著灌入 的負載電流的增大，的飽和程度將減輕，從而 將略有增大，如圖2-19中的CA段所示。此時的輸出等效電路如圖2-20（a）所示，輸出阻抗。當灌入電流達到（約為40mA）后，可能脫離飽和進入放大狀態，將增大很多。此時，理應為邏輯0的低電平可能會被抬高到同代表邏輯1的高電平差不多大小，從而引起邏輯上的失效。所以不允許反相器工作在AB段。

圖2-8 TTL反相器的的等效輸出電路

當反相器截止時，輸出為高電平，此時負載電流為拉式電流，輸出阻抗

。等效電路如圖2-20（b）所示。顯然拉電流增大時，將壓下降，當

= 時輸出電平為。通常不允許 ＞。5.扇出系數

輸入特性和輸出特性反映了驅動門與負載門之間的相互影響，當門電路級聯使用時，必須注意這個問題。通常用扇出系數 來描述門電路驅動同類電路的個數。

由于 ＜＜，故通常有 ＞，即把反相器輸出低電平時的管電流負載能力當作反相器的扇出系數。

6.空載功耗

當輸出端空載，反相器輸出低電平時，電路的功耗稱為空載導通功耗，其測試電路如圖2-21（a）所示。，為空載導通時的電源電流。

當輸出端空載，反相器輸出高電平時，電路的功耗稱為空載截止功耗，其測試電路如圖2-21（b）所示。，為空載截止時的電源電流。

圖2-9 TTL反相器的TTL反相器空載功耗

由于

比 大，因此一般用 表示門電路的功耗。7.平均傳輸延遲時間

在實際邏輯電路中，一級門的輸出往往就是下級門的輸入。由于晶體管的接通時間 和關閉時間 均不為0，也就是說它們的導通、截止過程都需要一定的時間，所以當TTL反相器的輸入信號發生變化時，它的輸出不能立即變化，而存在一定的延遲時間，如圖2-22所示。圖中，輸出波形下降沿的50%處（點）與輸入波形上沿的50%處（A電）的時間間隔稱為導通延遲時間 輸出波形上升沿的50%處（點）與輸入波形下沿的50%處（B點）的時間間隔稱為截止延遲時間。與 的平均值稱為平均傳輸延遲時間（簡稱傳輸延遲），即

它是衡量門電路開關速度的一個重要指標。典型TTL反相器的 約為10ns。

圖2-10 TTL反相器的TTL反相器平均傳輸延遲時間

第三篇：《數字電子線路》課程教案5

? 本次重點內容：

1、二極管門電路的工作原理。

2、門電路的延遲時間。? 教學過程

第3章 邏輯門電路

3.1 概述

門電路——用以實現各種基本邏輯關系的電子電路

正邏輯——用1表示高電平、用0表示低電平的情況； 負邏輯——用0表示高電平、用1表示低電子的情況。（此處用數字電路網絡課程或PowerPoint）

二、動態開關特性（PowerPoint）

在高速開關電路中，需要了解二極管導通與截止間的快速轉換過程。

當輸入電壓UI 由正值UF 躍變為負值UR 的瞬間，VD 并不能立刻截止，而是在外加反向電壓 UR作用下，產生了很大的反向電流IR，這時 iD＝ IR≈-UR／R，經一段時間 trr后二極管VD 才進人截止狀態，如圖3.2.3(c)所示。通常將trr 稱作反向恢復時間。

產生 trr的主要原因是由于二極管在正向導通時，P區的多數載流子空穴大量流入N區，N區的多數載流子電子大量流入P區，在P區和N區中分別存儲了大量的電子和空穴，統稱為存儲電荷。當UI 由UF 躍變為負值 UR時，上述存儲電荷不會立刻消失，在反向電壓的作用下形成了較大的反向電流 IR，隨著存儲電荷的不斷消散，反向電流 也隨之減少，最終二極管VD 轉為截止。當二極管VD 由截止轉為導通時，在P區和N區中積累電荷所需的時間遠比trr 小得多，故可以忽略。

3.2.2 三極管的開關特性

一、靜態開關特性及開關等效電路

3.2.3 二極管門電路 一、二極管與門電路 二、二極管或門電路

表3.2.3 或門輸入和輸出的邏輯電平表

表3.2.5 非門的真值表

表3.2.4 或門的真值

二、或非門電路 列出其真值表

第四篇：《數字電子線路》課程教案4

2.6 邏輯函數與邏輯圖

? 本次重點內容：

1、用與非門實現邏輯函數

2、用或非門實現函數。

3、工程最簡與數學最簡。

? 教學過程

1、用與非門實現函數

例：用與非門實現函數 Y?AB?BCU?A

。Y?AB?BC?AB?BC74F04U?A74LS00U?A74LS00Y?AB?BCU?AS0074L。A

＆1AB＆BCBY＆BC。用與非門實現函數的一般方法

⑴、將函數化為最簡與或式。

。⑵、對最簡與或式兩次求非，變換為最簡與非-與非式。

2、用或非門實現函數

Y?（A?B）（A?C）（B?C）Y?（A?B）（A?C）（B?C）

Y?（A?B）（A?C）（B?C）

用或非門實現函數的一般方法 ⑴、將函數的非函數化為最簡與或式。

⑵、對最簡與或式求非（用摩根定理），求得函數的最簡或與式.⑶、對最簡或與式兩次求非，變換為最簡或非-或非式。

3、用與-或-非門實現函數 用與-或-非門實現函數的一般方法 ⑴、將函數非函數化為最簡與或式。

⑵、對最簡與或式求非，得到其原函數的最簡與-或-非式，即可用與-或-非門實現之。

4、本章小結

（1）幾種常用的數制：二進制、八進制、十六進制和十進制以及相互間的轉換（2）碼制部分：自然二進制碼、格雷碼、和常用的BCD碼（3）分析和設計邏輯電路的重要數學工具：邏輯代數（布爾代數）（4）邏輯問題的描述可用真值表、函數式、邏輯圖、卡諾圖和時序圖

5、幾個典型例題

第五篇：《數字電子線路》課程教案1

? 本次重點內容：

1、數制轉換

2、BCD碼。

3、邏輯函數的表示方法 ? 教學過程

第1章 邏輯代數基礎 1.1 概述

1.1.1 數字信號和數字電路。

1、數字信號與模似信號

模擬信號 — 幅度隨時間連續變化

數字信號 — 斷續變化（離散變化），時間上和幅值上均離散化，多采用0、1二種數值組成。

模擬信號，脈沖信號，數字信號如圖所示。

模擬信號

脈沖信號

數字信號

2、模擬電路與數字電路

模擬電路 — 傳輸或處理模擬信號的電路，如：電壓、功率放大等；

數字電路 — 處理、傳輸、存儲、控制、加工、算運算、邏輯運算、數字信號的電路。

如測電機轉速：電機-光電轉換-整形-門控-計數器-譯碼器-顯示 時基電路

1.1.2 數字電路的分類

微電子技術的迅猛發展導致了數字電路的飛速發展。

1、按電路類型分類

（1）組合邏輯電路 輸出只與當時的輸入有關，如：編碼器、加減法器、比較器、數據選擇器。

（2）時序邏輯電路 輸出不僅與當時的輸入有關，還與電路原來的狀態有關。如：觸發器、計數器、寄存器

2、按集成度分類 SSI →MSI→LSI→VLSI 表1.1.1 數字集成電路分類

3、按半導體的導電類型分類（1）雙極型電路

（2）單極型電路 1.1.3數字電路的優點

1、易集成化。兩個狀態“0”和“1”，對元件精度要求低。

2、抗干擾能力強，可靠性高。信號易辨別不易受噪聲干擾。

3、便于長期存貯。軟盤、硬盤、光盤。

4、通用性強，成本低，系列多。

（國際標準）TTL系例數字電路、門陣列、可編程邏輯器件。

5、保密性好。容易進行加密處理。

1.2 數制和碼制

1.2.1數 制 一、十進制 表示法

與同學討論二、八、十六進制的表示方法及特點二、二進制 三、八進制和十六進制 八進制

逢八進一；系數0～7 ；基數8； 權8 n。2．十六進制

逢十六進一；系數：0～

9、A、B、C、D、E、F；基數16；權16n。表1.2.1 十進制、二進制、八進制、十六進制對照表

1.2.2 不同數制間的轉換

一、各種數制轉換成十進制

二進制、八進制、十六進制轉換成十進制時，只要將它們按權展開，求出各加權系數的和，便得到相應進制數對應的十進制數。

例：

二、十進制轉換為二進制

將十進制數的整數部分轉換為二進制數采用“除2取余法”； 將十進制小數部分轉換為二進制數采用“乘2取整法”。例1.1.1將十進制數(107.625)10轉換成二進制數。

將十進制數的整數部分轉換為二進制數采用“除2取余法”，它是將整數部分逐次被2除，依次記下余數，直到商為0。第一個余數為二進制數的最低位，最后一個余數為最高位。

解：① 整數部分轉換

所以，②小數部分轉換

將十進制小數部分轉換為二進制數采用“乘2取整法”，它是將小數部分連續乘以2，取乘數的整數部分作為二進制數的小數。

由此可得十進制數(107.625)10對應的二進制數為(107.625)10＝(1101011.101)2 三、二進制與八進制、十六進制間相互轉換 1．二進制和八進制間的相互轉換（1）二進制數轉換成八進制數。二進制數轉換為八進制數的方法是：整數部分從低位開始，每三位二進制數為一組，最后不足三位的，則在高位加0補足三位為止；小數點后的二進制數則從高位開始，每三位二進制數為一組，最后不足三位的，則在低位加0補足三位，然后用對應的八進制數來代替，再按順序排列寫出對應的八進制數。

例1.1.2 將二進制數(11100101.11101011)2轉換成八進制數。(11100101.11101011)2＝(345.726)8（2）八進制數轉換成二進制數。

將每位八進制數用三位二進制數來代替，再按原來的順序排列起來，便得到了相應的二進制數。

例1.1.3 將八進制數(745.361)8轉換成二進制數。(745.361)8＝(111100101.011110001)2 2．二進制和十六進制間的相互轉換（1）二進制數轉換成十六進制數。二進制數轉換為十六進制數的方法是：整數部分從低位開始，每四位二進制數為一組，最后不足四位的，則在高位加0補足四位為止；小數部分從高位開始，每四位二進制數為一組，最后不足四位的，在低位加0補足四位，然后用對應的十六進制數來代替，再按順序寫出對應的十六進制數。

例1.1.4 將二進制數(10011111011.111011)2轉換成十六進制數。(10011111011.111011)2＝(4FB.EC)16（2）十六進制數轉換成二進制數。

將每位十六進制數用四位二進制數來代替，再按原來的順序排列起來便得到了相應的二進制數。

例1.1.5 將十六進制數(3BE5.97D)16轉換成二進制數。(3BE5.97D)16＝(11101111100101.100101111101)2 1.2.3 二進制代碼

討論：碼的作用；BCD碼。一、二-十進制代碼

將十進制數的0～9十個數字用四位二進制數表示的代碼，稱為二-十進制碼，又稱BCD碼。

表1.2.2 常用二-十進制代碼表（重點講解8421碼、和余3碼）

注意：有權碼和無權碼的意義。

二、碼制 1．格雷碼

表1.2.3 格雷碼與二進制碼關系對照表

重點：格雷碼的規律（反射碼——“反射”的含義）2．奇偶校驗碼

為了能發現和校正錯誤，提高設備的抗干擾能力，就需采用可靠性代碼，而奇偶校驗碼就具有校驗這種差錯的能力，它由兩部分組成。

表1.2.4 8421奇偶校驗碼

1.3邏輯函數及其表示法

1.3.1 基本邏輯函數及運算

1、與運算 ——— 所有條例都具備事件才發生

開關：“1” 閉合，“0” 斷開 燈：“1” 亮，“0” 滅

真值表：把輸入所有可能的組合與輸出取值對應列成表。邏輯表達式： L=K1*K2(邏輯乘)邏輯符號：原有符號：

2、或運算 ——— 至少有一個條件具備，事件就會發生。

邏輯表達式：L=K1+K2（邏輯加）

邏輯符號：

3、非運算： — 結果與條件相反

邏輯表達式：

邏輯符號：

1.3.2 幾種導出的邏輯運算

一、與非運算、或非運算、與或非運算

二、異或運算和同或運算

邏輯表達式：

相同為“1”，不同為“0”

1.3.3 邏輯函數及其表示法

一、邏輯函數的建立

舉例子說明建立（抽象）邏輯函數的方法，加深對邏輯函數概念的理解。例1.3.1 兩個單刀雙擲開關 A和B分別安裝在樓上和樓下。上樓之前，在樓下開燈，上樓后關燈；反之下樓之前，在樓上開燈，下樓后關燈。試建立其邏輯式。

真值表如下：

例1.3.2 比較A、B兩個數的大小

二、邏輯函數的表示方法 1．真值表

邏輯函數的真值表具有唯一性。邏輯函數有n個變量時，共有 個不同的變量取值組合。在列真值表時，變量取值的組合一般按n位二進制數遞增的方式列出。用真值表表示邏輯函數的優點是直觀、明了，可直接看出邏輯函數值和變量取值之間的關系。

分析邏輯式與邏輯圖之間的相互轉換以及如何由邏輯式或邏輯圖列真值表。2．邏輯函數式

寫標準與-或邏輯式的方法是：

（l）把任意一組變量取值中的1代以原變量，0代以反變量，由此得到一組變量的與組合，如 A、B、C三個變量的取值為 110時，則代換后得到的變量與組合為 A B。

（2）把邏輯函數值為1所對應的各變量的與組合相加，便得到標準的與-或邏輯式。3．邏輯圖

邏輯圖是用基本邏輯門和復合邏輯門的邏輯符號組成的對應于某一邏輯功能的電路圖。

例1.3.3 已知真值表，試寫出邏輯式并畫出邏輯圖。