第一篇：PCB制版經驗總結

Pcb制版經驗：

1、線與孔以及線與線等之間的間距最小不得小于0.3mm，否則西安的工廠無法加工到位，一般我們可以把線與孔的間距設到0.4mm

2、元器件最好都放在板子內，如果有些元件管腳都在板子內而整體卻有一部分在板子外，這時，需要將該元件的分裝重新調整，使其全部都在板子內。否則廠商在制版時會不知道是需要將板子擴大還是元件怎么調整。

3、板子上的字要整體統一進行編排，一般，將字的高度設為1mm，寬度設為0.3mm。

4、在原理圖中不同的網絡標識不可以用線連到一塊，否則在編譯時會出錯。需要時可以將要連在一起的線都用同一個網絡標識，然后在pcb上用string標識出做不同用途的引腳。

5、自動布線的很多線需要重新調整。

6、走線后，如果發現線的中間有粉色或紫色的小點，那是應為線未刪除干凈的原因。其中，粉色小點是bottom 上的線點，紫色小點是toplayer上的線點。

7、元件、字都在topoverlay 這一層。

8、線寬的選擇：一般40mil的線寬可以通過2A到3A的電流，40mil的間距可以耐200到300v的電壓。我們在平時布板時，1-2A的電流至少需要布2-3mm寬的線；3-5A的電流至少要用3-4mm的線寬，7-8A的電流則要用大于4mm的線。而且大于3A的電流最好加上燙錫層（topsolder 或 bottomsolder）。

9、在pcb上，普通二級管的封裝一般與電阻大小相同，或稍微小一點，用DIODE0.3或DIODE0.4就可以。

10、對元件的封裝需要注意：a、電位器的腳與現實所用電位器的腳及原理圖中電位器腳的順序要確定對應；b、三極管的封裝不僅要注意板子、原理圖及元件真實管腳的對應，還要看三級的放置方向，尤其大三級管，需要考慮其散熱；c、熱敏電阻或采樣電阻等部分元件需要考慮其管腳的粗細，一般比普通元件的退要粗，要跟據實際需要設置；有正負的元件，需要標出正極。總之，做pcb前先需要將元件庫里的封裝與元件的真實封裝及原理圖都要對應起來。

第二篇：PCB設計經驗總結

--[PCB]PCB設計經驗總結

[PCB]PCB設計經驗總結布局:總體思想：在符合產品電氣以及機械結構要求的基礎上考慮整體美觀，在一個PCB板上，元件的布局要求要均衡，疏密有序。1．印制板尺寸必須與加工圖紙尺寸相符，符合PCB制造工藝要求，放置MARK點。2．元件在二維、三維空間上有無沖突？3．元件布局是否疏密有序，排列整齊？是否全部布完？4．需經常更換的元件能否方便的更換？插件板插入設備是否方便？ 5．熱敏元件與發熱元件之間是否有適當的距離？6．調整可調元件是否方便？7．在需要散熱的地方，裝了散熱器沒有？空氣流是否通暢？布局:總體思想：在符合產品電氣以及機械結構要求的基礎上考慮整體美觀，在一個PCB板上，元件的布局要求要均衡，疏密有序。1．印制板尺寸必須與加工圖紙尺寸相符，符合PCB制造工藝要求，放置MARK點。2．元件在二維、三維空間上有無沖突？3．元件布局是否疏密有序，排列整齊？是否全部布完？4．需經常更換的元件能否方便的更換？插件板插入設備是否方便？ 5．熱敏元件與發熱元件之間是否有適當的距離？6．調整可調元件是否方便？7．在需要散熱的地方，裝了散熱器沒有？空氣流是否通暢？8．信號流程是否順暢且互連最短？9．插頭、插座等與機械設計是否矛盾？10．蜂鳴器遠離柱形電感，避免干擾聲音失真。11．速度較快的器件如SRAM要盡量的離CPU近。12．由相同電源供電的器件盡量放在一起。布線：

1．走線要有合理的走向：如輸入/輸出，交流/直流，強/弱信號，高頻/低頻，高壓/低壓等...，它們的走向應該是呈線形的(或分離)，不得相互交融。其目的是防止相互干擾。最好的走向是按直線，但一般不易實現，避免環形走線。對于是直流，小信號，低電壓PCB設計的要求可以低些。輸入端與輸出端的邊，以免產生反射干擾線應避免相鄰平行。必要時應加地線隔離，兩相鄰層的布線要互相垂直，平行容易產生寄生耦合。2．選擇好接地點：一般情況下要求共點地，數字地與模擬地在電源輸入電容處相連。3．合理布置電源濾波/退耦電容：布置這些電容就應盡量靠近這些元部件，離得太遠就沒有作用了。在貼片器件的退耦電容最好在布在板子另一面的器件肚子位置，電源和地要先過電容，再進芯片。4．線條有講究：有條件做寬的線決不做細；高壓及高頻線應園滑，不得有尖銳的倒角，拐彎也不得采用直角，一般采用135度角。地線應盡量寬，最好使用大面積敷銅，這對接地點問題有相當大的改善。設計中應盡量減少過線孔，減少并行的線條密度。5．盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線＞電源線＞信號線。6．數字電路與模擬電路的共地處理，現在有許多PCB不再是單一功能電路（數字或模擬電路），而是由數字電路和模擬電路混合構成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整人PCB對外界只有一個結點，所以必須在PCB內部進行處理數、模共地的問題，而在板內部數字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數字地與模擬地有一點短接。7．信號線布在電（地）層上在多層印制板布線時，由于在信號線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電（地）層上進行布線。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。8．關鍵信號的處理，關鍵信號如時鐘線應該進行包地處理，避免產生干擾，同時在晶振器件邊做一個焊點使晶振外殼接地。9．設計規則檢查（DRC）

布線設計完成后，需認真檢查布線設計是否符合設計者所制定的規則，同時也需確認所制定的規則是否符合印制板生產工藝的需求，一般檢查有如下幾個方面：線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產要求。

電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。

對于關鍵的信號線是否采取了最佳措施，如長度最短，加保護線，輸入線及輸出線被明顯地分開。

模擬電路和數字電路部分，是否有各自獨立的地線。

后加在PCB中的圖形（如圖標、注標）是否會造成信號短路。

對一些不理想的線形進行修改。在PCB上是否加有工藝線？阻焊是否符合生產工藝的要求，阻焊尺寸是否合適，字符標志是否壓在器件焊盤上，以免影響電裝質量。

多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。10．關于EMC方面：a．盡可能選用信號斜率較慢的器件，以降低信號所產生的高頻成分。b．注意高頻器件擺放的位置，不要太靠近對外的連接器。c．注意高速信號的阻抗匹配，走線層及其回流電流路徑，以減少高頻的反射與輻射。d.在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。e電源層比地層內縮20H，H為電源層與地層之間的距離。11．GERBER輸出檢查檢查輸出的GERBER文件是否按層疊順序要求輸出，在CAM350里查看每一層數據以及DRILL表，同時注意特殊孔如方孔的輸出。

--

印制電路板（PCB）是電子產品中電路元件和器件的支撐件。它提供電路元件和器件之間的電氣連接。隨著電子技術的飛速發展，PCB的密度越來越高。PCB設計的好壞對抗干擾能力影響很大。實踐證明，即使電路原理圖設計正確，印制電路板設計不當，也會對電子產品的可靠性產生不利影響。例如，如果印制板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設計印制電路板的時候，應注意采用正確的方法，遵守PCB設計的一般原則，并應符合抗干擾設計的要求。

一、PCB設計的一般原則要使電子電路獲得最佳性能，元器件的布局及導線的布設是很重要的。為了設計質量好、造價低的PCB，應遵循以下的一般性原則：1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后，再確定特殊元件的位置。最后，根據電路的功能單元，對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則：（1）盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。（2）某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。（3）重量超過15g的元器件，應當用支架加以固定，然后焊接。那些又大又重、發熱量多的元器件，不宜裝在印制板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發熱元件。（4）對于電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印制板上方便調節的地方；若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。（5）應留出印制板定位孔及固定支架所占用的位置。根據電路的功能單元。對電路的全部元器件進行布局時，要符合以下原則：（1）按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。（2）以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上。盡量減少和縮短各元器件之間的引線和連接。（3）在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列。這樣，不但美觀，而且裝焊容易，易于批量生產。（4）位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。長寬雙為3:2或4:3。電路板面尺寸大于200×150mm時，應考慮電路板所受的機械強度。2.布線布線的原則如下：（1）輸入輸出端用的導線應盡量避免相鄰平行。最好加線間地線，以免發生反饋藕合。（2）印制板導線的最小寬度主要由導線與絕緣基板間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.5mm、寬度為1～15mm時，通過2A的電流，溫度不會高于3℃。因此，導線寬度為1.5mm可滿足要求。對于集成電路，尤其是數字電路，通常選0.02～0.3mm導線寬度。當然，只要允許，還是盡可能用寬線，尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數字電路，只要工藝允許，可使間距小于5～8mil。（3）印制導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則，長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀。這樣有利于排除銅箔與基板間粘合劑受熱產生的揮發性氣體。3.焊盤焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小于（d+1.2）mm，其中d為引線孔徑。對高密度的數字電路，焊盤最小直徑可取(d+1.0)mm。

二、PCB及電路抗干擾措施印制電路板的抗干擾設計與具體電路有著密切的關系，這里僅就PCB抗干擾設計的幾項常用措施做一些說明。1.電源線設計根據印制線路板電流的大小，盡量加粗電源線寬度，減少環路電阻。同時，使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。2.地線設計在電子產品設計中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。電子產品中地線結構大致有系統地、機殼地（屏蔽地）、數字地（邏輯地）和模擬地等。在地線設計中應注意以下幾點：（1）正確選擇單點接地與多點接地在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應采用一點接地的方式。當信號工作頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1～10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。（2）數字地與模擬地分開。電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地。高頻電路宜采用多點串聯接地，地線應短而粗，高頻元件周圍盡量用柵格狀大面積地箔。要盡量加大線性電路的接地面積。（3）接地線應盡量加粗。若接地線用很細的線條，則接地電位則隨電流的變化而變化，致使電子產品的定時信號電平不穩，抗噪聲性能降低。因此應將接地線盡量加粗，使它能通過三倍于印制電路板的允許電流。如有可能，接地線的寬度應大于3mm。（4）接地線構成閉環路。設計只由數字電路組成的印制電路板的地線系統時，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地線上產生較大的電位差，引起抗噪能力下降，若將接地線構成環路，則會縮小電位差值，提高電子設備的抗噪聲能力。3.退藕電容配置PCB設計的常規做法之一是在印制板的各個關鍵部位配置適當的退藕電容。退藕電容的一般配置原則是：（1）電源輸入端跨接10～100uf的電解電容器。如有可能，接100uF以上的更好。（2）原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4～8個芯片布置一個1～10pF的鉭電容。（3）對于抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退藕電容。（4）電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應注意以下兩點：（1）在印制板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2K，C取2.2～47uF。（2）CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。

三、PowerPCB簡介PowerPCB是美國Innoveda公司軟件產品。PowerPCB能夠使用戶完成高質量的設計，生動地體現了電子設計工業界各方面的內容。其約束驅動的設計方法可以減少產品完成時間。你可以對每一個信號定義安全間距、布線規則以及高速電路的設計規則，并將這些規劃層次化的應用到板上、每一層上、每一類網絡上、每一個網絡上、每一組網絡上、每一個管腳對上，以確保布局布線設計的正確性。它包括了豐富多樣的功能，包括簇布局工具、動態布線編輯、動態電性能檢查、自動尺寸標注和強大的CAM輸出能力。它還有集成第三方軟件工具的能力，如SPECCTRA布線器。

四、PowerPCB使用技巧PowerPCB目前已在我所推廣使用，它的基本使用技術已有培訓教材進行了詳細的講解，而對于我所廣大電子應用工程師來說，其問題在于已經熟練掌握了TANGO之類的布線工具之后，如何轉到PowerPCB的應用上來。所以，本文就此類應用和培訓教材上沒有講到，而我們應用較多的一些技術技巧作了論述。1.輸入的規范問題對于大多數使用過TANGO的人來說，剛開始使用PowerPCB的時候，可能會覺得PowerPCB的限制太多。因為PowerPCB對原理圖輸入和原理圖到PCB的規則傳輸上是以保證其正確性為前提的。所以，它的原理圖中沒有能夠將一根電氣連線斷開的功能，也不能隨意將一根電氣連線在某個位置停止，它要保證每一根電氣連線都要有起始管腳和終止管腳，或是接在軟件提供的連接器上，以供不同頁面間的信息傳輸。這是它防止錯誤發生的一種手段，其實，也是我們應該遵守的一種規范化的原理圖輸入方式。在PowerPCB設計中，凡是與原理圖網表不一致的改動都要到ECO方式下進行，但它給用戶提供了OLE鏈接，可以將原理圖中的修改傳到PCB中，也可以將PCB中的修改傳回原理圖。這樣，既防止了由于疏忽引起的錯誤，又給真正需要進行修改提供了方便。但是，要注意的是，進入ECO方式時要選擇“寫ECO文件”選項，而只有退出ECO方式，才會進行寫ECO文件操作。2.電源層和地層的選擇PowerPCB中對電源層和地層的設置有兩種選擇，CAM Plane和Split/Mixed。Split/Mixed主要用于多個電源或地共用一個層的情況，但只有一個電源和地時也可以用。它的主要優點是輸出時的圖和光繪的一致，便于檢查。而CAM Plane用于單個的電源或地，這種方式是負片輸出，要注意輸出時需加上第25層。第25層包含了地電信息，主要指電層的焊盤要比正常的焊盤大20mil左右的安全距離，保證金屬化過孔之后，不會有信號與地電相連。這就需要每個焊盤都包含有第25層的信息。而我們自己建庫時往往會忽略這個問題，造成使用Split/Mixed選項。3.推擠還是不推擠PowerPCB提供了一個很好用的功能就是自動推擠。當我們手動布線時，印制板在我們的完全控制之下，打開自動推擠的功能，會感到非常的方便。但是如果在你完成了預布線之后，要自動布線時，最好將預布好的線固定住，否則自動布線時，軟件會認為此線段可移動，而將你的工作完全推翻，造成不必要的損失。4.定位孔的添加我們的印制板往往需要加一些安裝定位孔，但是對于PowerPCB來說，這就屬于與原理圖不一樣的器件擺放，需要在ECO方式下進行。但如果在最后的檢查中，軟件因此而給出我們許多的錯誤，就不大方便了。這種情況可以將定位孔器件設為非ECO注冊的即可。在編輯器件窗口下，選中“編輯電氣特性”按鈕，在該窗口中，選中“普通”項，不選中“ECO注冊”項。這樣在檢查時，PowerPCB不會認為這個器件是需要與網表比較的，不會出現不該有的錯誤。5.添加新的電源封裝由于我們的國際與美國軟件公司的標準不太一致，所以我們盡量配備了國際庫供大家使用。但是電源和地的新符號，必須在軟件自帶的庫中添加，否則它不會認為你建的符號是電源。所以當我們要建一個符合國標的電源符號時，需要先打開現有的電源符號組，選擇“編輯電氣連接”按鈕，點按“添加”按鈕，輸入你新建的符號的名字等信息。然后，再選中“編輯門封裝”按鈕，選中你剛剛建立的符號名，繪制出你需要的形狀，退出繪圖狀態，保存。這個新的符號就可以在原理圖中調出了。6.空腳的設置我們用的器件中，有的管腳本身就是空腳，標志為NC。當我們建庫的時候，就要注意，否則標志為NC的管腳會連在一起。這是由于你在建庫時將NC管腳建在了“SINGAL_PINS“中，而PowerPCB認為“SINGAL_PINS”中的管腳是隱含的缺省管腳，是有用的管腳，如VCC和GND。所以，如果的NC管腳，必須將它們從“SINGAL_PINS"中刪除掉，或者說，你根本無需理睬它，不用作任何特殊的定義。7.三極管的管腳對照三極管的封裝變化很多，當自己建三極管的庫時，我們往往會發現原理圖的網表傳到PCB中后，與自己希望的連接不一致。這個問題主要還是出在建庫上。由于三極管的管腳往往用E，B，C來標志，所以在創建自己的三極管庫時，要在“編輯電氣連接”窗口中選中“包括文字數字管腳”復選框，這時，“文字數字管腳”標簽被點亮，進入該標簽，將三極管的相應管腳改為字母。這樣，與PCB封裝對應連線時會感到比較便于識別。8.表面貼器件的預處理現在，由于小型化的需求，表面貼器件得到越來越多的應用。在布圖過程中，表面貼器件的處理很重要，尤其是在布多層板的時候。因為，表面貼器件只在一層上有電氣連接，不象雙列直插器件在板子上的放置是通孔，所以，當別的層需要與表面器件相連時就要從表面貼器件的管腳上拉出一條短線，打孔，再與其它器件連接，這就是所謂的扇入（FAN-IN），扇出（FAN-OUT）操作。如果需要的話，我們應該首先對表面貼器件進行扇入，扇出操作，然后再進行布線，這是因為如果我們只是在自動布線的設置文件中選擇了要作扇入，扇出操作，軟件會在布線的過程中進行這項操作，這時，拉出的線就會曲曲折折，而且比較長。所以，我們可以在布局完成后，先進入自動布線器，在設置文件中只選擇扇入，扇出操作，不選擇其它布線選項，這樣從表面貼器件拉出來的線比較短，也比較整齊。9.將板圖加入AUTOCAD有時我們需要將印制板圖加入到結構圖中，這時可以通過轉換工具將PCB文件轉換成AUTOCAD能夠識別的格式。在PCB繪圖框中，選中“文件”菜單中的“輸出”菜單項，在彈出的文件輸出窗口中將保存類型設為DXF文件，再保存。你就可以AUTOCAD中打開個這圖了。當然，PADS中有自動標注功能，可以對畫好的印制板進行尺寸標注，自動顯示出板框或定位孔的位置。要注意的是，標注結果在Drill-Drawing層要想在其它的輸出圖上加上標注，需要在輸出時，特別加上這一層才行。10.PowerPCB與ViewDraw的接口用ViewDraw的原理圖，可以產生PowerPCB的表，而PowerPCB讀入網表后，一樣可以進行自動布線等功能，而且，PowerPCB中有鏈接工具，可以與VIEWDRAW的原理圖動態鏈接、修改，保持電氣連接的一致性。但是，由于軟件修改升級的版本的差別，有時兩個軟件對器件名稱的定義不一致，會造成網表傳輸錯誤。要避免這種錯誤的發生，最好專門建一個存放ViewDraw與PowerPCB對應器件的庫，當然這只是針對于一部分不匹配的器件來說的?？梢杂肞owerPCB中的拷貝功能，很方便地將已存在的PowerPCB中的其它庫里的元件封裝拷貝到這個庫中，存成與VIEWDRAW中相對應的名字。11.生成光繪文件以前，我們做印制板時都是將印制板圖拷在軟盤上，直接給制版廠。這種做法保密性差，而且很煩瑣，需要給制版廠另寫很詳細的說明文件?，F在，我們用PowerPCB直接生產光繪文件給廠家就可以了。從光繪文件的名字上就可以看出這是第幾層的走線，是絲印還是阻焊，十分方便，又安全。轉光繪文件步驟：A．在PowerPCB的CAM輸出窗口的DEVICE SETUP中將APERTURE改為999。B．轉走線層時，將文檔類型選為ROUTING，然后在LAYER中選擇板框和你需要放在這一層上的東西。不注意的是，轉走線時要將LINE,TEXT去掉（除非你要在線路上做銅字）。C．轉阻焊時，將文檔類型選為SOLD_MASK，在頂層阻焊中要將過孔選中。D．轉絲印時，將文檔類型選為SILK SCREEN，其余參照步驟B和C。E．轉鉆孔數據時，將文檔類型選為NC DRILL，直接轉換。注意，轉光繪文件時要先預覽一下，預覽中的圖形就是你要的光繪輸出的圖形，所以要看仔細，以防出錯。有了對印制板設計的經驗，如PowerPCB的強大功能，畫復雜印制板已不是令人煩心的事情了。值得高興的是，我們現在已經有了將TANGO的PCB轉換成PowerPCB的工具，熟悉TANGO的廣大科技人員可以更加方便的加入到PowerPCB繪圖的行列中來，更加方便快捷地繪制出滿意的印制板。

第三篇：PCB制板心得體會

PCB制板心得體會

在本學期的電路制圖與制板實訓中，我結合上學期學到的理論知識，通過Altium Designer 畫圖軟件（dxp.exe）自己動手：畫原理圖（電子彩燈、單片機最小系統）——導入PCB——制版，在學習制板的過

程中遇到了一系列問題，通過查找資料、問老師、百度，然后一一解決，以下是我在學習當中遇到的一些問題，解決辦法及一些心得體會：

（1）為使原理圖美觀，將相隔較遠的兩端連起來時，可用網絡標號。

（2）在原理圖中給組件取名字時，A、B、C、D不能作為區分的標準。如：給四個焊盤取名JP1A、JP1B、JP1C、JP1D，結果在生成PCB時只有一個焊盤，如果把名字改為JP1A、JP2B、JP3C、JP4D、在PCB中就有四個焊盤。

（3）在PCB中手動布線時，如果兩個端點怎么

也連不上，則很可能是原理圖中這兩個端點沒有連在一起。

（4）自己畫PCB封裝時，一定要和原理圖相一致，特別是有極性的組件。一定要與實際的組件相一致，特別是周邊的黃線，是

3D

圖的絲印層，即最終給組件留的空間。如：二極管、電解電容。5）手動布線更加靈活，通過 Design-----Rules，彈出對話框，可以設置電源線、地線的粗細。（6）PCB自動布線時，先進行設置：線間距12mil 電源、地線寬度30mil 其他線寬 16mil。

（7）PCB圖中如果組件變為警告色“綠色”，有（可能是組件之間靠得太近了，也有可能是封裝不對，如：POWER的兩個焊盤10、11。如果內孔直徑為110mil，則這兩個焊盤變為綠色，只要把內孔直徑改為100 mil，則正常了。

（8）將幾個焊盤交錯的放置，則可以得到橢圓形的焊孔。

（9）在原理圖中，雙擊組件，不僅可以看到此組件的封裝，還可以修改原件的封裝，當然前提是封裝已經存在。

（10）在畫封裝圖時，最好不要在封裝圖上寫標注，否則，此標注將和封裝連為一個整體，布線時，線不能通過此標注，給布線帶來了麻煩，其實在中可以對組件標注。

（11）在PcbDoc

Schlib中畫好圖后，一定要修改名字，不能為默認的“*”，否則不能Update到PcbDoc中。

（12）可以通過把線加粗到一定程度，達到實心圖的效果。如：按鍵的實心圓、發光二極管的實心三角形。（13）手動布線的時候，線只能有三種走法：水平的、垂直的、135度斜線的。

（14）通過這次作業，終于弄清楚了后在給它畫封裝，還是很有意思的。

（15）開始應該先做好準備工作。第一步，把要用到的元器件的圖形，不管是自己親手畫的，還是調用別人的，都統一放到自己建立的DXP的大致功能，發現畫圖很好玩，特別是自己畫一個元器件，然

Sch.Lib中，這樣用起來就不用到到處找了。第二步，給每一個元器件封裝，同樣不管是自己親手畫的，還是調用別人的，都統一放到自己建PCB.Lib中。在這個過程中有幾個細節問題不能忽視，比如，在Sch.Lib中引腳的序號 Designator非常重要，它與PCB.Lib封裝中的焊盤序號是一一對應的，在Sch.Lib中引腳的名稱Display Name只是描繪這個引腳的功能而已，可有可無。在Sch.Lib對話框Library Component Properties中，Designator的內容顯示在Sch.Doc中的標號，是可以單獨移動的，Library Ref 的內容顯示在Sch.Lib中的標號。當然，在Sch.Lib中圖形必須要放在中心。在PCB.Lib中畫封裝時也必須要把封裝畫在中心，重立的點是尺寸問題，必須與實際的尺寸一致，通常，焊盤間距100mil，芯片兩側對稱的焊盤間距為300mil。絲印層（黃線）圖形代表的是元器件焊在板子上時所占用的空間大小。

（16）原理圖的繪制，最好是每個功能模塊單獨畫，從庫里調出元器件后，應該給它取個名字，在Designator中給它命名，如果是芯片就寫上芯片的名字，不要用U1，U2等來標注，那樣很容易弄混，出現重名的情況，重名的后果是只有一個導入到PCB中，用芯片的名字命名的另一個好處是，如果有錯誤可以直接找到芯片。網絡標號必須寫在引腳上，則無效。

（17）由原理圖導入到

wire線上，如果偷懶放在PCB有時候很難一次成功，遇到的問題可能是由于原理圖與封裝沒有很好的對應。比如：有時候引腳序號需要隱藏，就可能忽視了引腳序號，結果是引腳序號并不是所要求的，當然與焊盤上的序號無法對應起來；原理圖中不同封裝的元器件重名也會報錯。只要保證每一個元器件的封裝都是對的（元器件多了，就需要細心仔細了），最后都能導入到

PCB。

PCB（18）重頭戲就在PCB中了。首先說一下在只要在原理圖中修改好了，在中修改的問題，如果發現線連錯了，就是原理圖的問題，PCB

中

Import changes from即可。如果發現要更換封裝，可以在PCB.Lib中修改封裝后Update with PCB即可，也可以在原理圖中重新給元器件封裝，然后在PCB中Import changes from即可（這種方法可能更好）。再說一下在PCB

中元器件的擺放問題，首先擺放有特定位置要求的元器件，需要手動操作的元器件都應該放在板子的邊緣，比如：電源、串口、按鍵、排針等，能顯示的元器件如數碼管也要放在板子的最上面，便于觀察；再擺放主要的芯片，然后把每個芯片電路的電容電阻都放在這個芯片的周圍（要對照原理圖來找電容電阻），對各個芯片電路進行合理擺放，要求盡量是直線式的走線，沒有交錯的走線；最后就是布線的問題，先自動布線看一下效果，如果元器件擺放的合理，自動布線的效果非常好，然后進行DRC檢測，有時候是走線有問題，(走線變綠)撤銷變綠的布線，手動給它布線，遵從頂層走橫線，底層走縱線的原則。有時候是焊盤大小的問題，將焊孔改小一點就好了。（19）PCB

布線完成后，接下來就是制板了，制

Altium Designer生成的PCB，在制板時要另存為PCB 4.0 Binary File（*.pcb），打開時要用protel99打開。（20）新建Gerber文件時要注意設置屬性。（21）PCB打孔完畢后，接著進行以下步驟：放入曝光機——抽真空——曝光（100s）——顯影()——版過程中也有許多的學問，由于我們是使用蝕刻——沖洗——顯影——沖洗——干燥；注意：如果布線密集時要適量增加曝光時間。

（22）動手做之前以為很簡單的，無非就是元器件多了，原理圖復雜了，元器件擺放要講究一些，雖然很多細節問題都知道了，但是還是犯了錯，軟件還是要多用，養成良好的習慣后，就不會再犯這樣或那樣的細節錯誤了。最欣慰的是在元器件的擺放問題上有了深刻的見解，這一次因為元器件擺放得合理，在布線這一環節走得很順利，基本上是自動布線，只是稍微修改了一根線和一個焊盤的大小。好像越是復雜的電路，就越是能發揮出自動布線的優勢，在自動布線的基礎上進行手動布線，效果非常好！

PCB制板心得體會

學院：物信學院 班級：11級電信（2）班姓名：張 文 瑞

學號：20111060238 時間：2013.12.18

第四篇：PCB圖布線的經驗總結

PCB圖布線的經驗總結

1.組件布置

組件布置合理是設計出優質的PCB圖的基本前提。關于組件布置的要求主要有安裝、受力、受熱、信號、美觀六方面的要求。1.1.安裝

指在具體的應用場合下，為了將電路板順利安裝進機箱、外殼、插槽，不致發生空間干涉、短路等事故，并使指定接插件處于機箱或外殼上的指定位置而提出的一系列基本要求。這里不再贅述。1.2.受力

電路板應能承受安裝和工作中所受的各種外力和震動。為此電路板應具有合理的形狀，板上的各種孔（螺釘孔、異型孔）的位置要合理安排。一般孔與板邊距離至少要大于孔的直徑。同時還要注意異型孔造成的板的最薄弱截面也應具有足夠的抗彎強度。板上直接“伸”出設備外殼的接插件尤其要合理固定，保證長期使用的可靠性。1.3.受熱

對于大功率的、發熱嚴重的器件，除保證散熱條件外，還要注意放置在適當的位置。尤其在精密的模擬系統中，要格外注意這些器件產生的溫度場對脆弱的前級放大電路的不利影響。一般功率非常大的部分應單獨做成一個模塊，并與信號處理電路間采取一定的熱隔離措施。

1.4.信號

信號的干擾PCB版圖設計中所要考慮的最重要的因素。幾個最基本的方面是：弱信號電路與強信號電路分開甚至隔離；交流部分與直流部分分開；高頻部分與低頻部分分開；注意信號線的走向；地線的布置；適當的屏蔽、濾波等措施。這些都是大量的論著反復強調過的，這里不再重復。1.5.美觀

不僅要考慮組件放置的整齊有序，更要考慮走線的優美流暢。由于一般外行人有時更強調前者，以此來片面評價電路設計的優劣，為了產品的形象，在性能要求不苛刻時要優先考慮前者。但是，在高性能的場合，如果不得不采用雙面板，而且電路板也封裝在里面，平時看不見，就應該優先強調走線的美觀。下一小節將會具體討論布線的“美學”。

2.布線原則

下面詳細介紹一些文獻中不常見的抗干擾措施。考慮到實際應用中，尤其是產品試制中，仍大量采用雙面板，以下內容主要針對雙面板。2.1.布線“美學” 轉彎時要避免直角，盡量用斜線或圓弧過渡。

走線要整齊有序，分門別類集中排列，不僅可以避免不同性質信號的相互干擾，也便于檢查和修改。對于數字系統，同一陣營的信號線（如數據線、地址線）之間不必擔心干擾的問題，但類似讀、寫、時鐘這樣的控制性信號，就應該獨來獨往，最好用地線保護起來。

大面積鋪地（下面會進一步論述）時，地線（其實應該是地“面”）與信號線間盡量保持合理的相等距離，在防止短路、漏電的前提下盡量靠近。

對于弱電系統，地線與電源線要盡量靠近。

使用表貼組件的系統，信號線盡量全走正面。2.2.地線布置

文獻中對地線的重要性及布置原則有很多論述，但關于實際PCB中的地線排布仍然缺乏詳細準確的介紹。我的經驗是，為了提高系統的可靠性（而不只是做出一個實驗樣機），對地線無論怎樣強調都不為過，尤其是在微弱信號處理中。為此，必須不遺余力地貫徹“大面積鋪地”的原則。

鋪地時，一般必須是網格狀地，除非那些被其它線路分割出來的零星地盤。網格狀地的受熱性能和高頻導電性能都要大大優于整塊的地線。在雙面板布線中，有時為了走信號線，不得不將地線分割開，這對于保持足夠低的地電阻是極為不利的。為此，必須采用一系列的“小聰明”手段來保證地電流的“通暢”。這些技巧包括：

大量使用表面貼裝組件，省去焊孔所占用的“本來”應屬于地線的空間。

充分利用正面空間：在大量使用表面貼裝組件的場合下，設法使信號線盡量走頂層，將底層“無私”地讓給地線，這其中又涉及到無數細碎的小竅門，本人拙作《PCB技巧之一：交換管腳》中就有一招，還有很多類似的法術，以后會陸續寫出。

合理安排信號線，將板上的重要地帶，尤其是“腹地”（這里關系到整個板地線的溝通）“讓”給地線，只要精心設計，這一點還是能做到的。

正面與反面的配合：有時在板的某一面，地線實在是“走投無路”了，這時可設法使兩面的布線相互協調，“此處不留爺，自有留爺處”，在反面的相對應位置空出一塊足夠的地盤鋪設地線，再通過數量足夠、位置合理的過孔（考慮到過孔有較大的電阻），通過這?quot;橋梁“將被橫行而過的信號線強行分割卻又戀戀不舍、盼望統一的兩岸連成一個導電性能足夠的整體。

狗急跳墻的著數：實在滕不出地方而又不甘心龐大的地線被區區一根信號線攔腰切斷時，就讓這個信號委屈一點，走跨接線吧。有時，我不甘心僅僅拉一根光禿禿的導線，這個信號恰好又要經過一個電阻或其它”長腳“的器件，我就可以名正言順的延長這個器件的管腳，使之兼任跨接線的職務，既通過了信號，又避免了跨接線這個不體面的稱呼:-(當然，在大多數情況下，我總可以讓這樣的信號從合適的地方通過而避免與地線的交叉，唯一需要的是觀察力和想象力。

起碼的原則：地電流的路徑要合理，大電流與微弱的信號電流決不能并肩前進。有時，選擇合理的路徑，一個排的地線抵得上不合理配置的一個集團軍。

最后，順便說明一點，有一句名言：”你可以相信你的母親，但永遠不要相信你的地“。在極微弱信號處理的場合（微伏以下），即使不擇手段保證了地電位的一致，電路上關鍵點的地電位差別仍然要超過被處理信號的幅度，至少是同一量級，即使靜態電位合適了，瞬時的電位差仍然可能很大。對于這樣的場合，首先要在原理上使電路的工作盡可能的不依賴于地電位。2.3.電源線布置與電源濾波

一般的文獻都認為電源線應盡可能粗，對此我不敢完全茍同。只有在大功率（1秒內平均電源電流可能達到1A）的場合，才必須保證足夠的電源線寬度（我的經驗，每1A電流對應50mil能夠滿足大多數場合的需求）。如果只為了防止信號的竄擾的話，電源線的寬度不是關鍵。甚至，有時細一些的電源線更有利！電源的質量一般主要不在于其絕對值，而在于電源的波動和迭加的干擾。解決電源干擾的關鍵在于濾波電容！如果你的應用場合對電源質量的確有苛刻的要求，就不要吝嗇濾波電容的錢！使用濾波電容時要注意以下幾條：

整個電路的電源輸入端應該有”總“的濾波措施，而且各種類型的電容要互相搭配，”一樣都不能少“，至少不會壞事的J對于數字系統至少要有100uF電解＋10uF片鉭＋0.1uF貼片＋1nF貼片。較高頻（100kHz）100uF電解＋10uF片鉭＋0.47uF貼片＋0.1uF貼片。交流模擬系統：對于直流及低頻模擬系統：1000uF｜1000uF電解＋10uF片鉭＋1uF貼片＋0.1uF貼片。

每個重要芯片身邊都應該有”一套"濾波電容。對于數字系統，一個0.1uF貼片一般就夠了，重要的或工作電流較大的芯片還應并上一個10uF片鉭或1uF貼片，工作頻率最高的芯片（CPU、晶振）還要并10nF|470pF或一個1nF。該電容應盡可能接近芯片的電源管腳并盡可能直接連接，越小的應越靠近。

對于芯片濾波電容，以內（濾波電容至芯片電源管腳）的一段應盡可能粗，如能采用多根細線并排就更好。有了濾波電容提供低（交流）阻抗電壓源并抑制交流耦合干擾，電容管腳以外（指從總電源至濾波電容的一段）的電源線就不那幺重要了，線寬不必太粗，至少不必為此占用大量的板面積。某些模擬系統中還要求電源輸入采用RC濾波網絡以進一步抑制干擾，而較細的電源線有時恰好就兼具RC濾波器中電阻的作用，反而有利。

對于工作溫度變化范圍較大的系統，要注意鋁電解電容在低溫下性能會降低甚至喪失濾波作用，此時要用適當的鉭電容代替之。例如，用100uF鉭|1000uF鋁代替470uF鋁，或用22uF片鉭代100uF鋁。

注意鋁電解電容不要離大功率發熱器件太近。

PCB設計過程中的注意事項

PCB設計過程中的注意事項：

1、電源線最好要比其它的走線粗很多，因為導線粗會使得導線上的電阻變小，這樣電源的功率在導線上的消耗就會變小，減少了功率的浪費；

2、當走線在轉彎處應該有一個過渡，最好是45或者135度角過渡，而不應該采用直角轉彎，因為這樣會減少信號受到干擾；

3、電源電路部分最好放在板子的邊緣部分，因為電源會產生熱量，這樣可以避免電源部分對其它各部分電路造成干擾；

4、數字電路與模擬電路部分要分開，這樣可以避免相互之間的干擾；

5、高頻部分要與低頻部分嚴格分開，這樣可以避免低頻信號對高頻部分產生干擾；

6、有高頻的地方，對這部分要單獨敷銅，其它部分可以一起敷銅，這樣可以避免其它部分對高頻部分產生影響，進而減少干擾；

7、有對稱的電路，盡量布置在一起，這樣既方便了走線，也會給人以美觀的感覺；

8、盡量使走線能夠平行，這樣會減少信號間的相互干擾，也會使布線變的容易，還會使效果更加美觀；

9、走線的時候，盡量先別連地線，因為地的網絡線一般情況下很多，先連起來以后可能會

使其它走線變得不容易；

10、盡量在布線的時候，在板子上面多加一些地的過孔，這樣會使得地的網絡能夠自動的連接在一起；

11、每一塊電路部分要使得元器件放置在一起，這樣的話，走線也會很容易；

12、元件的封裝大小一定要按照合理的參數進行設置。PCB設計過程中容易犯的錯誤和解決的方法：

1、電源部分放置的位置不合理，使其它電路部分的信號受到的干擾大，影響電路的正常工作。重新合理的把電源部分進行布置，最好放置在板子的最邊緣地方，并且把容易受到干擾的部分遠離電源部分；

2、每個獨立電路部分的元器件放置不合理或者沒有放置在一起，給布線帶來了很大的麻煩，增加了布線的工作量。重新合理的分配放置、布置，這樣既減少了工作量，也降低了因連線不合理造成的電路的干擾；

3、高頻和低頻部分沒有分開敷銅，使得高頻信號在接收時非常容易的受到低頻部分的干擾。重新合理的把高頻的地與低頻部分的地分開敷銅，以減少低頻信號對高頻信號的干擾；

4、元件的封裝大小與實物的封裝不匹配，所以在設計時一定要合理的選擇參數，如果需要自己設計的話，在測量實物的時候，務必使測量的參數精確度很高，這樣可以避免參數不匹配的錯誤；

5、由于元件任意放置，導致很不容易走線。所以，在放置元件時，一定要對照原理圖中各個元件所在的位置，合理的分配，同時要兼顧走線是否合理、是否美觀等等。

PCB布線要橫平豎直?

提起PCB布線,許多工程技術人員都知道一個傳統的經驗：正面橫向走線、反面縱向走線,橫平豎直,既美觀又短捷;還有個傳統經驗是：只要空間允許,走線越粗越好。可以明確地說,這些經驗在注重EMC的今天已經過時。

要使單片機系統有良好的EMC性能,PCB設計十分關鍵。一個具有良好的EMC性能的PCB,必須按高頻電路來設計——這是反傳統的。單片機系統按高頻電路來設計PCB的理由在于：盡管單片機系統大部分電路的工作頻率并不高,但是EMI的頻率是高的,EMC測試的模擬干擾頻率也是高的[5]。要有效抑制EMI,順利通過EMC測試,PCB的設計必須考慮高頻電路的特點。PCB按高頻電路設計的要點是：

（1）要有良好的地線層。良好的地線層處處等電位,不會產生共模電阻偶合,也不會經地線形成環流產生天線效應;良好的地線層能使EMI以最短的路徑進入地線而消失。建立良好的地線層最好的方法是采用多層板,一層專門用作線地層;如果只能用雙面板,應當盡量從正面走線,反面用作地線層,不得已才從反面過線。

（2）保持足夠的距離。對于可能出現有害耦合或幅射的兩根線或兩組或要保持足夠的距離,如濾波器的輸入與輸出、光偶的輸入與輸出、交流電源線與弱信號線等。（3）長線加低通濾波器。走線盡量短捷,不得已走的長線應當在合理的位置插入C、RC或LC低通濾波器。

（4）除了地線,能用細線的不要用粗線。因為PCB上的每一根走線既是有用信號的載體,又是接收幅射干擾的干線,走線越長、越粗,天線效應越強。

元件排列規則

1).在通常條件下,所有的元件均應布置在印制電路的同一面上，只有在頂層元件過密時，才能將一些高度有限并且發熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。

2).在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不允許元件重疊；元件排列要緊湊，輸入和輸出元件盡量遠離。

3).某元器件或導線之間可能存在較高的電位差，應加大它們的距離，以免因放電、擊穿而引起意外短路。

4).帶高電壓的元件應盡量布置在調試時手不易觸及的地方。

5).位于板邊緣的元件，離板邊緣至少有2個板厚的距離

6).元件在整個板面上應分布均勻、疏密一致。

2.按照信號走向布局原則

1).通常按照信號的流程逐個安排各個功能電路單元的位置，以每個功能電路的核心元件為中心，圍繞它進行布局。

2).元件的布局應便于信號流通，使信號盡可能保持一致的方向。多數情況下，信號的流向安排為從左到右或從上到下，與輸入、輸出端直接相連的元件應當放在靠近輸入、輸出接插件或連接器的地方。

3.防止電磁干擾

1).對輻射電磁場較強的元件，以及對電磁感應較靈敏的元件，應加大它們相互之間的距離或加以屏蔽，元件放置的方向應與相鄰的印制導線交叉。2).盡量避免高低電壓器件相互混雜、強弱信號的器件交錯在一起。

3).對于會產生磁場的元件，如變壓器、揚聲器、電感等，布局時應注意減少磁力線對印制導線的切割，相鄰元件磁場方向應相互垂直，減少彼此之間的耦合。

4).對干擾源進行屏蔽，屏蔽罩應有良好的接地。

5).在高頻工作的電路，要考慮元件之間的分布參數的影響。

4.抑制熱干擾

1).對于發熱元件，應優先安排在利于散熱的位置，必要時可以單獨設置散熱器或小風扇，以降低溫度，減少對鄰近元件的影響。

2).一些功耗大的集成塊、大或中功率管、電阻等元件，要布置在容易散熱的地方，并與其它元件隔開一定距離。

3).熱敏元件應緊貼被測元件并遠離高溫區域，以免受到其它發熱功當量元件影響，引起誤動作。

4).雙面放置元件時，底層一般不放置發熱元件。

5.可調元件的布局

對于電位器、可變電容器、可調電感線圈或微動開關等可調元件的布局應考慮整機的結構要求，若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應；若是機內調節，則應放置在印制電路板于調節的地方。

印刷電路板的設計

SMT線路板是表面貼裝設計中不可缺少的組成之一。SMT線路板是電子產品中電路元件與器件的支撐件，它實現了電路元件和器件之間的電氣連接。隨著電子技術發展，pcb板的體積越來越小，密度也越來越高，并且PCB板層不斷地增加，因此，要求PCB在整體布局、抗干擾能力、工藝上和可制造性上要求越來越高。

印刷電路板設計的主要步驟；

..1：繪制原理圖。

..2：元件庫的創建。

..3：建立原理圖與印制板上元件的網絡連接關系。..4：布線和布局。

..5：創建印制板生產使用數據和貼裝生產使用數據。

..PCB上的元件位置和外形確定后，再考慮PCB的布線。

..有了元件的位置，根據元件位置進行布線，印制板上的走線盡可能短是一個原則。走線短，占用通道和面積都小，這樣直通率會高一些。在PCB板上的輸入端和輸出端的導線應盡量避開相鄰平行，最好在二線間放有地線。以免發生電路反饋藕合。印制板如果為多層板，每個層的信號線走線方向與相鄰板層的走線方向要不同。對于一些重要的信號線應和線路設計人員達成一致意見，特別差分信號線，應該成對地走線，盡力使它們平行、靠近一些，并且長短相差不大。PCB板上所有元件盡量減少和縮短元器件之間的引線和連接，PCB板中的導線最小寬度主要由導線與絕緣層基板間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm，寬度為1-1.5mm時，通過2A的電流，溫度不會高于3度。導線寬度1.5mm時可滿足要求，對于集成電路，尤其是數字電路，通常選用0.02-0.03mm。當然，只要允許，我們盡可能的用寬線，特別是PCB板上的電源線和地線，導線的最小間距主要是由最不壞情況下的線間絕緣電阻和擊穿電壓決定。對于一些集成電路（IC）以工藝角度考慮可使間距小于5-8mm。印制導線的彎曲處一般用圓弧最小，避免使用小于90度彎的走線。而直角和夾角在高頻電路中會影響電性能，總之，印制板的布線要均勻，疏密適當，一致性好。電路中盡量避開使用大面積銅箔，否則，在使用過程中時間過長產生熱量時，易發生銅箔膨脹和脫落現象，如必須使用大面積銅箔時，可采用柵格狀導線。導線的端口則是焊盤。焊盤中心孔要比器件引線直徑大一些。焊盤太大在焊接中易形成虛焊，焊盤外徑D一般不小于（d＋1.2）mm，其中d為孔徑，對于一些密度比較大的元件的焊盤最小直徑可取（d+1.0）mm，焊盤設計完成后，要在印制板的焊盤周圍畫上器件的外形框，同時標注文字和字符。一般文字或外框的高度應該在0.9mm左右，線寬應該在0.2mm左右。并且標注文字和字符等線不要壓在焊盤上。如果為雙層板，則底層字符應該鏡像標注。

..二、為了使所設計的產品更好有效地工作，PCB在設計中不得不考慮它的抗干擾能力，并且與具體的電路有著密切的關系。

..線路板中的電源線、地線等設計尤為重要，根據不同的電路板流過電流的大小，盡量加大電源線的寬度，從而來減小環路電阻，同時電源線與地線走向以及數據傳送方向保持一致。有助于電路的抗噪聲能力的增強。PCB上即有邏輯電路又有線性電路，使它們盡量分開，低頻電路可采用單點并聯接地，實際布線可把部分串聯后再并聯接地，高頻電路采用多點串連接地。地線應短而粗，對于高頻元件周圍可采用柵格大面積地箔，地線應盡量加粗，如果地線很細的導線，接地電位隨電流的變化，使抗噪性能降低。因此應加粗接地線，使其能達到三位于電路板上的允許電流。如果設計上允許可以使接地線在2-3mm以上的直徑寬度，在數字電路中，其接地線路布成環路大多能提高抗噪聲能力。PCB的設計中一般常規在印制板的關鍵部位配置適當的退藕電容。在電源入端跨線接10-100uF的電解電容，一般在20-30管腳的附近，都應布置一個0.01PF的瓷片電容，一般在20-30管腳的集成電路芯片的電源管腳附近，都應布置一個0.01PF的磁片電容，對于較大的芯片，電源引腳會有幾個，最好在它們附近都加一個退藕電容，超過200腳的芯片，則在它四邊上都加上至少二個退藕電容。如果空隙不足，也可4-8個芯片布置一個1-10PF鉭電容，對于抗干擾能力弱、關斷電源變化大的元件應在該元件的電源線和地線之間直接接入退藕電容，以上無論那種接入電容的引線不易過長。

..三、線路板的元件和線路設計完成后，接上來要考慮它的工藝設計，目的將各種不良因素消滅在生產開始之前，同時又要兼顧線路板的可制造性，以便生產出優質的產品和批量進行生產。

..前面在說元件得定位及布線時已經把線路板的工藝方面涉及到一些。線路板的工藝設計主要是把我們設計出的線路板與元件通過SMT生產線有機的組裝在一起，從而實現良好電氣連接達到我們設計產品的位置布局。焊盤設計，布線以抗干擾性等還要考慮我們設計出的板子是不是便于生產，能不能用現代組裝技術－SMT技術進行組裝，同時要在生產中達到不讓產生不良品的條件產生設計高度。具體有以下幾個方面：

..1：不同的SMT生產線有各自不同的生產條件，但就PCB的大小，pcb的單板尺寸不小于200*150mm。如果長邊過小可以采用拼版，同時長與寬之比為3：2或4：3電路板面尺寸大于200×150mm時，應考慮電路板所受的機械強度。

..2：當電路板尺寸過小，對于SMT整線生產工藝很難，更不易于批量生產，最好方法采用拼板形式，就是根據單板尺寸，把2塊、4塊、6塊等單板組合到一起，構成一個適合批量生產的整板，整板尺寸要適合可貼范圍大小。

..3：為了適應生產線的貼裝，單板要留有3-5mm的范圍不放任何元件，拼板留有3-8mm的工藝邊，工藝邊與PCB的連接有三種形式：A無搭邊，有分離槽，B有搭邊，又有分離槽，C有搭邊，無分離槽。設有沖裁用工藝搭國。根據PCB板的外形，有途等適用不同的拼板形式。對PCB的工藝邊根據不同機型的定位方式不同，有的要在工藝邊上設有定位孔，孔的直徑在4-5厘米，相對比而言，要比邊定位精度高，因此有定位孔定位的機型在進行PCB加工時，要設有定位孔，并且孔設計的要標準，以免給生產帶來不便。

..4：為了更好的定位和實現更高的貼裝精度，要為PCB設上基準點，有無基準點和設的好與壞直接影響到SMT生產線的批量生產?；鶞庶c的外形可為方形、圓形、三角形等。并且直徑大約在1-2mm范圍之內，在基準點的周圍要在3-5mm的范圍之內，不放任何元件和引線。同時基準點要光滑、平整，不要任何污染?；鶞庶c的設計不要太靠近板邊，要有3-5mm的距離。

..5：從整體生產工藝來說，其板的外形最好為距形，特別對于波峰焊。采用矩形便于傳送。如果PCB板有缺槽要用工藝邊的形式補齊缺槽，對于單一的SMT板允許有缺槽。但缺槽不易過大應小于有邊長長度的1/3。

第五篇：PCB布板經驗總結

PCB供電系統..................................................................................................................................1 PCB電源供電系統設計概覽..................................................................................................1 直流IR壓降.............................................................................................................................2 交流電源地阻抗分析...............................................................................................................3 協同設計概念...........................................................................................................................5 硬件布板經驗談...............................................................................................................................6 時鐘線走線...............................................................................................................................6 接口走線要求...........................................................................................................................7 LVDS布板指導...............................................................................................................................7 選擇LVDS電纜時應遵循的原則：......................................................................................8 PCB Layout中的走線策略..............................................................................................................9 晶振與匹配電容的總結.................................................................................................................11 晶振旁的電阻（并聯與串聯）.............................................................................................12

一、石英晶體振蕩器的基本原理.........................................................................................13

二、石英晶體振蕩器類型特點.............................................................................................20

三、石英晶體振蕩器的主要參數.........................................................................................20

四、石英晶體振蕩器的發展趨勢.........................................................................................21

五、石英晶體振蕩器的應用.................................................................................................21 晶振的負載電容.....................................................................................................................22 電力系統電壓名稱術語.................................................................................................................23 PCB 50問.......................................................................................................................................13

PCB供電系統

當今，在沒有透徹掌握芯片、封裝結構及PCB的電源供電系統特性時，高速電子系統的設計是很難成功的。事實上，為了滿足更低的供電電壓、更快的信號翻轉速度、更高的集成度和許多越來越具有挑戰性的要求，很多走在電子設計前沿的公司在產品設計過程中為了確保電源和信號的完整性，對電源供電系統的分析投入了大量的資金，人力和物力。

電源供電系統(PDS)的分析與設計在高速電路設計領域，特別是在計算機、半導體、通信、網絡和消費電子產業中正變得越來越重要。隨著超大規模集成電路技術不可避免的進一步等比縮小，集成電路的供電電壓將會持續降低。隨著越來越多的生產廠家從130nm技術轉向90nm技術，可以預見供電電壓會降到1.2V，甚至更低，而同時電流也會顯著地增加。從直流IR壓降到交流動態電壓波動控制來看，由于允許的噪聲范圍越來越小，這種發展趨勢給電源供電系統的設計帶來了巨大的挑戰。

PCB電源供電系統設計概覽

通常在交流分析中，電源地之間的輸入阻抗是用來衡量電源供電系統特性的一個重要的觀測量。對這個觀測量的確定在直流分析中則演變成為IR壓降的計算。無論在直流或交流的分析中，影響電源供電系統特性的因素有：PCB的分層、電源板層平面的形狀、元器件的布局、過孔和管腳的分布等等。

圖1：PCB上一些常見的會增加電流路徑阻性的物理結構設計。

電源地之間的輸入阻抗概念就可以應用在對上述因素的仿真和分析中。比如，電源地輸入阻抗的一個非常廣泛的應用是用來評估板上去耦電容的放置問題。隨著一定數量的去耦電容被放置在板上，電路板本身特有的諧振可以被抑制掉，從而減少噪聲的產生，還可以降低電路板邊緣輻射以緩解電磁兼容問題。為了提高電源供電系統的可靠性和降級系統的制造成本，系統設計工程師必須經?？紤]如何經濟有效地選擇去耦電容的系統布局。

高速電路系統中的電源供電系統通?？梢苑殖尚酒⒓呻娐贩庋b結構和PCB三個物理子系統。芯片上的電源柵格由交替放置的幾層金屬層構成，每層金屬由X或Y方向的金屬細條構成電源或地柵格，過孔則將不同層的金屬細條連接起來。

對于一些高性能的芯片，無論內核或是IO的電源供電都集成了很多去耦單元。集成電路封

裝結構，如同一個縮小了的PCB，有幾層形狀復雜的電源或地平板。在封裝結構的上表面，通常留有去耦電容的安裝位置。PCB則通常含有連續的面積較大的電源和地平板，以及一些大大小小的分立去耦電容元件，及電源整流模塊(VRM)。邦定線、C4凸點、焊球則把芯片、封裝和PCB連接在了一起。

整個電源供電系統要保證給各個集成電路器件提供在正常范圍內穩定的電壓。然而，開關電流和那些電源供電系統中寄生的高頻效應總是會引入電壓噪聲。其電壓變化可以由下式計算得到：

這里ΔV是在器件處觀測到的電壓波動，ΔI是開關電流。Z是在器件處觀測到的整個電源供電系統電源與地之間的輸入阻抗。為了減小電壓波動，電源與地之間要保持低阻。在直流情況下，由于Z變成了純電阻，低阻就對應了低的電源供電IR壓降。在交流情況下，低阻能使開關電流產生的瞬態噪聲也變小。當然，這就需要Z在很寬的頻帶上都要保持很小。

圖2：Sigrity PowerDC計算得到電源板層上的電流分布。

注意到電源和地通常用來作為信號回路和參考平面，因此電源供電系統與信號分布系統之間有著很緊密的關系。然而，由于篇幅的限制，同步開關噪聲(IO SSO)引入的電源供電系統的噪聲現象和電流回路控制問題將不在這里討論。以下幾節將忽略信號系統，而單純注重電源供電系統的分析。

直流IR壓降

由于芯片的電源柵格(Power Grid)的特征尺寸很小(幾微米甚至更小)，芯片內的電阻損耗嚴重，因此芯片內的IR壓降已經被廣泛地研究。而在下面幾種情況下，PCB上的IR壓降(在幾十到幾百毫伏的范圍內)對高速系統設計同樣會有較大的影響。

電源板層上有Swiss-Chess結構、Neck-Down結構和動態布線造成的板平面被分割等情況(圖1)；電源板層上電流通過的器件管腳、過孔、焊球、C4凸點的數量不夠，電源平板厚度不足，電流通路不均衡等；系統設計需要低電壓、大電流，又有較緊的電壓浮動的范圍。

圖3：包括和不包括電源整流模塊的平板對輸入阻抗。

例如，一個高密度和高管腳數的器件由于有大量的過孔和反焊盤，在芯片封裝結構及PCB的電源分配層上往往會形成所謂的Swiss-Chess結構效應。Swiss-Chess結構會產生很多高阻性的微小金屬區域。根據，由于電源供電系統中有這樣的高阻電流通路，送到PCB上元器件的電壓或電流有可能會低于設計要求。因此一個好的直流IR壓降仿真模擬是估計電源供電系統允許壓降范圍的關鍵。通過各種各樣可能性的分析為布局布線前后提供設計方案或規則。

布線工程師、系統工程師、信號完整性工程師和電源設計工程師還可以將IR壓降分析結合在約束管理器(constraint manager)中，作為對PCB上每一個電源和地網表進行設計規則核查的最終檢驗工具(DRC)。這種通過自動化軟件分析的設計流程可以避免靠目測，甚至經驗所不能發現的復雜電源供電系統結構上的布局布線問題。圖2展示了IR壓降分析可以準確地指出一高性能PCB上電源供電系統中關鍵電壓電流的分布。

交流電源地阻抗分析

很多人知道一對金屬板構成一個平板電容器，于是認為電源板層的特性就是提供平板電容以確保供電電壓的穩定。在頻率較低，信號波長遠遠大于平板尺寸時，電源板層與地板的確構成了一個電容。

然而，當頻率升高時，電源板層的特性開始變得復雜了。更確切地說，一對平板構成了一個平板傳輸線系統。電源與地之間的噪聲，或與之對應的電磁場遵循傳輸線原理在板之間傳播。當噪聲信號傳播到平板的邊緣時，一部分高頻能量會輻射出去，但更大一部分能量會反射回

去。來自平板不同邊界的多重反射構成了PCB中的諧振現象。

圖4：三種設置情況下 PowerSI計算得到的PCB輸入阻抗曲線。(a)不包含電源整流模塊；(b)包含電源整流模塊；(c)包含電源整流模塊和一些去耦電容。

在交流分析中，PCB的電源地阻抗諧振是個特有的現象。圖3展示了一對電源板層的輸入阻抗。為了比較，圖中還畫了一個純電容和一個純電感的阻抗特性。板的尺寸是30cm×20cm，板間間距是100um，填充介質是FR4材料。板上的電源整流模塊用一個3nH的電感來代替。顯示純電容阻抗特性的是一個20nF的電容。從圖上可以看出，在板上沒有電源整流模塊時，在幾十兆的頻率范圍內，平板的阻抗特性(紅線)和電容(藍線)一樣。在100MHz以上，平板的阻抗特性呈感性(沿著綠線)。到了幾百兆的頻率范圍后，幾個諧振峰的出現顯示了平板的諧振特性，這時平板就不再是純感性的了。

至此，很明顯，一個低阻的電源供電系統(從直流到交流)是獲得低電壓波動的關鍵：減少電感作用，增加電容作用，消除或降低那些諧振峰是設計目標。為了降低電源供電系統的阻抗，應遵循以下一些設計準則： 1.降低電源和地板層之間的間距； 2.增大平板的尺寸；

3.提高填充介質的介電常數； 4.采用多對電源和地板層。然而，由于制造或一些其他的設計考慮，設計工程師還需要用一些較為靈活的有效的方法來改變電源供電系統的阻抗。為了減小阻抗并且消除那些諧振峰，在PCB上放置分立的去耦電容便成為常用的方法。

圖4顯示了在三種不同設置下，用Sigrity PowerSI計算得到的電源供電系統的輸入阻抗： a.沒有電源整流模塊，沒有去耦電容放置在板上。

b.電源整流模塊用短路來模擬，沒有去耦電容放置在板上。c.電源整流模塊用短路來模擬，去耦電容放置在板上。從圖中可見，例子a藍線，在集成電路芯片的位置處觀測到的電源供電系統的輸入阻抗在低頻時呈現出容性。隨著頻率的增加，第一個自然諧振峰出現在800MHz的頻率處。此頻率的波長正對應了電源地平板的尺寸。

例子b的綠線，輸入阻抗在低頻時呈現出感性。這正好對應了從集成電路芯片的位置到電源整流模塊處的環路電感。這個環路電感和平板電容一起引入了在200MHz的諧振峰。例子c的紅線，在板上放置了一些去耦電容后，那個200MHz的諧振峰被移到了很低的頻率處(<20MHz)，并且諧振峰的峰值也降低了很多。第一個較強的諧振峰則出現在大約1GHz處。由此可見，通過在PCB上放置分立的去耦電容，電源供電系統在主要的工作頻率范圍內可以實現較低的并且是平滑的交流阻抗響應。因此，電源供電系統的噪聲也會很低。

圖5：針對不同結構仿真計算得到的輸入阻抗。不考慮芯片和封裝結構(紅線)；考慮封裝結構(藍線)；考慮芯片、封裝和電路板(綠線)。

在板上放置分立的去耦電容使得設計師可以靈活地調整電源供電系統的阻抗，實現較低的電源地噪聲。然而，如何選擇放置位置、選用多少以及選用什么樣的去耦電容仍舊是一系列的設計問題。因此，對一個特定的設計尋求最佳的去耦解決方案，并使用合適的設計軟件以及進行大量的電源供電系統的仿真模擬往往是必須的。

協同設計概念

圖4實際上還揭示了另一個非常重要的事實，即PCB上放置分立的去耦電容的作用頻率范圍僅僅能達到幾百兆赫茲。頻率再高，每個分立去耦電容的寄生電感以及板層和過孔的環路電感(電容至芯片)將會極大地降低去耦效果，僅僅通過PCB上放置分立的去耦電容是無法進一步降低電源供電系統的輸入阻抗的。從幾百兆赫茲到更高的頻率范圍，封裝結構的電源供電系統的板間電容，以及封裝結構上放置的分立去耦電容將會開始起作用。到了GHz頻率范圍，芯片內電源柵格之間的電容以及芯片內的去耦電容是唯一的去耦解決方案。

圖5顯示了一個例子，紅線是一個PCB上放置一些分立的去耦電容后得到的輸入阻抗。第一個諧振峰出現在600MHz到700MHz。在考慮了封裝結構后，附加的封裝結構的電感將諧振峰移到了大約450MHz處，見藍線。在包括了芯片電源供電系統后，芯片內的去耦電容將那些高頻的諧振峰都去掉了，但同時卻引入了一個很弱的30MHz諧振峰，見綠線。這個

30MHz的諧振在時域中會體現為高頻翻轉信號的中頻包絡上的一個電壓波谷。芯片內的去耦是很有效的，但代價卻是要用去芯片內寶貴的空間和消耗更多的漏電流。將芯片內的去耦電容挪到封裝結構上也許是一個很好的折衷方案，但要求設計師擁有從芯片、封裝結構到PCB的整個系統的知識。但通常，PCB的設計師無法獲得芯片和封裝結構的設計數據以及相應的仿真軟件包。對于集成電路設計師，他們通常不關心下端的封裝和電路板的設計。但顯然采用協同設計概念對整個系統、芯片-封裝-電路板的電源供電系統進行優化分析設計是將來發展的趨勢。一些走在電子設計前沿的公司事實上已經這樣做了。

硬件布板經驗談

時鐘線走線

1.表面層無時鐘布線或布線長度=<500mil(關鍵時鐘表層布線=<200mil)；并且要要完整地平面作回

流，未跨分割或跨分割位置已作橋接處理

2.晶振及時鐘驅動電路區域TOP層無其它布線穿過；（這條有時比較難滿足）

3.信號線周圍避免有其它信號線，在必要時滿足3W原則（兩線中心距為線寬的3倍），這點在布

數據線或地址線排線時，一般不作此種方案考慮，而重點考慮時序（等長）。

4.在可能的情況下，電原層應盡量滿足20h原則：即電源層邊界相對于地層邊界內縮板厚度的20倍

**20H規則：由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為邊緣效應。可以將電源層內縮，使得電場只在接地層的范圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮20H則可以將70%的電場限制在接地邊沿內；內縮100H則可以將98%的電場限制在內。

5.不同頻率時鐘之間滿足3W原則

**3W規則：為了減少線間竄擾，應保證線間距足夠大，當線中心距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W規則。

6.當時鐘信號換層且回流參考平面也改變時，一般在時鐘線換層過孔旁布一接地孔

7.時鐘布線與I/O接口、拉手條的間距>=1000mil

8.時鐘線與相鄰平面層布線的平等長度<=1000mil

9.多負載時鐘結構盡量采用星形，在實際實現中一般采用在走到多負載點相對中心位置進行等長

分叉方式，10.SDRAM布線中，SDCLK與DATA的長度相差<=800mil

11.帶狀線（中間層走線）的典型傳輸速度為180ps/inch，微帶線(表層走線)為140ps/inch 6

接口走線要求

1.差分布線規則：并行且等距、同層、等長

接口變壓器與接口連接器之間的網絡長度小于1000mil

3.跨分割的復位線在跨分割處加橋接措施

4.接口電路的布線應遵循先防護、后濾波的原則

5.接口變壓器、光耦等隔離器件初、次級互相隔離，無相鄰平面等耦合通路，對相應的參考平面隔離寬度大于100mil 板的堆疊：

1.元件層的臨近層為地平面，提供器件屏蔽層以及為定層布線層提供參考平面

2.所有信號層盡可能與地平面相鄰

3.盡量避免2信號層直接相鄰

4.主電源盡可能與其對應地相鄰

5.兼顧層壓結構對稱性 其他布線注意點：

1.電源層和地層之間的EMC環境較差，應避免布置對干擾敏感的信號

2.信號線必須無直角

3.布線盡可能靠近一個平面，并避免跨分割，若必須跨分割或者無法靠近電源地平面，這些情況僅允許在低速信號線中存在

LVDS布板指導

LVDS布局&布線應該考慮的因素： 1．差分走線； 2.阻抗匹配； 3.串擾(crosstalk)：4.電磁干擾（EMI）；

一：差分走線：

1.使反射盡量最小，并使共模噪聲反射盡可能存在；差分走線越近越好；避免差分走線阻抗不均勻（阻抗變化，直角線）；整個走線工程應該保持差分線的寬度保持不變。

2.為了減少傾斜(skew)，兩差分線的長度應該保持一致，否則導致終端相位有差異，降低系統的性能。

3.盡量減少信號路徑中的過孔(Via)的數量＆阻抗的不均勻。

4.任何寄生負載（比如：寄生電容）應該在同一差分對中保持一致。5.應用45°角走線代替90°腳走線。

二： 阻抗匹配：

阻抗不匹配將導致共模噪聲的增加并且產生電磁干擾（EMI），所以應該選擇一匹配電阻＆差分線的阻抗相一致。（100Ohm）.1.在原理發送端的地方放一匹配電阻（100Ohm）;2.應用0603或者0805尺寸的芯片電阻；

3.終端阻抗＆終端的距離應小于7mm，盡可能那的靠近接收端；

三：差分信號＆單端信號的串擾：

1.為了避免單端信號＆LVDS信號產生串擾，應盡量使二者分層。如果單端信號＆差分信號走的太近，將會產生共模噪聲，從而造成接收端的假出發，降低信號的質量，減少信號的噪聲冗余量。

2.如果兩者在同一層，應使兩者至少相距12mm.VCC＆GND也應該分開。

四：電磁干擾（EMI）：

走線的電磁輻射可以產生橫向電磁波，這種波如果逃脫屏蔽就會導致電磁兼容（EMC）的失敗。單端傳輸（比如：CMOS，TTL）所有暴露的線都能產生輻射，橫向波伴隨在這些走線的周圍，一旦逃脫系統就會產生電磁干擾的問題。LVDS走線彼此能相互消弱電磁波，成對出現，只有在邊緣區域才能產生逃逸的現象，因此LVDS走線作為傳輸系統對單端傳輸（COMS，TTL）電磁干擾較少。電磁干擾方面微帶線＆帶狀線的優點： 微帶線差分對下面的地平面的能有效地降低EMI，帶狀線上下均是地平面，能獲得叫好的電磁干擾性能，但是有如下缺點： 1． 較長的傳輸時間（1.5倍于微帶線）； 2． 需要較多的過孔； 3． 要求較多的層； 4． 需要的精確的100歐姆的匹配電阻較難實現； 為了更好的耦合電磁波，微帶線＆帶狀線的尺寸應該滿足如下： 圖2： 差分對想要較好的耦合需要的條件： S<2W;S2S: 總 的 指 導 原 則（電源＆布局）

1)在低頻（500－600MHz）時，選用FR－4材料制造；在更高速度的時候選用G－FEK或者Teflon來設計生產。2)用旁路電容旁路所有的電源平面，旁路電容的大小由電源噪聲的頻譜決定，所選用的電容應該能慮去最大功率的部分（通常在100－300MHz）。典型的利用10UF，3V的Ta電容。

3)所有的電源的VCC?DCKLK＆VCC－CKOUT管腳應該用0.1、0.01、0.001UF的mica(云母)、Ceramic(磁珠)或者0805尺寸的貼片電容并行連接進行旁路，這些電容應該放在管腳的下面，另外還要加一個2.7UF的電容。

4)盡量使LVDS收發端靠近接線器（Connector）;5)發端輸出腳和連接器之間的走線物理長度應該小于5mm,以此來降低偏斜(Skew);6)LVDS信號線＆TTL信號線分層，降低串擾 7)LVDS的電源＆地分層；

8)應用高阻抗低電容的寬帶SCOPE探針； 9)使stub的長度盡可能短；

10)如干過孔用來連接電源＆地平面； LVDS電纜（Cable）: 板和板之間的LVDS信號通過電纜線傳輸，由于阻抗匹配＆低延時的要求，一般電纜線不能滿足，選擇LVDS電纜時應遵循的原則：

1.電纜應滿足LVDS阻抗匹配的要求； 2.電纜線應具有較低的延時（Skew）;3.兩路應該平衡（兩路的延時應該相同）； 低速，短距時帶狀線可以應用；高速，長距時應用雙絞線。應用帶狀線的時候應該注意： 差分對之間應該用地隔開，且邊緣的兩路不傳送信號。圖3： LVDS也可以用同軸電纜＆雙軸電纜傳輸，雙軸電纜比同軸電纜具有較好的平衡性，因此產生較少的電磁干擾。圖4： 最合適的選擇是雙絞線，短距離（大約0.5m），選用CAT3平衡雙絞線，更長的距離（超過0.5m，速度超過500MHz）用CAT5平衡雙絞線。LVDS連接器： 連接器（Connector）用來連接不同的板之間的LVDS信號，此時連接器的選擇有如下規則： 1.連接器必須是低傾斜，阻抗匹配； 2.必須有相同長度的導線； 3.連接器中，差分對應在相鄰的接口中； 4.地管腳應放在差分對之間； 5.連接器的末端腳應

該接地，不能做高

PCB Layout中的走線策略

布線（Layout）是PCB設計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統的性能，大多數高速的設計理論也要最終經過Layout得以實現并驗證，由此可見，布線在高速PCB設計中是至關重要的。下面將針對實際布線中可能遇到的一些情況，分析其合理性，并給出一些比較優化的走線策略。主要從直角走線，差分走線，蛇形線等三個方面來闡述。

1． 直角走線

直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標準之一，那么直角走線究竟會對信號傳輸產生多大的影響呢？從原理上說，直角走線會使傳輸線的線寬發生變化，造成阻抗的不連續。其實不光是直角走線，頓角，銳角走線都可能會造成阻抗變化的情況。直角走線的對信號的影響就是主要體現在三個方面：一是拐角可以等效為傳輸線上的容性負載，減緩上升時間；二是阻抗不連續會造成信號的反射；三是直角尖端產生的EMI。

傳輸線的直角帶來的寄生電容可以由下面這個經驗公式來計算： C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效電容（單位：pF），W指走線的寬度（單位：inch），εr指介質的介電常數，Z0就是傳輸線的特征阻抗。舉個例子，對于一個4Mils的50歐姆傳輸線（εr為4.3）來說，一個直角帶來的電容量大概為0.0101pF，進而可以估算由此引起的上升時間變化量：

T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通過計算可以看出，直角走線帶來的電容效應是極其微小的。

由于直角走線的線寬增加，該處的阻抗將減小，于是會產生一定的信號反射現象，我們可以根據傳輸線章節中提到的阻抗計算公式來算出線寬增加后的等效阻抗，然后根據經驗公式計算反射系數：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走線導致的阻抗變化在7%-20%之間，因而反射系數最大為0.1左右。而且，從下圖可以看到，在W/2線長的時間內傳輸線阻抗變化到最小，再經過W/2時間又恢復到正常的阻抗，整個發生阻抗變化的時間極短，往往在10ps之內，這樣快而且微小的變化對一般的信號傳輸來說幾乎是可以忽略的。

很多人對直角走線都有這樣的理解，認為尖端容易發射或接收電磁波，產生EMI，這也成為許多人認為不能直角走線的理由之一。然而很多實際測試的結果顯示，直角走線并不會比直線產生很明顯的EMI。也許目前的儀器性能，測試水平制約了測試的精確性，但至少說明了一個問題，直角走線的輻射已經小于儀器本身的測量誤差。

總的說來，直角走線并不是想象中的那么可怕。至少在GHz以下的應用中，其產生的任何諸如電容，反射，EMI等效應在TDR測試中幾乎體現不出來，高速PCB設計工程師的重點還是應該放在布局，電源/地設計，走線設計，過孔等其他方面。當然，盡管直角走線帶來的影響不是很嚴重，但并不是說我們以后都可以走直角線，注意細節是每個優秀工程師必備的基本素質，而且，隨著數字電路的飛速發展，PCB工程師處理的信號頻率也會不斷提高，到10GHz以上的RF設計領域，這些小小的直角都可能成為高速問題的重點對象。

2． 差分走線

差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分結構設計，什么另它這么倍受青睞呢？在PCB設計中又如何能保證其良好的性能呢？帶著這兩個問題，我們進行下一部分的討論。何為差分信號？通俗地說，就是驅動端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。

差分信號和普通的單端信號走線相比，最明顯的優勢體現在以下三個方面：

a.抗干擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。

b.能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

c.時序定位精確，由于差分信號的開關變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。

對于PCB工程師來說，最關注的還是如何確保在實際走線中能完全發揮差分走線的這些優勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射?！氨M量靠近原則”有時候也是差分走線的要求之一。但所有這些規則都不是用來生搬硬套的，不少工程師似乎還不了解高速差分信號傳輸的本質。下面重點討論一下PCB差分信號設計中幾個常見的誤區。誤區一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。造成這種誤區的原因是被表面現象迷惑，或者對高速信號傳輸的機理認識還不夠深入。差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑，其實在信號回流分析上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的回路進行回流，最大的區別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強，那一種就成為主要的回流通路.在PCB電路設計中，一般差分走線之間的耦合較小，往往只占10~20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當地平面發生不連續的時候，無參考平面的區域，差分走線之間的耦合才會提供主要的回流通路，盡管參考平面的不連續對差分走線的影響沒有對普通的單端走線來的嚴重，但還是會降低差分信號的質量，增加EMI，要盡量避免。也有些設計人員認為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗回路，勢必會造成EMI輻射，這種做法弊大于利。

誤區二：認為保持等間距比匹配線長更重要。在實際的PCB布線中，往往不能同時滿足差分設計的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通過適當的繞線才能達到線長匹配的目的，但帶來的結果必然是差分對的部分區域無法平行.PCB差分走線的設計中最重要的規則就是匹配線長，其它的規則都可以根據設計要求和實際應用進行靈活處理。

誤區三：認為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強他們的耦合，既可以提高對噪聲的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種

做法在大多數情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制EMI的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離呈平方關系遞減的，一般線間距超過4倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結構在高頻的（10G以上）IC封裝PCB設計中經常會用采用，被稱為CPW結構，可以保證嚴格的差分阻抗控制（2Z0）.差分走線也可以走在不同的信號層中，但一般不建議這種走法，因為不同的層產生的諸如阻抗、過孔的差別會破壞差模傳輸的效果，引入共模噪聲。此外，如果相鄰兩層耦合不夠緊密的話，會降低差分走線抵抗噪聲的能力，但如果能保持和周圍走線適當的間距，串擾就不是個問題。在一般頻率（GHz以下），EMI也不會是很嚴重的問題，實驗表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經達到60dB，足以滿足FCC的電磁輻射標準，所以設計者根本不用過分擔心差分線耦合不夠而造成電磁不兼容問題。

3． 蛇形線

蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節延時，滿足系統時序設計要求。設計者首先要有這樣的認識：蛇形線會破壞信號質量，改變傳輸延時，布線時要盡量避免使用。但實際設計中，為了保證信號有足夠的保持時間，或者減小同組信號之間的時間偏移，往往不得不故意進行繞線。那么，蛇形線對信號傳輸有什么影響呢？走線時要注意些什么呢？其中最關鍵的兩個參數就是平行耦合長度（Lp）和耦合距離（S），很明顯，信號在蛇形走線上傳輸時，相互平行的線段之間會發生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大?？赡軙е聜鬏斞訒r減小，以及由于串擾而大大降低信號的質量，其機理可以參考第三章對共模和差模串擾的分析。下面是給Layout工程師處理蛇形線時的幾點建議：

1． 盡量增加平行線段的距離（S），至少大于3H，H指信號走線到參考平面的距離。通俗的說就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應。

2． 減小耦合長度Lp，當兩倍的Lp延時接近或超過信號上升時間時，產生的串擾將達到飽和。

3． 帶狀線（Strip-Line）或者埋式微帶線（Embedded Micro-strip）的蛇形線引起的信號傳輸延時小于微帶走線（Micro-strip）。理論上，帶狀線不會因為差模串擾影響傳輸速率。4． 高速以及對時序要求較為嚴格的信號線，盡量不要走蛇形線，尤其不能在小范圍內蜿蜒走線。

5． 可以經常采用任意角度的蛇形走線，能有效的減少相互間的耦合。

6． 高速PCB設計中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號質量，所以只作時序匹配之用而無其它目的。

7． 有時可以考慮螺旋走線的方式進行繞線，仿真表明，其效果要優于正常的蛇形走線。

晶振與匹配電容的總結

匹配電容-----負載電容是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。一般晶振兩端所接電容是所要求的負載電容的兩倍。這樣并聯起來就接近負載電容了。

2．負載電容是指在電路中跨接晶體兩端的總的外界有效電容。他是一個測試條件，也是一

個使用條件。應用時一般在給出負載電容值附近調整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負載諧振電阻。

3．一般情況下，增大負載電容會使振蕩頻率下降，而減小負載電容會使振蕩頻率升高 4．負載電容是指晶振的兩條引線連接IC塊內部及外部所有有效電容之和，可看作晶振片在電路中串接電容。負載頻率不同決定振蕩器的振蕩頻率不同。標稱頻率相同的晶振，負載電容不一定相同。因為石英晶體振蕩器有兩個諧振頻率，一個是串聯揩振晶振的低負載電容晶振：另一個為并聯揩振晶振的高負載電容晶振。所以，標稱頻率相同的晶振互換時還必須要求負載電容一至，不能冒然互換，否則會造成電器工作不正常。

晶振旁的電阻（并聯與串聯）

一份電路在其輸出端串接了一個22K的電阻，在其輸出端和輸入端之間接了一個10M的電阻，這是由于連接晶振的芯片端內部是一個線性運算放大器，將輸入進行反向180度輸出，晶振處的負載電容電阻組成的網絡提供另外180度的相移，整個環路的相移360度，滿足振蕩的相位條件，同時還要求閉環增益大于等于1，晶體才正常工作。晶振輸入輸出連接的電阻作用是產生負反饋，保證放大器工作在高增益的線性區，一般在M歐級，輸出端的電阻與負載電容組成網絡，提供180度相移，同時起到限流的作用，防止反向器輸出對晶振過驅動，損壞晶振。

和晶振串聯的電阻常用來預防晶振被過分驅動。晶振過分驅動的后果是將逐漸損耗減少晶振的接觸電鍍，這將引起頻率的上升，并導致晶振的早期失效，又可以講drive level調整用。用來調整drive level和發振余裕度。

Xin和Xout的內部一般是一個施密特反相器,反相器是不能驅動晶體震蕩的.因此,在反相器的兩端并聯一個電阻,由電阻完成將輸出的信號反向 180度反饋到輸入端形成負反饋,構成負反饋放大電路.晶體并在電阻上,電阻與晶體的等效阻抗是并聯關系,自己想一下是電阻大還是電阻小對晶體的阻抗影響小大? 電阻的作用是將電路內部的反向器加一個反饋回路，形成放大器，當晶體并在其中會使反饋回路的交流等效按照晶體頻率諧振，由于晶體的Q值非常高，因此電阻在很大的范圍變化都不會影響輸出頻率。過去，曾經試驗此電路的穩定性時，試過從100K～20M都可以正常啟振，但會影響脈寬比的。

晶體的Q值非常高, Q值是什么意思呢？ 晶體的串聯等效阻抗是 Ze = Re + jXe, Re<< |jXe|, 晶體一般等效于一個Q很高很高的電感，相當于電感的導線電阻很小很小。Q一般達到10^-4量級。

避免信號太強打壞晶體的。電阻一般比較大，一般是幾百K。

串進去的電阻是用來限制振蕩幅度的，并進去的兩顆電容根據LZ的晶振為幾十MHZ一般是在20~30P左右，主要用與微調頻率和波形，并影響幅度，并進去的電阻就要看 IC

spec了，有的是用來反饋的，有的是為過EMI的對策

可是轉化為 并聯等效阻抗后，Re越小，Rp就越大，這是有現成的公式的。晶體的等效Rp很大很大。外面并的電阻是并到這個Rp上的，于是，降低了Rp值-----＞ 增大了Re-----＞ 降低了Q 關于晶振

石英晶體振蕩器是高精度和高穩定度的振蕩器，被廣泛應用于彩電、計算機、遙控器等各類振蕩電路中，以及通信系統中用于頻率發生器、為數據處理設備產生時鐘信號和為特定系統提供基準信號。

PCB 50問

1、如何選擇PCB板材？

選擇PCB板材必須在滿足設計需求和可量產性及成本中間取得平衡點。設計需求包含電氣和機構這兩部分。通常在設計非常高速的PCB板子(大于GHz的頻率)時這材質問題會比較重要。例如，現在常用的FR-4材質，在幾個GHz的頻率時的介質損(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(dielectric constant)和介質損在所設計的頻率是否合用。

2、如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數字地對模擬地的噪聲干擾。

3、在高速設計中，如何解決信號的完整性問題？

信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調整走線的拓樸。

4、差分布線方式是如何實現的？

差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實現的方式較多。

5、對于只有一個輸出端的時鐘信號線，如何實現差分布線？ 要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時鐘信號是無法使用差分布線的。

6、接收端差分線對之間可否加一匹配電阻？

接收端差分線對間的匹配電阻通常會加, 其值應等于差分阻抗的值。這樣信號品質會好些。

7、為何差分對的布線要靠近且平行？

對差分對的布線方式應該要適當的靠近且平行。所謂適當的靠近是因為這間距會影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。

8、如何處理實際布線中的一些理論沖突的問題

1.基本上, 將模/數地分割隔離是對的。要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。2.晶振是模擬的正反饋振蕩電路, 要有穩定的振蕩信號, 必須滿足loop gain與phase的規范, 而這模擬信號的振蕩規范很容易受到干擾, 即使加ground guard traces可能也無法完全隔離干擾。而且離的太遠, 地平面上的噪聲也會影響正反饋振蕩電路。所以, 一定要將晶振和芯片的距離進可能靠近。3.確實高速布線與EMI的要求有很多沖突。但基本原則是因EMI所加的電阻電容或ferrite bead, 不能造成信號的一些電氣特性不符合規范。所以, 最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題, 如高速信號走內層。最后才用電阻電容或ferrite bead的方式, 以降低對信號的傷害。

9、如何解決高速信號的手工布線和自動布線之間的矛盾？

現在較強的布線軟件的自動布線器大部分都有設定約束條件來控制繞線方式及過孔數目。

各家EDA公司的繞線引擎能力和約束條件的設定項目有時相差甚遠。例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等。這會影響到自動布線出來的走線方式是否能符合設計者的想法。另外, 手動調整布線的難易也與繞線引擎的能力有絕對的關系。例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。所以, 選擇一個繞線引擎能力強的布線器, 才是解決之道。

10、關于test coupon。

test coupon是用來以TDR(Time Domain Reflectometer)測量所生產的PCB板的特性阻抗是否滿足設計需求。一般要控制的阻抗有單根線和差分對兩種情況。所以，test coupon上的走線線寬和線距(有差分對時)要與所要控制的線一樣。最重要的是測量時接地點的位置。為了減少接地引線(ground lead)的電感值，TDR探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)，所以，test coupon上量測信號的點跟接地點的距離和方式要符合所用的探棒。詳情參考如下鏈接1.http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf2.http://(點選Application notes)

11、在高速PCB設計中，信號層的空白區域可以敷銅，而多個信號層的敷銅在接地和接電源上應如何分配？

一般在空白區域的敷銅絕大部分情況是接地。只是在高速信號線旁敷銅時要注意敷銅與信號線的距離，因為所敷的銅會降低一點走線的特性阻抗。也要注意不要影響到它層的特性阻抗，例如在dual stripline的結構時。

12、是否可以把電源平面上面的信號線使用微帶線模型計算特性阻抗？電源和地平面之間的信號是否可以使用帶狀線模型計算？

是的，在計算特性阻抗時電源平面跟地平面都必須視為參考平面。例如四層板: 頂層-電源層-地層-底層，這時頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。

13、在高密度印制板上通過軟件自動產生測試點一般情況下能滿足大批量生產的測試要求嗎？

一般軟件自動產生測試點是否滿足測試需求必須看對加測試點的規范是否符合測試機具的要求。另外，如果走線太密且加測試點的規范比較嚴，則有可能沒辦法自動對每段線都加上測試點，當然，需要手動補齊所要測試的地方。

14、添加測試點會不會影響高速信號的質量？

至于會不會影響信號質量就要看加測試點的方式和信號到底多快而定。基本上外加的測試點(不用線上既有的穿孔(via or DIP pin)當測試點)可能加在線上或是從線上拉一小段線出來。前者相當于是加上一個很小的電容在線上，后者則是多了一段分支。這兩個情況都會對高速信號多多少少會有點影響，影響的程度就跟信號的頻率速度和信號緣變化率(edge rate)有關。影響大小可透過仿真得知。原則上測試點越小越好(當然還要滿足測試機具的要求)分支越短越好。

15、若干PCB組成系統，各板之間的地線應如何連接？ 各個PCB板子相互連接之間的信號或電源在動作時，例如A板子有電源或信號送到B板子，一定會有等量的電流從地層流回到A板子(此為Kirchoff current law)。這地層上的電流會找阻抗最小的地方流回去。所以，在各個不管是電源或信號相互連接的接口處，分配給地層的管腳數不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個電流環路，尤其是電流較大的部分，調整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個地方走)，降低對其它較敏感信號的影響。

16、能介紹一些國外關于高速PCB設計的技術書籍和資料嗎？

現在高速數字電路的應用有通信網路和計算機等相關領域。在通信網路方面，PCB板的工

作頻率已達GHz上下，迭層數就我所知有到40層之多。計算機相關應用也因為芯片的進步，無論是一般的PC或服務器(Server)，板子上的最高工作頻率也已經達到400MHz(如Rambus)以上。因應這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias及build-up制程工藝的需求也漸漸越來越多。這些設計需求都有廠商可大量生產。以下提供幾本不錯的技術書籍： 1.Howard W.Johnson，“High-Speed Digital Design – A Handbook of Black Magic”； 2.Stephen H.Hall，“High-Speed Digital System Design”； 3.Brian Yang，“Digital Signal Integrity”；4.Dooglas Brook，“Integrity Issues and printed Circuit Board Design”。

17、兩個常被參考的特性阻抗公式：

a.微帶線(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質的介電常數(dielectric constant)。此公式必須在0.1<(W/H)<2.0及1<(Er)<15的情況才能應用。b.帶狀線(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在W/H<0.35及T/H<0.25的情況才能應用。

18、差分信號線中間可否加地線？ 差分信號中間一般是不能加地線。因為差分信號的應用原理最重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處，如flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會破壞耦合效應。

19、剛柔板設計是否需要專用設計軟件與規范？國內何處可以承接該類電路板加工？ 可以用一般設計PCB的軟件來設計柔性電路板(Flexible Printed Circuit)。一樣用Gerber格式給FPC廠商生產。由于制造的工藝和一般PCB不同，各個廠商會依據他們的制造能力會對最小線寬、最小線距、最小孔徑(via)有其限制。除此之外，可在柔性電路板的轉折處鋪些銅皮加以補強。至于生產的廠商可上網“FPC”當關鍵詞查詢應該可以找到。20、適當選擇PCB與外殼接地的點的原則是什么？

選擇PCB與外殼接地點選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時鐘產生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，以盡量縮小整個電流回路面積，也就減少電磁輻射。

21、電路板DEBUG應從那幾個方面著手？

就數字電路而言，首先先依序確定三件事情： 1.確認所有電源值的大小均達到設計所需。有些多重電源的系統可能會要求某些電源之間起來的順序與快慢有某種規范。2.確認所有時鐘信號頻率都工作正常且信號邊緣上沒有非單調(non-monotonic)的問題。3.確認reset信號是否達到規范要求。這些都正常的話，芯片應該要發出第一個周期(cycle)的信號。接下來依照系統運作原理與bus protocol來debug。

22、在電路板尺寸固定的情況下，如果設計中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導致走線的相互干擾增強，同時走線過細也使阻抗無法檔?，请赚轻t檣茉詬咚伲?gt;100MHz）高密度PCB設計中的技巧? 在設計高速高密度PCB時，串擾(crosstalk interference)確實是要特別注意的，因為它對時序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個注意的地方： 1.控制走線特性阻抗的連續與匹配。2.走線間距的大小。一般?？吹降拈g距為兩倍線寬。可以透過仿真來知道走線間距對時序及信號完整性的影響，找出可容忍的最小間距。不同芯片信號的結果可能不同。3.選擇適當的端接方式。4.避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因為這種串擾比同層相鄰走線的情形還大。5.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會增加。在實際執行時確實很難達到完全平行與等長，不過還是要盡量做到。除此以外，可以預留差分端接和共模端接，以

緩和對時序與信號完整性的影響。

23、模擬電源處的濾波經常是用LC電路。但是為什么有時LC比RC濾波效果差？

LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。因為電感的感抗(reactance)大小與電感值和頻率有關。如果電源的噪聲頻率較低，而電感值又不夠大，這時濾波效果可能不如RC。但是，使用RC濾波要付出的代價是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。

24、濾波時選用電感，電容值的方法是什么？

電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時電流的反應能力。如果LC的輸出端會有機會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經此電感的速度，增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規范值的大小有關。紋波噪聲值要求越小，電容值會較大。而電容的ESR/ESL也會有影響。另外，如果這LC是放在開關式電源(switching regulation power)的輸出端時，還要注意此LC所產生的極點零點(pole/zero)對負反饋控制(negative feedback control)回路穩定度的影響。

25、如何盡可能的達到EMC要求，又不致造成太大的成本壓力？

PCB板上會因EMC而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個系統通過EMC的要求。以下僅就PCB板的設計技巧提供幾個降低電路產生的電磁輻射效應。

1、盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產生的高頻成分。

2、注意高頻器件擺放的位置，不要太靠近對外的連接器。

3、注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)，以減少高頻的反射與輻射。

4、在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。

5、對外的連接器附近的地可與地層做適當分割，并將連接器的地就近接到chassis ground。

6、可適當運用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。

7、電源層比地層內縮20H，H為電源層與地層之間的距離。

26、當一塊PCB板中有多個數/模功能塊時，常規做法是要將數/模地分開，原因何在？ 將數/模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生噪聲，噪聲的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉，模擬的信號依然會被地噪聲干擾。也就是說數模地不分割的方式只能在模擬電路區域距產生大噪聲的數字電路區域較遠時使用。

27、另一種作法是在確保數/模分開布局，且數/模信號走線相互不交叉的情況下，整個PCB板地不做分割，數/模地都連到這個地平面上。道理何在？

數模信號走線不能交叉的要求是因為速度稍快的數字信號其返回電流路徑(return current path)會盡量沿著走線的下方附近的地流回數字信號的源頭，若數模信號走線交叉，則返回電流所產生的噪聲便會出現在模擬電路區域內。

28、在高速PCB設計原理圖設計時，如何考慮阻抗匹配問題？

在設計高速PCB電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系，例如是走在表面層(microstrip)或內層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數學算法的限制而無法考慮到一些阻抗不連續的布線情況，這時候在原理圖上只能預留一些terminators(端接)，如串聯電阻等，來緩和走線阻抗不連續的效應。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續的發生。

29、哪里能提供比較準確的IBIS模型庫？ IBIS模型的準確性直接影響到仿真的結果。基本上IBIS可看成是實際芯片I/O buffer等效電路的電氣特性資料，一般可由SPICE模型轉換而得(亦可采用測量，但限制較多)，而SPICE的資料與芯片制造有絕對的關系，所以同樣一個器件不同芯片廠商提供，其SPICE的資料是不同的，進而轉換后的IBIS模型內之資料也會隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準確模型資料，因為沒有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準確，只能不斷要求該廠商改進才是根本解決之道。

30、在高速PCB設計時，設計者應該從那些方面去考慮EMC、EMI的規則呢？

一般EMI/EMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面.前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz).所以不能只注意高頻而忽略低頻的部分.一個好的EMI/EMC設計必須一開始布局時就要考慮到器件的位置, PCB迭層的安排, 重要聯機的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會事倍功半, 增加成本.例如時鐘產生器的位置盡量不要靠近對外的連接器, 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射, 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求以降低電源層噪聲.另外, 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射.還可以用分割地層的方式以控制高頻噪聲的范圍.最后, 適當的選擇PCB與外殼的接地點(chassis ground)。

31、如何選擇EDA工具？

目前的pcb設計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價格比都不錯。PLD的設計的初學者可以采用PLD芯片廠家提供的集成環境，在做到百萬門以上的設計時可以選用單點工具。

32、請推薦一種適合于高速信號處理和傳輸的EDA軟件。

常規的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類設計往往占據了70%的應用場合。在做高速電路設計，模擬和數字混合電路，采用Cadence的解決方案應該屬于性能價格比較好的軟件，當然Mentor的性能還是非常不錯的，特別是它的設計流程管理方面應該是最為優秀的。（大唐電信技術專家 王升）

33、對PCB板各層含義的解釋

Topoverlay----頂層器件名稱，也叫 top silkscreen 或者 top component legend, 比如 R1 C5, IC10.bottomoverlay----同理multilayer-----如果你設計一個4層板，你放置一個 free pad or via, 定義它作為multilay 那么它的pad就會自動出現在4個層 上，如果你只定義它是top layer, 那么它的pad就會只出現在頂層上。34、2G以上高頻PCB設計，走線,排版,應重點注意哪些方面？

2G以上高頻PCB屬于射頻電路設計，不在高速數字電路設計討論范圍內。而射頻電路的布局（layout)和布線（routing)應該和原理圖一起考慮的，因為布局布線都會造成分布效應。而且，射頻電路設計一些無源器件是通過參數化定義，特殊形狀銅箔實現，因此要求EDA工具能夠提供參數化器件，能夠編輯特殊形狀銅箔。Mentor公司的boardstation中有專門的RF設計模塊，能夠滿足這些要求。而且，一般射頻設計要求有專門射頻電路分析工具，業界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。35、2G以上高頻PCB設計，微帶的設計應遵循哪些規則? 射頻微帶線設計，需要用三維場分析工具提取傳輸線參數。所有的規則應該在這個場提取工具中規定。

36、對于全數字信號的PCB，板上有一個80MHz的鐘源。除了采用絲網（接地）外，為了

保證有足夠的驅動能力，還應該采用什么樣的電路進行保護？

確保時鐘的驅動能力，不應該通過保護實現，一般采用時鐘驅動芯片。一般擔心時鐘驅動能力，是因為多個時鐘負載造成。采用時鐘驅動芯片，將一個時鐘信號變成幾個，采用點到點的連接。選擇驅動芯片，除了保證與負載基本匹配，信號沿滿足要求（一般時鐘為沿有效信號），在計算系統時序時，要算上時鐘在驅動芯片內時延。

37、如果用單獨的時鐘信號板，一般采用什么樣的接口，來保證時鐘信號的傳輸受到的影響?。?/p>

時鐘信號越短，傳輸線效應越小。采用單獨的時鐘信號板，會增加信號布線長度。而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號。LVDS信號可以滿足驅動能力要求，不過您的時鐘不是太快，沒有必要。38、27M,SDRAM時鐘線（80M-90M），這些時鐘線二三次諧波剛好在VHF波段，從接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法？

如果是三次諧波大，二次諧波小，可能因為信號占空比為50%，因為這種情況下，信號沒有偶次諧波。這時需要修改一下信號占空比。此外，對于如果是單向的時鐘信號，一般采用源端串聯匹配。這樣可以抑制二次反射，但不會影響時鐘沿速率。源端匹配值，可以采用下圖公式得到。

39、什么是走線的拓撲架構？

Topology,有的也叫routing order.對于多端口連接的網絡的布線次序。40、怎樣調整走線的拓撲架構來提高信號的完整性？

這種網絡信號方向比較復雜，因為對單向，雙向信號，不同電平種類信號，拓樸影響都不一樣，很難說哪種拓樸對信號質量有利。而且作前仿真時，采用何種拓樸對工程師要求很高，要求對電路原理，信號類型，甚至布線難度等都要了解。

41、怎樣通過安排迭層來減少EMI問題？

首先，EMI要從系統考慮，單憑PCB無法解決問題。層疊對EMI來講，我認為主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。

42、為何要鋪銅？

一般鋪銅有幾個方面原因。１，EMC.對于大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如PGND起到防護作用。２，PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對于布線較少的PCB板層鋪銅。３，信號完整性要求，給高頻數字信號一個完整的回流路徑，并減少直流網絡的布線。當然還有散熱，特殊器件安裝要求鋪銅等等原因。

43、在一個系統中，包含了dsp和pld，請問布線時要注意哪些問題呢？

看你的信號速率和布線長度的比值。如果信號在傳輸線上的時延和信號變化沿時間可比的話，就要考慮信號完整性問題。另外對于多個DSP，時鐘，數據信號走線拓普也會影響信號質量和時序，需要關注。

44、除protel工具布線外，還有其他好的工具嗎？

至于工具，除了PROTEL，還有很多布線工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所長。

45、什么是“信號回流路徑”？

信號回流路徑,即return current。高速數字信號在傳輸時，信號的流向是從驅動器沿PCB傳輸線到負載，再由負載沿著地或電源通過最短路徑返回驅動器端。這個在地或電源上的返回信號就稱信號回流路徑。Dr.Johson在他的書中解釋，高頻信號傳輸，實際上是對傳輸線與直流層之間包夾的介質電容充電的過程。SI分析的就是這個圍場的電磁特性，以及他們之間的耦合。

46、如何對接插件進行SI分析？

在IBIS3.2規范中，有關于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE模型。也可以使用多板仿真軟件（HYPERLYNX或IS_multiboard），建立多板系統時，輸入接插件的分布參數，一般從接插件手冊中得到。當然這種方式會不夠精確，但只要在可接受范圍內即可。

47、請問端接的方式有哪些？

端接（terminal）,也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯匹配，終端匹配一般為并聯匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。

48、采用端接（匹配）的方式是由什么因素決定的？

匹配采用方式一般由BUFFER特性，拓普情況，電平種類和判決方式來決定，也要考慮信號占空比，系統功耗等。

49、采用端接（匹配）的方式有什么規則？ 數字電路最關鍵的是時序問題，加匹配的目的是改善信號質量，在判決時刻得到可以確定的信號。對于電平有效信號，在保證建立、保持時間的前提下，信號質量穩定；對延有效信號，在保證信號延單調性前提下，信號變化延速度滿足要求。Mentor ICX產品教材中有關于匹配的一些資料。另外《High Speed Digital design a hand book of blackmagic》有一章專門對terminal的講述，從電磁波原理上講述匹配對信號完整性的作用，可供參考。

50、能否利用器件的IBIS模型對器件的邏輯功能進行仿真？如果不能，那么如何進行電路的板級和系統級仿真？

IBIS模型是行為級模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他結構級模型

一、石英晶體振蕩器的基本原理

1、石英晶體振蕩器的結構

石英晶體振蕩器是利用石英晶體（二氧化硅的結晶體）的壓電效應制成的一種諧振器件，它的基本構成大致是：從一塊石英晶體上按一定方位角切下薄片（簡稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個對應面上涂敷銀層作為電極，在每個電極上各焊一根引線接到管腳上，再加上封裝外殼就構成了石英晶體諧振器，簡稱為石英晶體或晶體、晶振。其產品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑料封裝的。

2、壓電效應

若在石英晶體的兩個電極上加一電場，晶片就會產生機械變形。反之，若在晶片的兩側施加機械壓力，則在晶片相應的方向上將產生電場，這種物理現象稱為壓電效應。如果在晶片的兩極上加交變電壓，晶片就會產生機械振動，同時晶片的機械振動又會產生交變電場。在一般情況下，晶片機械振動的振幅和交變電場的振幅非常微小，但當外加交變電壓的頻率為某一特定值時，振幅明顯加大，比其他頻率下的振幅大得多，這種現象稱為壓電諧振，它與LC回路的諧振現象十分相似。它的諧振頻率與晶片的切割方式、幾何形狀、尺寸等有關。

3、符號和等效電路

當晶體不振動時，可把它看成一個平板電容器稱為靜電電容C，它的大小與晶片的幾何尺寸、電極面積有關，一般約幾個PF到幾十PF。當晶體振蕩時，機械振動的慣性可用電

感L來等效。一般L的值為幾十mH 到幾百mH。晶片的彈性可用電容C來等效，C的值很小，一般只有0.0002～0.1pF。晶片振動時因摩擦而造成的損耗用R來等效，它的數值約為100Ω。由于晶片的等效電感很大，而C很小，R也小，因此回路的品質因數Q很大，可達1000～10000。加上晶片本身的諧振頻率基本上只與晶片的切割方式、幾何形狀、尺寸有關，而且可以做得精確，因此利用石英諧振器組成的振蕩電路可獲得很高的頻率穩定度。

4、諧振頻率

從石英晶體諧振器的等效電路可知，它有兩個諧振頻率，即（1）當L、C、R支路發生串聯諧振時，它的等效阻抗最小（等于R）。串聯揩振頻率用fs表示，石英晶體對于串聯揩振頻率fs呈純阻性，（2）當頻率高于fs時L、C、R支路呈感性，可與電容C。發生并聯諧振，其并聯頻率用fd表示。根據石英晶體的等效電路，可定性畫出它的電抗—頻率特性曲線。可見當頻率低于串聯諧振頻率fs或者頻率高于并聯揩振頻率fd時，石英晶體呈容性。僅在fs＜f＜fd極窄的范圍內，石英晶體呈感性。

二、石英晶體振蕩器類型特點

石英晶體振蕩器是由品質因素極高的石英晶體振子（即諧振器和振蕩電路組成。晶體的品質、切割取向、晶體振子的結構及電路形式等，共同決定振蕩器的性能。國際電工委員會（IEC）將石英晶體振蕩器分為4類：普通晶體振蕩（TCXO），電壓控制式晶體振蕩器（VCXO），溫度補償式晶體振蕩（TCXO），恒溫控制式晶體振蕩（OCXO）。目前發展中的還有數字補償式晶體損振蕩（DCXO）等。

普通晶體振蕩器（SPXO）可產生10^(-5)～10^(-4)量級的頻率精度，標準頻率1—100MHZ，頻率穩定度是±100ppm。SPXO沒有采用任何溫度頻率補償措施，價格低廉，通常用作微處理器的時鐘器件。封裝尺寸范圍從21×14×6mm及5×3.2×1.5mm。

電壓控制式晶體振蕩器（VCXO）的精度是10^(-6)～10^(-5)量級，頻率范圍1~30MHz。低容差振蕩器的頻率穩定度是±50ppm。通常用于鎖相環路。封裝尺寸14×10×3mm。

溫度補償式晶體振蕩器（TCXO）采用溫度敏感器件進行溫度頻率補償，頻率精度達到10^(-7)～10^(-6)量級，頻率范圍1—60MHz，頻率穩定度為±1～±2.5ppm，封裝尺寸從30×30×15mm至11.4×9.6×3.9mm。通常用于手持電話、蜂窩電話、雙向無線通信設備等。

恒溫控制式晶體振蕩器（OCXO）將晶體和振蕩電路置于恒溫箱中，以消除環境溫度變化對頻率的影響。OCXO頻率精度是10^(-10)至10^(-8)量級，對某些特殊應用甚至達到更高。頻率穩定度在四種類型振蕩器中最高。

三、石英晶體振蕩器的主要參數

晶振的主要參數有標稱頻率，負載電容、頻率精度、頻率穩定度等。不同的晶振標稱頻率不同，標稱頻率大都標明在晶振外殼上。如常用普通晶振標稱頻率有：48kHz、500 kHz、503.5 kHz、1MHz～40.50 MHz等，對于特殊要求的晶振頻率可達到1000 MHz以上，也有的沒有標稱頻率，如CRB、ZTB、Ja等系列。負載電容是指晶振的兩條引線連接IC塊內部及外部所有有效電容之和，可看作晶振片在電路中串接電容。負載頻率不同決定振蕩器的振蕩頻率不同。標稱頻率相同的晶振，負載電容不一定相同。因為石英晶體振蕩器有兩個諧振頻率，一個是串聯揩振晶振的低負載電容晶振：另一個為并聯揩振晶振的高負載電容晶振。所以，標稱頻率相同的晶振互換時還必須要求負載電容一至，不能冒然互換，否則會造成電

器工作不正常。頻率精度和頻率穩定度：由于普通晶振的性能基本都能達到一般電器的要求，對于高檔設備還需要有一定的頻率精度和頻率穩定度。頻率精度從10^(-4)量級到10^(-10)量級不等。穩定度從±1到±100ppm不等。這要根據具體的設備需要而選擇合適的晶振，如通信網絡，無線數據傳輸等系統就需要更高要求的石英晶體振蕩器。因此，晶振的參數決定了晶振的品質和性能。在實際應用中要根據具體要求選擇適當的晶振，因不同性能的晶振其價格不同，要求越高價格也越貴，一般選擇只要滿足要求即可。

四、石英晶體振蕩器的發展趨勢

1、小型化、薄片化和片式化：為滿足移動電話為代表的便攜式產品輕、薄、短小的要求，石英晶體振蕩器的封裝由傳統的裸金屬外殼覆塑料金屬向陶瓷封裝轉變。例如TCXO這類器件的體積縮小了30～100倍。采用SMD封裝的TCXO厚度不足2mm，目前5×3mm尺寸的器件已經上市。

2、高精度與高穩定度，目前無補償式晶體振蕩器總精度也能達到±25ppm，VCXO的頻率穩定度在10～7℃范圍內一般可達±20～100ppm，而OCXO在同一溫度范圍內頻率穩定度一般為±0.0001～5ppm，VCXO控制在±25ppm以下。

3、低噪聲，高頻化，在GPS通信系統中是不允許頻率顫抖的，相位噪聲是表征振蕩器頻率顫抖的一個重要參數。目前OCXO主流產品的相位噪聲性能有很大改善。除VCXO外，其它類型的晶體振蕩器最高輸出頻率不超過200MHz。例如用于GSM等移動電話的UCV4系列壓控振蕩器，其頻率為650～1700 MHz，電源電壓2.2～3.3V，工作電流8～10mA。

4、低功能，快速啟動，低電壓工作，低電平驅動和低電流消耗已成為一個趨勢。電源電壓一般為3.3V。目前許多TCXO和VCXO產品，電流損耗不超過2 mA。石英晶體振蕩器的快速啟動技術也取得突破性進展。例如日本精工生產的VG—2320SC型VCXO，在±0.1ppm規定值范圍條件下，頻率穩定時間小于4ms。日本東京陶瓷公司生產的SMD TCXO，在振蕩啟動4ms后則可達到額定值的90%。OAK公司的10～25 MHz的OCXO產品，在預熱5分鐘后，則能達到±0.01 ppm的穩定度。

五、石英晶體振蕩器的應用

1、石英鐘走時準、耗電省、經久耐用為其最大優點。不論是老式石英鐘或是新式多功能石英鐘都是以石英晶體振蕩器為核心電路，其頻率精度決定了電子鐘表的走時精度。從石英晶體振蕩器原理的示意圖中，其中V1和V2構成CMOS反相器石英晶體Q與振蕩電容C1及微調電容C2構成振蕩系統，這里石英晶體相當于電感。振蕩系統的元件參數確定了振頻率。一般Q、C1及C2均為外接元件。另外R1為反饋電阻，R2為振蕩的穩定電阻，它們都集成在電路內部。故無法通過改變C1或C2的數值來調整走時精度。但此時我們仍可用加接一只電容C有方法，來改變振蕩系統參數，以調整走時精度。根據電子鐘表走時的快慢，調整電容有兩種接法：若走時偏快，則可在石英晶體兩端并接電容C，如圖4所示。此時系統總電容加大，振蕩頻率變低，走時減慢。若走時偏慢，則可在晶體支路中串接電容C。如圖5所示。此時系統的總電容減小，振蕩頻率變高，走時增快。只要經過耐心的反復試驗，就可以調整走時精度。因此，晶振可用于時鐘信號發生器。

2、隨著電視技術的發展，近來彩電多采用500kHz或503 kHz的晶體振蕩器作為行、場電路的振蕩源，經1/3的分頻得到 15625Hz的行頻，其穩定性和可靠性大為提高。面且晶振價格便宜，更換容易。

3、在通信系統產品中，石英晶體振蕩器的價值得到了更廣泛的體現，同時也得到了更快的發展。許多高性能的石英晶振主要應用于通信網絡、無線數據傳輸、高速數字數據傳輸等

晶振的負載電容

晶體元件的負載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。應用時一般在給出負載電容值附近調整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負載諧振電阻。

晶振的負載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個腳上和對地的電容,Cic（集成電路內部電容）+△C（PCB上電容).就是說負載電容15pf的話，兩邊個接27pf的差不多了，一般a為6.5～13.5pF

各種邏輯芯片的晶振引腳可以等效為電容三點式振蕩器.晶振引腳的內部通常是一個反相器, 或者是奇數個反相器串聯.在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個電阻連接, 對于 CMOS 芯片通常是數 M 到數十 M 歐之間.很多芯片的引腳內部已經包含了這個電阻, 引腳外部就不用接了.這個電阻是為了使反相器在振蕩初始時處與線性狀態, 反相器就如同一個有很大增益的放大器, 以便于起振.石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為一個并聯諧振回路, 振蕩頻率應該是石英晶體的并聯諧振頻率.晶體旁邊的兩個電容接地, 實際上就是電容三點式電路的分壓電容, 接地點就是分壓點.以接地點即分壓點為參考點, 振蕩引腳的輸入和輸出是反相的, 但從并聯諧振回路即石英晶體兩端來看, 形成一個正反饋以保證電路持續振蕩.在芯片設計時, 這兩個電容就已經形成了, 一般是兩個的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率范圍.外接時大約是數 PF 到數十 PF, 依頻率和石英晶體的特性而定.需要注意的是: 這兩個電容串聯的值是并聯在諧振回路上的, 會影響振蕩頻率.當兩個電容量相等時, 反饋系數是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩定可以減小輸入端對地電容量, 而增加輸出端的值以提高反饋量.設計考慮事項：

1.使晶振、外部電容器（如果有）與 IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振蕩器時，如果線路太長，會使它對 EMC、ESD 與串擾產生非常敏感的影響。而且長線路還會給振蕩器增加寄生電容。

2.盡可能將其它時鐘線路與頻繁切換的信號線路布置在遠離晶振連接的位置。3.當心晶振和地的走線 4.將晶振外殼接地

如果實際的負載電容配置不當,第一會引起線路參考頻率的誤差.另外如在發射接收電路上會使晶振的振蕩幅度下降(不在峰點),影響混頻信號的信號強度與信噪.當波形出現削峰,畸變時,可增加負載電阻調整(幾十K到幾百K).要穩定波形是并聯一個1M左右的反饋電阻.22

電力系統電壓名稱術語

1．電壓

當電荷在電場力作用下，從一個點移動到另一點時，電場力對移動電荷所做的功與電荷量的比值即為該兩點間的電壓。換句話說，兩點間的電壓就是在兩點間電場力移動單位電荷量的電荷對電荷所做的功，工程上常用千伏(kV)。2．三相交流系統的相電壓和線電壓 在三相交流系統中，發電機或變壓器繞組兩端電壓稱為相電壓，而三相導線的兩線之間的電壓稱為線電壓。

3．電力系統標稱電壓

系統被指定的電壓稱為標稱電壓。系統是指在一個共同標稱電壓下工作相互聯接的導線（線路）和設備的組合。

4、電氣設備額定電壓

根據規定的電氣設備工作條件，通常由制造廠確定電氣設 備電壓。

5、電力系統最高電壓

當系統正常運行時，任何時間、任何一點出現的電壓最高值稱系統最高電壓。

6、設備最高電壓

對于1000V以上的電氣設備，考慮到設備的長期絕緣性能及與最高電壓有關的其他性能（如變壓器的勵磁電流、電容器損耗等）所確定的最高運行電壓。

7、逆調壓

控制點供電電壓的調整使其在高峰負荷時的電壓高于低谷負荷時的電壓。一般高峰負荷保持電壓比系統標稱電壓高5%，低谷負荷保持電壓為標稱電壓。

8、順調壓

是指控制點的電壓為，在高峰負荷時的電壓低于低谷負荷時的電壓。一般高峰負荷不低于標稱電壓高102.5%，低谷負荷不高于標稱電壓高107.5%。

9、恒調壓

任何負荷時控制點的電壓基本保持不變的調壓方式，一般保持電壓高于保持電壓的2%~5%。

10、負荷的自然功率因數

沒有采取任何補償措施時的負荷的功率因數。

1、電阻率：又叫電阻系數或叫比電阻。是衡量物質導電性能好壞的一個物理量，以字母ρ表示，單位為歐姆*毫米平方/米。在數值 上等于用那種物質做的長1米,截面積為1平方毫米的導線，在溫度20℃時的電阻值，電阻率越大，導電性能越低。則物質的電阻率隨溫度而變化的物理量，其數值等于溫度每升高1℃時，電阻率的增加與原來的電阻電阻率的比值，通常以字母α表示，單位為1/℃。

2、電阻的溫度系數：表示物質的電阻率隨溫度而變化的物理量，其數值等于溫度每升高1℃時，電阻率的增加量與原來的電阻率的比值，通常以字母α表示，單位為1/℃。

3、電導：物體傳導電流的本領叫做電導。在直流電路里，電導的數值就是電阻值的倒數，以字母ɡ表示，單位為歐姆。

4、電導率：又叫電導系數，也是衡量物質導電性能好壞的一個物理量。大小在數值上是電阻的倒數，以字母γ表示，單位為米/歐姆*毫米平方。

5、電動勢：電路中因其他形式的能量轉換為電能所引起的電位差，叫做電動勢或者簡稱電勢。用字母E表示，單位為伏特。

6、自感：當閉合回路中的電流發生變化時，則由這電流所產生的穿過回路本身磁通也發生

變化，因此在回路中也將感應電動勢，這現象稱為自感現象，這種感應電動勢叫自感電動勢。

7、互感：如果有兩只線圈互相靠近，則其中第一只線圈中電流所產生的磁通有一部分與第二只線圈相環鏈。當第一線圈中電流發生變化時，則其與第二只線圈環鏈的磁通也發生變化，在第二只線圈中產生感應電動勢。這種現象叫做互感現象。

8、電感：自感與互感的統稱。

9、感抗：交流電流過具有電感的電路時，電感有阻礙交流電流過的作用，這種作用叫做感抗，以Lx表示，Lx=2πfL.10、容抗：交流電流過具有電容的電路時，電容有阻礙交流電流過的作用，這種作用叫做容抗，以Cx表示，Cx=1/2πfc。

11、脈動電流：大小隨時間變化而方向不變的電流，叫做脈動電流。

12、振幅：交變電流在一個周期內出現的最大值叫振幅。

13、平均值----交變電流的平均值是指在某段時間內流過電路的總電荷與該段時間的比值。正弦量的平均值通常指正半周內的平均值，它與振幅值的關系：平均值=0.637*振幅值。

14、有效值：在兩個相同的電阻器件中，分別通過直流電和交流電，如果經過同一時間，它們發出的熱量相等，那么就把此直流電的大小作為此交流電的有效值。正弦電流的有效值等于其最大值的0.707倍。

15、有功功率：又叫平均功率。交流電的瞬時功率不是一個恒定值，功率在一個周期內的平均值叫做有功功率，它是指在電路中電阻部分所消耗的功率，以字母P表示，單位瓦特。

16、視在功率：在具有電阻和電抗的電路內，電壓與電流的乘積叫做視在功率，用字母Ps來表示，單位為瓦特。

17、無功功率：在具有電感和電容的電路里，這些儲能元件在半周期的時間里把電源能量變成磁場（或電場）的能量存起來，在另半周期的時間里對已存的磁場（或電場）能量送還給電源。它們只是與電源進行能量交換，并沒有真正消耗能量。我們把與電源交換能量的速率的振幅值叫做無功功率。用字母Q表示，單位為芝。

18、功率因數：在直流電路里，電壓乘電流就是有功功率。但在交流電路里，電壓乘電流是視在功率，而能起到作功的一部分功率（即有功功率）將小于視在功率。有功功率與視在功率之比叫做功率因數，以COSφ表示。

19、相電壓：三相輸電線（火線）與中性線間的電壓叫相電壓。

20、線電壓：三相輸電線各線（火線）間的電壓叫線電壓，線電壓的大小為相電壓的1.73倍。

21、相量：在電工學中，用以表示正弦量大小和相位的矢量叫相量，也叫做向量。

22、磁通：磁感應強度與垂直于磁場方向的面積的乘積叫做磁通，以字母φ表示，單位為麥克斯韋。

23、磁通密度：單位面積上所通過的磁通大小叫磁通密度，以字母B表示，磁通密度和磁場感應強度在數值上是相等的。

24、磁阻：與電阻的含義相仿，磁阻是表示磁路對磁通所起的阻礙作用，以符號Rm表示，單位為1/亨。

25、導磁率：又稱導磁系數，是衡量物質的導磁性能的一個系數，以字母μ表示，單位是亨/米。

26、磁滯：鐵磁體在反復磁化的過程中，它的磁感應強度的變化總是滯后于它的磁場強度，這種現象叫磁滯。

27、磁滯回線：在磁場中，鐵磁體的磁感應強度與磁場強度的關系可用曲線來表示，當磁化磁場作周期的變化時，鐵磁體中的磁感應強度與磁場強度的關系是一條閉合線，這條閉合線叫做磁滯回線。

28、基本磁化曲線：鐵磁體的磁滯回線的形狀是與磁感應強度（或磁場強度）的最大值有關，在畫磁滯回線時，如果對磁感應強度（或磁場強度）最大值取不同的數值，就得到一系列的磁滯回線，連接這些回線頂點的曲線叫基本磁化曲線。

29、磁滯損耗：放在交變磁場中的鐵磁體，因磁滯現象而產生一些功率損耗，從而使鐵磁體發熱，這種損耗叫磁滯損耗。

30、擊穿：絕緣物質在電場的作用下發生劇烈放電或導電的現象叫擊穿。

31、介電常數---又叫介質常數，介電系數或電容率，它是表示絕緣能力特性的一個系數，以字母ε表示，單位為法/米。

32、電磁感應：當環鏈著某一導體的磁通發生變化時，導體內就出現電動勢，這種現象叫電磁感應。

33、趨膚效應：又叫集膚效應，當高頻電流通過導體時，電流將集中在導體表面流通，這種現象叫趨膚效應。

34、一次電氣設備：直接生產、輸送、變換、分配和使用電能的主要設備。

35、二次電氣設備：對一次電氣設備的工作進行監測、操作控制和保護的輔助設備。

36、接線圖：以專門圖形符號表示電氣設備實際組成及連接關系的圖形。

37、電路圖：以專門圖形符號依次排列連接而成的圖。

38、一次接線圖：表示一次電氣接線的圖。

39、二次接線圖：表示二次電氣接線的圖。

40、主保護：滿足系統穩定和設備安全要求，能以最快速度有選擇地切除被保護設備和線路故障的保護。

41、后備保護：主保護或斷路器拒動時用來切除故障的保護。又分為遠后備保護和近后備保護兩種。

42、遠后備保護：當主保護或斷路器拒動時，由相鄰電力設備或線路的保護來實現的后備保護。

43、近后備保護：當主保護拒動時，由本電力設備或線路的另一套保護來實現后備的保護；當斷路器拒動時，由斷路器失靈保護來實現后備保護。

44、輔助保護：為補充主保護和后備保護的性能或當主保護和后備保護退出運行而增設的簡單保護。

45、標么值：系統各元件電氣量的有名值與基準值之比。

以下對電力系統和實際工程應用中常用到的各種名詞術語進行粗略的介紹，詳細內容請參考最后部分所列的書目。

1．一次回路/主回路 與 一次設備/主設備： 是指電力輸送和分配的回路，其主要任務是進行電能的輸送和分配。與其相連的設備稱為一次設備或主設備，例如：變壓器、斷路器、熔斷器、接地刀開關、輸變配線纜等；通常將終端的用電設備，如：電動機（馬達），照明燈等也歸在一次設備的范圍。也可以把一次回路理解為由輸變配線纜＋主設備（變壓器、斷路器等）＋用電設備（馬達、照明燈等）構成。2．二次回路/控制回路 與 二次設備/控制設備： 指對一次設備進行控制、指示、測量（計量）、監視和保護的回路，其主要任務是對一次回路的運行狀態、運行參數等進行監控，保證回路的正常運行。與其相連的設備稱為二次設備或控制設備，也叫控制電器，包括： PT（電壓互感器）、CT（電流互感器）、接觸器、繼電器、綜合保護裝置、斷路器輔助接點、各種操作按鈕、計量儀表、二次回路的控制線纜等。3．開關柜：

是指按一定的線路方案將一次設備、二次設備組裝而成的成套配電裝置，是用來對線路、設備實施控制、保護的，分固定式和手車式，而按進出線電壓等級又可以分高壓開關柜（固定

式和手車式）和低壓開關柜（固定式和抽屜式）。開關柜的結構大體類似，主要分為母線室、斷路器室、二次控制室（儀表室）、饋線室，各室之間一般有鋼板隔離。內部元器件包括：母線（匯流排）、斷路器、常規繼電器、綜合繼電保護裝置、計量儀表、隔離刀、指示燈、接地刀等。從應用角度劃分：

進線柜：又叫受電柜，是用來從電網上接受電能的設備（從進線到母線），一般安裝有斷路器、CT、PT、隔離刀等元器件。

出線柜：也叫饋電柜或配電柜，是用來分配電能的設備（從母線到各個出線），一般也安裝有斷路器、CT、PT、隔離刀等元器件。

母線聯絡柜：也叫母線分斷柜，是用來連接兩段母線的設備（從母線到母線），在單母線分段、雙母線系統中常常要用到母線聯絡，以滿足用戶選擇不同運行方式的要求或保證故障情況下有選擇的切除負荷。

PT柜：電壓互感器柜，一般是直接裝設到母線上，以檢測母線電壓和實現保護功能。內部主要安裝電壓互感器PT、隔離刀、熔斷器和避雷器等。隔離柜：是用來隔離兩端母線用的或者是隔離受電設備與供電設備用的，它可以給運行人員提供一個可見的端點，以方便維護和檢修作業。由于隔離柜不具有分斷、接通負荷電流的能力，所以在與其配合的斷路器閉合的情況下，不能夠推拉隔離柜的手車。在一般的應用中，都需要設置斷路器輔助接點與隔離手車的聯鎖，防止運行人員的誤操作。

電容器柜：也叫補償柜，是用來作改善電網的功率因素用的，或者說作無功補償，主要的器件就是并聯在一起的成組的電容器組、投切控制回路和熔斷器等保護用電器。一般與進線柜并列安裝，可以一臺或多臺電容器柜并列運行。電容器柜從電網上斷開后，由于電容器組需要一段時間來完成放電的過程，所以不能直接用手觸摸柜內的元器件，尤其是電容器組；在斷電后的一定時間內（根據電容器組的容量大小而定，如：1分鐘），不允許重新合閘，以免產生過電壓損壞電容器。作自動控制功能時，也要注意合理分配各組電容器組的投切次數，以免出現一組電容器損壞，而其他組卻很少投切的情況。計量柜：主要用來作計量電能用的（千瓦時），又有高壓、低壓之分，一般安裝有隔離開關、熔斷器、CT、PT、有功電度表（傳統儀表或數字電表）、無功電度表、繼電器、以及一些其他的輔助二次設備（如負荷監控儀等）。

GIS柜：又叫封閉式組合電器柜（Gas-Insulated Metal-Enclosed Switchgear），它是將斷路器、隔離開關、接地開關、CT、PT、避雷器、母線等封閉組合在金屬殼體內，然后以絕緣性能和滅弧性能良好的氣體（一般用六氟化硫SF6）作為相間和對地的絕緣措施，適用于高電壓等級和高容量等級的電網中，用作受配電及控制。4．斷路器：

正常工作情況下，斷路器處于合閘狀態（特殊應用除外），接通電路。當進行自動控制或保護控制操作時，斷路器可以在綜保裝置控制下進行電路的分斷或接通操作。斷路器不僅可以通斷正常的負荷電流，而且能夠承受一定時間的短路電流（數倍甚至幾十倍于正常工作電流），并可以分斷短路電流，切除故障線路和設備。所以說，斷路器的主要功能就是分斷和接通電路（包括分斷和接通正常電流、分斷短路電流）。由于在分斷和接通電路的過程中，斷路器的動觸頭與靜觸頭之間不可避免的要產生電弧。為了保護觸頭，減少觸頭材料的損耗和可靠分斷電路，必須采取措施來盡快熄滅電弧，其中一種就是采用不同的滅弧介質填充到斷路器的動、靜觸頭間。按滅弧介質的不同斷路器可以分為：油斷路器（多油、少油）、六氟化硫（SF6）斷路器、真空斷路器、空氣斷路器等。我們在工程中經常接觸到的高低壓開關柜里的主要一次設備就是斷路器。

由于斷路器的動、靜觸頭一般都是被包在充滿滅弧介質的容器中，所以斷路器的分、合狀態

不可以直接判斷，一般是通過斷路器的輔助器件（如分合位指針等）來判別。5．隔離刀：

隔離刀（或稱隔離開關）由于有明顯的斷口可以識別接通或分斷，主要是用來隔離高壓電源的，以保證線路和設備的安全檢修，能分斷的電流很?。ㄒ话阒挥袔讉€安培）。由于沒有專門的滅弧裝置，所以它不能用來分斷故障電流和正常工作電流，不允許帶負荷進行分斷操作。6．熔斷器：

熔斷器是一種簡單的電路保護電器，其原理是當流經熔斷器的電流達到或超過定值一定時間后，本身的熔體熔化，切斷電路。其動作原理簡單，安裝方便，一般不單獨使用，主要用來配合其他電器使用。主要動作特點：

一是電流要達到一定值，該值在熔斷器出廠前已經做好，無法更改；

二是電流達到一定值后要經過一定的時間，該時間也是廠家做好的，無法更改，但是類型很多，包括延時動作、快速動作、超快速動作等； 三是動作后本體損壞，不能重復使用，必須更換；

熔斷器是否熔斷可以通過熔斷指示器判別，也可通過熔體外觀上判別；常用的保險絲、保險管都屬于該類電器范圍。7．負荷開關：

負荷開關具有簡單的滅弧裝置，滅弧介質一般采用空氣，可以接通和分斷一定的電流和過電流，但是不能分斷短路電流，不能用來切斷短路故障。所以絕對不允許單純用負荷開關來替代斷路器；如果要采用負荷開關，必須與前面提到的高壓熔斷器配合使用（實際上往往用熔斷器和負荷開關串聯使用，用作簡單的過負荷保護，以降低工程造價）。負荷開關與隔離刀類似，都有明顯的斷開間隙，可以很容易的判別電路是處于接通還是斷開狀態。

8．變壓器： 簡單的說，變壓器就是利用交變電磁場來實現不同電壓等級轉換的設備（實際上是電能的轉換），其變換前后的電壓不發生頻率上的變化。按照其用途可以分很多種，如電力變壓器、整流變壓器、調壓器、隔離變壓器，以及CT、PT等。我們在工程現場經常遇到的是電力變壓器。

與變壓器相關的一些主要的技術參數包括：

額定容量：指額定工作條件下變壓器的額定輸出能力（等于U×I，單位為kVA）； 額定電壓：空載、額定分接下，端電壓的值（即一次、二次側電壓值）； 空載損耗：空載條件下，變壓器的損耗（也叫鐵耗）； 空載電流：空載條件下，一次側線圈流過的電流值；

短路損耗：一次側通額定電流，二次短路時所產生的損耗（主要是線圈電阻產生的）； 分接（抽頭）的概念：為適合電網運行需要，一般的變壓器高壓側都有抽頭，這些抽頭的電壓值都是用額定電壓的百分比表示的，即所謂的分接電壓。例如，高壓10kV的變壓器具有±5%的抽頭，就是說該變壓器可以運行在三個電壓等級：10.5kV(+5%)、10kV（額定）、9.5kV（-5%）。一般來說，有載調壓變壓器的抽頭數（分接點）較多，如7分接點（±3×2.5%）和9分接點（±4×2%）等。由于不能夠完全保證分接開關的同步切換，所以有載調壓變壓器一般不能夠并聯運行。9．PT（TV）/CT（AV）：

互感器實際上就是一種特殊的變壓器，主要用來從電氣上隔離一次回路與控制回路，從而擴大二次設備（儀表、綜保等）的使用范圍。

采用PT/CT可以避免一次回路的高電壓/大電流直接進入到二次控制設備（如：儀表、綜保

裝置等），也可以防止由于控制設備故障影響一次回路的運行。

電流互感器（CT、AV）的特點是：一次側繞組N1粗而少、二次側繞組N2細而多，二次側的額定電流I2一般為5A（根據N1I1＝N2I2可以近似算出一次側電流I1，或者根據一次側電流I1選擇相應變比的電流互感器）。由于CT在工作時一次繞組和二次繞組都是分別串聯在一次回路與二次控制回路中的，根據變壓器的特性U1I1＝U2I2可以得出，二次側在工作時的工作電壓，該電壓在開路時非常大，故CT是絕對不允許開路的。按照用途來劃分，通?？梢苑譃楸Ｗo和測量用CT。測量CT在一次回路出現短路故障時，容易飽和，以限制二次電流（二次繞組側電流I2）過大，達到保護綜保裝置的目的；而保護CT在一次回路出現短路故障時，不應出現保護現象，以保證綜保裝置可靠動作。

電壓互感器（PT、AV）的特點是：一次繞組匝數N1多，二次繞組匝數N2少，相當于一個降壓變壓器（二次側額定電壓一般為100V）。由于PT在工作時一次繞組和二次繞組都是分別并聯在一次回路和二次控制回路電壓線圈的，而由于電壓線圈的阻抗很大，所以PT二次側的電流非常小，二次繞組近似于空負荷狀態；但二次繞組本身的阻抗是很小的，所以如果二次繞組短路，則將會導致非常大的二次側電流（N1I1＝N2I2）。故PT的二次繞組絕對不能夠短路。10.手車/抽屜：

手車和抽屜分別是高壓開關柜和低壓開關柜的一部分，分別安裝高壓斷路器和低壓斷路器及其繼電器等元器件。由此劃分出手車式開關柜（高壓）和抽屜式開關柜（低壓），他們與固定式開關柜的功能是基本相同的，主要區別是方便了維護和檢修（手車和抽屜都可以通過機械操作機構搖把來推進、拉出）。手車和抽屜一般都有工作（正常運行時）、試驗（試投運和現場試驗時）和退出（維護、檢修時）三種位置狀態。11.接地刀：

接地刀（也叫接地開關）主要：一是用來在線路和設備檢修時，為確保人員安全進行接地用的；二是可以用來人為地造成系統的接地短路，達到控制保護的目的。

第一個作用很好理解，不做介紹。第二個作用是這樣的：接地刀通常是接在降壓變壓器的高壓側，當受電端發生故障或者變壓器內部故障時，接地刀開關應自動閉合，造成接地短路故障，迫使送電端（上端）斷路器迅速動作，切斷故障，所以說這是個人為的接地短路故障，目的就是保證送電端的斷路器能夠快速動作。12.主令電器：

主令電器是一種機械操作的控制電器，對各種電氣系統發出控制指令，用于系統內各種信號的轉化和傳輸等，常用的轉換開關、按鈕、旋轉開關、位置開關以及信號燈等都屬于主令電器的范圍。13.接觸器：

接觸器是一種用于遠距離頻繁接通和開斷交直流主電路及大容量控制電路的電器，主要控制對象是電動機、照明、電容器組等，分交流接觸器和直流接觸器。與斷路器相比，不同之處在于：動作頻率非常高（因此要求其電氣壽命和機械壽命足夠長）；有較高的的開斷和接通容量，但是一般用在1kV及以下的電壓等級中，無法與斷路器的幾十千伏、幾百千伏相比。14．繼電器：

繼電器是用來在控制回路中控制其他電器（一般是一次電氣主設備）動作或在主電路中作為保護用以及作信號轉換用的電器，只適用于遠距離的分斷、接通小容量控制回路，比如：交流/直流電流繼電器、電壓繼電器、時間繼電器、中間繼電器、熱繼電器等。15.試驗

常見試驗包括： 型式試驗：對按照某一設計要求而制造的一個或多個器件或設備所進行的試驗，用以檢驗這

一設計要求是否符合一定的規范。

常規試驗：也叫出廠試驗，對每個器件或設備在制造中或完工后所進行的試驗，用以判明器件或設備是否符合某項標準。

介質試驗：是檢驗介質電氣特性的各種試驗的總稱，包括：絕緣、靜電、耐壓等。抽樣試驗：對一批產品中隨機抽取的若干樣品進行試驗，也是用來判明樣品是否符合某項標準的。壽命試驗：確定產品在規定條件下可能達到的壽命的試驗，或者是為評價分析產品的壽命特征而進行的試驗，屬破壞性試驗。耐受試驗：在包括一定時間內為一定目的所采取的特定運行等規定條件下，對產品進行的試驗，如反復操作、短路、過電壓、振動、沖擊等，屬破壞性試驗。

投運試驗：在現場對產品所進行的試驗，用以證明安裝是正確的，產品運行是正常的。參考文獻：

數字圖書館 >電工、電子自動化技術圖書館 >電工技術 >總論 1．《電力系統自動化原理與技術》 華北電力學院 2．《工業用電設備》 上海電力學院 羅廷璇編 3．《工廠配電》 美國電氣和電子工程師協會 4．《配電自動化開關設備》 王章啟等編 5．《電氣設備選擇 施工安裝 設計應用手冊 上、下冊》 劉寶林主編 數字圖書館 >電工、電子自動化技術圖書館 >電工技術 >電器 1．《低壓電器》：馬鏡澄 王書成等 2．《繼電保護裝置》 蘇聯 H.B.契爾諾布羅涅夫

數字圖書館 >電工、電子自動化技術圖書館 >電工技術 >發電、發電廠 >變電所 1．《配電設備》 馬定林主編 數字圖書館 >電工、電子自動化技術圖書館 >電工技術 >輸配電工程、電力網及電力系統 >輸配電技術 1．《工廠供電》 黃明琪等編

轉自工業電器網（www.tmdps.cn）

在高壓電器產品樣本、圖樣、技術文件、出廠檢驗報告、型式試驗報告、使用說明書及產品名牌中，常采用各種專業名詞術語，它們表示產品的結構特征、技術性能和使用環境。了解和掌握這些名詞術語可為工作帶來許多便利，現將高壓電器常用的名語術語作一介紹。

一、高壓開關設備術語

1.高壓開關――額定電壓1kV及以上主要用于開斷和關合導電回路的電器。

2.高壓開關設備――高壓開關與控制、測量、保護、調節裝置以及輔件、外殼和支持件等部件及其電氣和機械的聯結組成的總稱。

3.戶內高壓開關設備――不具有防風、雨、雪、冰和濃霜等性能，適于安裝在建筑場所內使用的高壓開關設備。

4.戶外高壓開關設備――能承受風、雨、雪、污穢、凝露、冰和濃霜等作用，適于安裝在露天使用的高壓開關設備。

5.金屬封閉開關設備；開關柜――除進出線外，其余完全被接地金屬外殼封閉的開關設備。

6.鎧裝式金屬封閉開關設備――主要組成部件(例如斷路器、互感器、母線等)分別裝在接地的金屬隔板隔開的隔室中的金屬封閉開關設備。

7.間隔或金屬封閉開關設備――與鎧裝式金屬封閉開關設備一樣，其某些元件也分裝于單獨的隔室內，但具有一個或多個符合一定防護等級的非金屬隔板。

8.箱式金屬封閉開關設備――除鎧裝式、間隔式金屬封閉開關設備以外的金屬封閉開關設備。

9.充氣式金屬封閉開關設備――金屬封閉開關設備的隔室內具有下列壓力系統之一用來保護氣體壓力的一種金屬封閉開關設備。

a.可控壓力系統；b.封閉壓力系統；c.密封壓力系統。

10.絕緣封閉開關設備――除進出線外，其余完全被絕緣外殼封閉的開關設備。

11.組合電器――將兩種或兩種以上的高壓電器，按電力系統主接線要求組成一個有機的整體而名電器仍保持原規定功能的裝置。

12.氣體絕緣金屬封閉開關設備――封閉式組合電器，至少有一部分采用高于大氣壓的氣體作為絕緣介質的金屬封閉開關設備。

13.斷路器――能關合、承載、開斷運行回路正常電流、也能在規定時間內關合、承載及開斷規定的過載電流(包括短路電流)的開關設備。

14.六氟化硫斷路器――觸頭在六氟化硫氣體中關合、開斷的斷路器。

15.真空斷路器――觸頭在真空中關合、斷的斷路器。

16.隔離開關――在分位置時，觸頭間符合規定要求的絕緣距離和明顯的斷開標志；在合位置時，能承載正?；芈窏l件下的電流及規定時間內異常條件(例如短路)下的電流開關設備。

17.接地開關――用于將回路接地的一種機械式開關裝置。在異常條件（如短路下，可在規定時間內承載規定的異常電流；在正?；芈窏l件下，不要求承載電流。

18.負荷開關――能在正?；芈窏l件下關合、承載和開斷電流以及在規定的異?；芈窏l件（如短路條件）下，在規定的時間內承載電流的開關裝置。

19.接觸器――手動操作除外，只有一個休止位置，能關合、承載及開斷正常電流及規定的過載電流的開斷和關合裝置。

20.熔斷器――當電流超規定值一定時間后，以它本身產生的熱量使熔化而開斷電路的開關裝置。

21.限流式熔斷器――在規定電流范圍內動作時，以它本身所具備的功能將電流限制到低于預期電流峰值的一種熔斷器。

22.噴射式熔斷器――由電弧能量產生氣體的噴射而熄滅電弧的熔斷器。

23.跌落式熔斷器――動作后載熔件自動跌落，形成斷口的熔斷器。

24.避雷器――一種限制過電壓的保護電器，它用來保護設備的絕緣，免受過電壓的危害。

25.無間隙金屬氧化物避雷器――由非線性金屬氧化物電阻片串聯和(或)并聯組成且無 或串聯放電間隙的避雷器。

26.復合外套無間隙金屬氧化物避雷器――由非線性金屬氧化物電阻片和相應的零部件組成且其外套為復合絕緣材料的無間隙避雷器。電氣術語

術語、電力、電網、供電、電氣操作 AC(交流電)經發電機所發出的方向交替的電流。安全照明

用以確保處于潛在危險過程中的人們的安全而提供的那部分應急照明。安裝高度

參考平面與燈具平面之間的距離。暗視覺

調節眼睛以適應幾百分之一坎德拉每平方米的亮度水平時的視覺情況。在這種情況下，桿狀細胞被認為是主要的活躍成分。光譜是無色的。凹形反光槽

安裝在頂棚上具有開放溢出的長凹槽形燈具。白熾燈

由電流加熱元件產生白熱光的光源（經常被稱為普泡或GLS燈）半透明媒質

主要通過漫射傳輸來傳播可見輻射的媒質。因此物體不能通過此媒質被清晰的看到。薄層天窗

以不透明或者半透明材料制成的直條作為遮擋物的天窗。飽和度

判斷單一顏色在總體感覺中所占比例的視覺屬性。備用照明

使正?；顒拥靡曰静蛔兊睦^續進行的應急照明部分。被利用的光通

參考面上所接受到的光通量。波長（l）

在周期波傳播方向上在同一時間連續兩個相位相同的點之間的距離。不舒適眩光

可引起不適，而不一定破壞被照對象的視覺效果的眩光。不透明介質

在所需光譜范圍內不能傳遞輻射的介質。CIE 國際照明委員會。法語為：Commission Internationale de l'Eclairage。CIE標準光度觀測器 理想的光電觀測器，其光譜靈敏度曲線符合明視覺下的V(l)或暗視覺下的V'(l)函數，并滿足光通量定義中的積分定律。參考面

其上照度被測量或詳細說明的某一表面。測角光度計

測量光源或燈具定向光線分布特性的光度計。常規照明

對某區域不提供特殊需求的充分均勻的照明方式。初始光通

熒光燈燃點100小時后的光通輸出。出口照明

應急照明中為確保出口可以被有效辨認的照明。在正常照明系統中斷時使用。觸發器 見 啟動器 傳輸

輻射通過媒質，其單色成分的頻率不變。窗簾照明 見 帷幕照明

(道路的)有效寬度

通過燈具軸的垂面與距燈具最遠的路邊之間的水平距離。單側布燈

燈具只被安放在車道一側的道路照明布燈方式。單色輻射

輻射特性由單一頻率決定。在實際中，非常小頻率范圍內的輻射可稱之為單色輻射。擋屏

燈具中被設計用來防止光源在給定范圍的角度內被直接看見的部分。實際應用中，擋屏也被用作光控制器。燈的壽命

當一組光源同時燃點時，其中一定比率的燈熄滅時的時間。燈桿 見 燈具 燈具

對光源發出的光進行分配、過濾、轉換的裝置，其中包括安裝、保護光源的各種附件及連接電路所必需的各種裝置。

在道路照明中經常用“燈桿”來表示“燈具”。燈絲

一般用鎢（例如白熾燈）制成的金屬絲。燈絲 見 電極 等光強曲線

在一個以光源為圓心的虛擬的球面上，將光源射向球體上光強相同的各方向的點用線連接起來，就成為等光強曲線。等光強圖

一系列的等光強曲線的組合。等勒克斯曲線（圖）

某一表面上具有相同勒克斯值的點的集合。等亮度曲線（圖）

對于給定的觀察者位置，和給定的光源位置或者與光源相關的發光表面來說，該表面或曲線上各點的亮度相同。等效適應亮度

當觀測器前均勻亮度值與實際非均勻亮度分布具有相同的可辨性時，等效適應亮度即為該均勻亮度值。等效罩紗亮度

為使亮度差別域值在不存在失能眩光的情況下與存在失能眩光失具有相同的感受，分別在背景和被照物體上疊加的亮度。等照度曲線

某一表面上具有相同照度的點的集合。低壓汞（蒸氣）燈

涂有熒光粉或者沒有涂有熒光粉的汞蒸氣燈，其中光源工作時管內氣壓不超過100Pa。例如TL燈。

低壓鈉（蒸氣）燈

工作時，燈內局部氣壓不超過5Pa的鈉蒸氣燈，例如SOX燈。點光源

尺寸很小，小到與光源和被照物體之間的距離相比，在計算或測量中其尺寸可以忽略的光源。電磁鎮流器(電感鎮流器)鎮流器使用組裝的鐵芯和線圈組裝而成，用于傳輸電流以啟動和燃點熒光燈和高強度氣體放電燈（HID）。電流峰值因數 見 峰值因數 電氣效率

對于鎮流器而言，定義為PL/Pin，其中PL為光源功率，Pin 為輸入鎮流器的功率。例如，如果10%的總功率由熱傳導損失掉，則鎮流器效率為90%。相對于標準的電感鎮流器而言，電子鎮流器具有更高的電氣效率。由于電子鎮流器可以在光源輸出與電感鎮流器相同光通的情況下減少功率損失，所以它的使用則更加節能。電容

存儲電能的器件，一般用于功率因數校正和光源穩定控制（見功率因數）。電子（高頻）鎮流器

通過電子組件的幫助把電流轉換為高頻燃點放電燈的鎮流器。其頻率一般高于或等于20000 Hz。

頂棚空間系數（見下空間系數）定向照明

工作面或被照物體上的光線主要由某一方向照射而來的照明方式。對比度

對同時或連續觀察到的某一區域兩個部分之間的表象差別所進行的主觀評估。（見亮度對比度）

對比度域值 見域值對比 對稱光強分布

對光源而言，至少有一軸對稱或面對稱的光強分布。EMI(電磁干擾)由電氣或電子設備造成的電干擾。高頻電子設備的干擾等級應服從聯邦通信委員會(FCC)或國際電工委員會(IEC)的規定。發光 原子、分子或離子由于受能量的激發而產生的某一波長或波長范圍內的光輻射，這種光輻射的能量超過了在相同溫度下該材料產生的熱輻射的能量。反射

在某一平面上，一定角寬范圍謁 墓馇考 崆 呱系氖婦凍ざ染 笥諂渥畬籩檔哪騁惶囟ū壤 庵智榭齠ㄒ邐 饈 姆⑸ⅰ? 特定比例一般使用的值為1/10(美國)和 1/2(歐洲)。發散也相應的被稱作“十分之一峰值發散”或“二分之一峰值發散”。反射率（以前稱作反射因子）

反射的輻射通量或光通量與入射通量之比。反射器

利用反射現象來改變光源光通量的空間分布的裝置。泛光照明

為泛光照明設計的投光系統，一般可以投射任何方向并具有防水防風雨結構。防塵燈具

在灰塵較多的環境下，可以防止具有某些特定屬性或特點的灰塵進入其中的燈具。防火燈具

見增強安全型燈具 防噴射燈具

防止來自各個方向水的噴射的燈具。防水燈具

當浸入水下特定深度時可以經得住水的滲透的燈具，但是不能在水下長久使用。見潛水燈具。防水滴燈具

當燈具安裝在規定工作位置時，可以防止垂直方向上下落的水滴入燈具。防雨燈具

用于室外能夠防止雨水滲透的燈具。防蒸氣燈具

可防止一特定蒸汽或氣體進入燈罩的燈具。放電

在氣體或蒸氣中，電流在電場的影響下使帶電粒子產生和遷移并流經該氣體或 蒸氣區域的過程。

熒光燈中，電極是指發射或吸收電子的金屬燈絲。負電極（陰極）產生帶負電的自由電子而由正電極（陽極）吸收，并在兩極間產生電流和弧光。放電燈

直接或間接地通過氣體、金屬蒸氣或多種氣體和蒸氣的混合氣的放電以得到光輸出的光源。峰值強度

光源或燈具在給定方向上的最大光強。峰值因子（燈電流峰值因子）

燈電流峰值與RMS（均方根值）或平均工作電流的比值。輻射

能量以電磁波或粒子的形式進行的發射或轉移。輻射功率

以輻射形式發射、轉移，或接收的功率。單位：瓦特，W 輻射能量（Qe，Q）

以輻射形式發射、轉移，或接收的能量。單位：焦耳，J 輻射通量 見輻射功率 輻射效率（ηe）

輻射源發射的輻射通量（功率）與消耗功率之比。輻照度（Ee , E）

在某一指定表面上單位面積上所接受的輻射能量。單位: W/m2 桿狀細胞

視網膜上的感光細胞，包括能夠啟動暗視覺過程的光敏色素。桿狀細胞可能不參與顏色刺激區分。感覺色

視覺感覺的一種，觀察者可以在具有不同輻射的觀察環境中對相同的大小、形狀、結構等進

行分辨的能力。感知速度

物體被探測到所需的最小暴露時間的倒數。高功率因子鎮流器

功率因子高于0.90的鎮流器。高頻工作

一般指電子鎮流器以20到60 千赫(kHz), 即每秒20000 至 60000 次的工作狀態。高壓汞（蒸氣）燈

涂或不涂熒光粉的汞蒸氣放電燈，其燃點過程中汞蒸汽的分壓強為105 Pa的量級。例如: HPL 和 HPL-N 型燈。高壓鈉（蒸氣）燈