第一篇：PCB板的繪制經(jīng)驗(yàn)總結(jié)（模版）

PCB板的繪制經(jīng)驗(yàn)總結(jié):（1）：畫原理圖的時(shí)候管腳的標(biāo)注一定要用網(wǎng)絡(luò) NET不要用文本TEXT否則導(dǎo)PCB設(shè)計(jì)的時(shí)候會(huì)出問題

（2）：畫完原理圖的時(shí)候一定要讓所有的元件都有封裝，否則導(dǎo)PCB的時(shí)候會(huì)找不到元件

有的元件在庫里找不到是要自己畫的，其實(shí)實(shí)際中還是自己畫好，最后有一個(gè)自己的庫，那才叫方便呢。畫的過程是啟動(dòng)FILE/NEW——》選擇SCH LIB——》這就進(jìn)入了零件編輯庫——》畫完后在該元件上又鍵TOOLS—RENAME COMPONENT可重命名元件。

元件封裝的畫發(fā)跟這個(gè)也一樣，但是選擇的是PCB LIB，元件的邊框是在是在TOPOverlay層，為黃色。

（3）：畫完后要給元件按順序重命名，選擇TOOLS工具————》ANNOTATE注釋然后選擇順序

（4）：在轉(zhuǎn)化成PCB前，要生成報(bào)表，主要是網(wǎng)絡(luò)表 選擇DESIGN設(shè)計(jì)————》Creat Netlist創(chuàng)建網(wǎng)絡(luò)表

（5）：還有就是要檢查電器規(guī)則：選擇TOOLS――.>ERC

（6）： 然后就可以生成PCB了生成的過程若有錯(cuò)誤一定把原理圖修改正確了再生成PCB（7）：PCB首先一定要步好局，應(yīng)讓線走的越短越好，過孔越少越好。

（8）：畫線之前先設(shè)計(jì)規(guī)則：TOOLS―――Design Rules, Routing中的Clearance Constrain的GAP設(shè)計(jì)時(shí)可選10也可選12，ROUTING VIA STYLE中設(shè)置過孔，漢盤的最大外直徑最小外直徑，最大內(nèi)直徑，最小內(nèi)直徑的大小。Width Constraint 設(shè)置的是線的寬度，最大最小

（9）：畫線的寬度一般普通的就12MIL，外圍一圈電源和地線就120或100，片子的電源和地就50或40或30，晶鎮(zhèn)線要粗，要放在單片機(jī)旁，公用線要粗，長距離線要粗，線不能拐直角要45度，電源和地還有其他的標(biāo)志一定要在TOPLAY中標(biāo)明，方便調(diào)試連線。若發(fā)現(xiàn)圖不正確，一定要先改原理圖，再用原理圖更PCB.（10）：VIEW選項(xiàng)里最下邊的選項(xiàng)可以選英制還是毫米。

（11）：為了提高板子的抗干擾性，最好最后敷銅，選擇敷銅圖標(biāo)，出現(xiàn) 對(duì)話框，該圖中Net Option選擇連接的網(wǎng)絡(luò)，其下的兩個(gè)選項(xiàng)要選上，HATCHING STYLE，選擇敷銅的形式，這個(gè)隨便。GRID SIZE是敷銅格點(diǎn)間距，TRACK WIDTH設(shè)置線寬與我們畫PCB的線寬要一致，LOCKPrimitives比選，其他的兩項(xiàng)按圖上做就可。

第二篇：PCB布板經(jīng)驗(yàn)總結(jié)

PCB供電系統(tǒng)..................................................................................................................................1 PCB電源供電系統(tǒng)設(shè)計(jì)概覽..................................................................................................1 直流IR壓降.............................................................................................................................2 交流電源地阻抗分析...............................................................................................................3 協(xié)同設(shè)計(jì)概念...........................................................................................................................5 硬件布板經(jīng)驗(yàn)談...............................................................................................................................6 時(shí)鐘線走線...............................................................................................................................6 接口走線要求...........................................................................................................................7 LVDS布板指導(dǎo)...............................................................................................................................7 選擇LVDS電纜時(shí)應(yīng)遵循的原則：......................................................................................8 PCB Layout中的走線策略..............................................................................................................9 晶振與匹配電容的總結(jié).................................................................................................................11 晶振旁的電阻（并聯(lián)與串聯(lián)）.............................................................................................12

一、石英晶體振蕩器的基本原理.........................................................................................13

二、石英晶體振蕩器類型特點(diǎn).............................................................................................20

三、石英晶體振蕩器的主要參數(shù).........................................................................................20

四、石英晶體振蕩器的發(fā)展趨勢(shì).........................................................................................21

五、石英晶體振蕩器的應(yīng)用.................................................................................................21 晶振的負(fù)載電容.....................................................................................................................22 電力系統(tǒng)電壓名稱術(shù)語.................................................................................................................23 PCB 50問.......................................................................................................................................13

PCB供電系統(tǒng)

當(dāng)今，在沒有透徹掌握芯片、封裝結(jié)構(gòu)及PCB的電源供電系統(tǒng)特性時(shí)，高速電子系統(tǒng)的設(shè)計(jì)是很難成功的。事實(shí)上，為了滿足更低的供電電壓、更快的信號(hào)翻轉(zhuǎn)速度、更高的集成度和許多越來越具有挑戰(zhàn)性的要求，很多走在電子設(shè)計(jì)前沿的公司在產(chǎn)品設(shè)計(jì)過程中為了確保電源和信號(hào)的完整性，對(duì)電源供電系統(tǒng)的分析投入了大量的資金，人力和物力。

電源供電系統(tǒng)(PDS)的分析與設(shè)計(jì)在高速電路設(shè)計(jì)領(lǐng)域，特別是在計(jì)算機(jī)、半導(dǎo)體、通信、網(wǎng)絡(luò)和消費(fèi)電子產(chǎn)業(yè)中正變得越來越重要。隨著超大規(guī)模集成電路技術(shù)不可避免的進(jìn)一步等比縮小，集成電路的供電電壓將會(huì)持續(xù)降低。隨著越來越多的生產(chǎn)廠家從130nm技術(shù)轉(zhuǎn)向90nm技術(shù)，可以預(yù)見供電電壓會(huì)降到1.2V，甚至更低，而同時(shí)電流也會(huì)顯著地增加。從直流IR壓降到交流動(dòng)態(tài)電壓波動(dòng)控制來看，由于允許的噪聲范圍越來越小，這種發(fā)展趨勢(shì)給電源供電系統(tǒng)的設(shè)計(jì)帶來了巨大的挑戰(zhàn)。

PCB電源供電系統(tǒng)設(shè)計(jì)概覽

通常在交流分析中，電源地之間的輸入阻抗是用來衡量電源供電系統(tǒng)特性的一個(gè)重要的觀測(cè)量。對(duì)這個(gè)觀測(cè)量的確定在直流分析中則演變成為IR壓降的計(jì)算。無論在直流或交流的分析中，影響電源供電系統(tǒng)特性的因素有：PCB的分層、電源板層平面的形狀、元器件的布局、過孔和管腳的分布等等。

圖1：PCB上一些常見的會(huì)增加電流路徑阻性的物理結(jié)構(gòu)設(shè)計(jì)。

電源地之間的輸入阻抗概念就可以應(yīng)用在對(duì)上述因素的仿真和分析中。比如，電源地輸入阻抗的一個(gè)非常廣泛的應(yīng)用是用來評(píng)估板上去耦電容的放置問題。隨著一定數(shù)量的去耦電容被放置在板上，電路板本身特有的諧振可以被抑制掉，從而減少噪聲的產(chǎn)生，還可以降低電路板邊緣輻射以緩解電磁兼容問題。為了提高電源供電系統(tǒng)的可靠性和降級(jí)系統(tǒng)的制造成本，系統(tǒng)設(shè)計(jì)工程師必須經(jīng)?？紤]如何經(jīng)濟(jì)有效地選擇去耦電容的系統(tǒng)布局。

高速電路系統(tǒng)中的電源供電系統(tǒng)通常可以分成芯片、集成電路封裝結(jié)構(gòu)和PCB三個(gè)物理子系統(tǒng)。芯片上的電源柵格由交替放置的幾層金屬層構(gòu)成，每層金屬由X或Y方向的金屬細(xì)條構(gòu)成電源或地柵格，過孔則將不同層的金屬細(xì)條連接起來。

對(duì)于一些高性能的芯片，無論內(nèi)核或是IO的電源供電都集成了很多去耦單元。集成電路封

裝結(jié)構(gòu)，如同一個(gè)縮小了的PCB，有幾層形狀復(fù)雜的電源或地平板。在封裝結(jié)構(gòu)的上表面，通常留有去耦電容的安裝位置。PCB則通常含有連續(xù)的面積較大的電源和地平板，以及一些大大小小的分立去耦電容元件，及電源整流模塊(VRM)。邦定線、C4凸點(diǎn)、焊球則把芯片、封裝和PCB連接在了一起。

整個(gè)電源供電系統(tǒng)要保證給各個(gè)集成電路器件提供在正常范圍內(nèi)穩(wěn)定的電壓。然而，開關(guān)電流和那些電源供電系統(tǒng)中寄生的高頻效應(yīng)總是會(huì)引入電壓噪聲。其電壓變化可以由下式計(jì)算得到：

這里ΔV是在器件處觀測(cè)到的電壓波動(dòng)，ΔI是開關(guān)電流。Z是在器件處觀測(cè)到的整個(gè)電源供電系統(tǒng)電源與地之間的輸入阻抗。為了減小電壓波動(dòng)，電源與地之間要保持低阻。在直流情況下，由于Z變成了純電阻，低阻就對(duì)應(yīng)了低的電源供電IR壓降。在交流情況下，低阻能使開關(guān)電流產(chǎn)生的瞬態(tài)噪聲也變小。當(dāng)然，這就需要Z在很寬的頻帶上都要保持很小。

圖2：Sigrity PowerDC計(jì)算得到電源板層上的電流分布。

注意到電源和地通常用來作為信號(hào)回路和參考平面，因此電源供電系統(tǒng)與信號(hào)分布系統(tǒng)之間有著很緊密的關(guān)系。然而，由于篇幅的限制，同步開關(guān)噪聲(IO SSO)引入的電源供電系統(tǒng)的噪聲現(xiàn)象和電流回路控制問題將不在這里討論。以下幾節(jié)將忽略信號(hào)系統(tǒng)，而單純注重電源供電系統(tǒng)的分析。

直流IR壓降

由于芯片的電源柵格(Power Grid)的特征尺寸很小(幾微米甚至更小)，芯片內(nèi)的電阻損耗嚴(yán)重，因此芯片內(nèi)的IR壓降已經(jīng)被廣泛地研究。而在下面幾種情況下，PCB上的IR壓降(在幾十到幾百毫伏的范圍內(nèi))對(duì)高速系統(tǒng)設(shè)計(jì)同樣會(huì)有較大的影響。

電源板層上有Swiss-Chess結(jié)構(gòu)、Neck-Down結(jié)構(gòu)和動(dòng)態(tài)布線造成的板平面被分割等情況(圖1)；電源板層上電流通過的器件管腳、過孔、焊球、C4凸點(diǎn)的數(shù)量不夠，電源平板厚度不足，電流通路不均衡等；系統(tǒng)設(shè)計(jì)需要低電壓、大電流，又有較緊的電壓浮動(dòng)的范圍。

圖3：包括和不包括電源整流模塊的平板對(duì)輸入阻抗。

例如，一個(gè)高密度和高管腳數(shù)的器件由于有大量的過孔和反焊盤，在芯片封裝結(jié)構(gòu)及PCB的電源分配層上往往會(huì)形成所謂的Swiss-Chess結(jié)構(gòu)效應(yīng)。Swiss-Chess結(jié)構(gòu)會(huì)產(chǎn)生很多高阻性的微小金屬區(qū)域。根據(jù)，由于電源供電系統(tǒng)中有這樣的高阻電流通路，送到PCB上元器件的電壓或電流有可能會(huì)低于設(shè)計(jì)要求。因此一個(gè)好的直流IR壓降仿真模擬是估計(jì)電源供電系統(tǒng)允許壓降范圍的關(guān)鍵。通過各種各樣可能性的分析為布局布線前后提供設(shè)計(jì)方案或規(guī)則。

布線工程師、系統(tǒng)工程師、信號(hào)完整性工程師和電源設(shè)計(jì)工程師還可以將IR壓降分析結(jié)合在約束管理器(constraint manager)中，作為對(duì)PCB上每一個(gè)電源和地網(wǎng)表進(jìn)行設(shè)計(jì)規(guī)則核查的最終檢驗(yàn)工具(DRC)。這種通過自動(dòng)化軟件分析的設(shè)計(jì)流程可以避免靠目測(cè)，甚至經(jīng)驗(yàn)所不能發(fā)現(xiàn)的復(fù)雜電源供電系統(tǒng)結(jié)構(gòu)上的布局布線問題。圖2展示了IR壓降分析可以準(zhǔn)確地指出一高性能PCB上電源供電系統(tǒng)中關(guān)鍵電壓電流的分布。

交流電源地阻抗分析

很多人知道一對(duì)金屬板構(gòu)成一個(gè)平板電容器，于是認(rèn)為電源板層的特性就是提供平板電容以確保供電電壓的穩(wěn)定。在頻率較低，信號(hào)波長遠(yuǎn)遠(yuǎn)大于平板尺寸時(shí)，電源板層與地板的確構(gòu)成了一個(gè)電容。

然而，當(dāng)頻率升高時(shí)，電源板層的特性開始變得復(fù)雜了。更確切地說，一對(duì)平板構(gòu)成了一個(gè)平板傳輸線系統(tǒng)。電源與地之間的噪聲，或與之對(duì)應(yīng)的電磁場(chǎng)遵循傳輸線原理在板之間傳播。當(dāng)噪聲信號(hào)傳播到平板的邊緣時(shí)，一部分高頻能量會(huì)輻射出去，但更大一部分能量會(huì)反射回

去。來自平板不同邊界的多重反射構(gòu)成了PCB中的諧振現(xiàn)象。

圖4：三種設(shè)置情況下 PowerSI計(jì)算得到的PCB輸入阻抗曲線。(a)不包含電源整流模塊；(b)包含電源整流模塊；(c)包含電源整流模塊和一些去耦電容。

在交流分析中，PCB的電源地阻抗諧振是個(gè)特有的現(xiàn)象。圖3展示了一對(duì)電源板層的輸入阻抗。為了比較，圖中還畫了一個(gè)純電容和一個(gè)純電感的阻抗特性。板的尺寸是30cm×20cm，板間間距是100um，填充介質(zhì)是FR4材料。板上的電源整流模塊用一個(gè)3nH的電感來代替。顯示純電容阻抗特性的是一個(gè)20nF的電容。從圖上可以看出，在板上沒有電源整流模塊時(shí)，在幾十兆的頻率范圍內(nèi)，平板的阻抗特性(紅線)和電容(藍(lán)線)一樣。在100MHz以上，平板的阻抗特性呈感性(沿著綠線)。到了幾百兆的頻率范圍后，幾個(gè)諧振峰的出現(xiàn)顯示了平板的諧振特性，這時(shí)平板就不再是純感性的了。

至此，很明顯，一個(gè)低阻的電源供電系統(tǒng)(從直流到交流)是獲得低電壓波動(dòng)的關(guān)鍵：減少電感作用，增加電容作用，消除或降低那些諧振峰是設(shè)計(jì)目標(biāo)。為了降低電源供電系統(tǒng)的阻抗，應(yīng)遵循以下一些設(shè)計(jì)準(zhǔn)則： 1.降低電源和地板層之間的間距； 2.增大平板的尺寸；

3.提高填充介質(zhì)的介電常數(shù)； 4.采用多對(duì)電源和地板層。然而，由于制造或一些其他的設(shè)計(jì)考慮，設(shè)計(jì)工程師還需要用一些較為靈活的有效的方法來改變電源供電系統(tǒng)的阻抗。為了減小阻抗并且消除那些諧振峰，在PCB上放置分立的去耦電容便成為常用的方法。

圖4顯示了在三種不同設(shè)置下，用Sigrity PowerSI計(jì)算得到的電源供電系統(tǒng)的輸入阻抗： a.沒有電源整流模塊，沒有去耦電容放置在板上。

b.電源整流模塊用短路來模擬，沒有去耦電容放置在板上。c.電源整流模塊用短路來模擬，去耦電容放置在板上。從圖中可見，例子a藍(lán)線，在集成電路芯片的位置處觀測(cè)到的電源供電系統(tǒng)的輸入阻抗在低頻時(shí)呈現(xiàn)出容性。隨著頻率的增加，第一個(gè)自然諧振峰出現(xiàn)在800MHz的頻率處。此頻率的波長正對(duì)應(yīng)了電源地平板的尺寸。

例子b的綠線，輸入阻抗在低頻時(shí)呈現(xiàn)出感性。這正好對(duì)應(yīng)了從集成電路芯片的位置到電源整流模塊處的環(huán)路電感。這個(gè)環(huán)路電感和平板電容一起引入了在200MHz的諧振峰。例子c的紅線，在板上放置了一些去耦電容后，那個(gè)200MHz的諧振峰被移到了很低的頻率處(<20MHz)，并且諧振峰的峰值也降低了很多。第一個(gè)較強(qiáng)的諧振峰則出現(xiàn)在大約1GHz處。由此可見，通過在PCB上放置分立的去耦電容，電源供電系統(tǒng)在主要的工作頻率范圍內(nèi)可以實(shí)現(xiàn)較低的并且是平滑的交流阻抗響應(yīng)。因此，電源供電系統(tǒng)的噪聲也會(huì)很低。

圖5：針對(duì)不同結(jié)構(gòu)仿真計(jì)算得到的輸入阻抗。不考慮芯片和封裝結(jié)構(gòu)(紅線)；考慮封裝結(jié)構(gòu)(藍(lán)線)；考慮芯片、封裝和電路板(綠線)。

在板上放置分立的去耦電容使得設(shè)計(jì)師可以靈活地調(diào)整電源供電系統(tǒng)的阻抗，實(shí)現(xiàn)較低的電源地噪聲。然而，如何選擇放置位置、選用多少以及選用什么樣的去耦電容仍舊是一系列的設(shè)計(jì)問題。因此，對(duì)一個(gè)特定的設(shè)計(jì)尋求最佳的去耦解決方案，并使用合適的設(shè)計(jì)軟件以及進(jìn)行大量的電源供電系統(tǒng)的仿真模擬往往是必須的。

協(xié)同設(shè)計(jì)概念

圖4實(shí)際上還揭示了另一個(gè)非常重要的事實(shí)，即PCB上放置分立的去耦電容的作用頻率范圍僅僅能達(dá)到幾百兆赫茲。頻率再高，每個(gè)分立去耦電容的寄生電感以及板層和過孔的環(huán)路電感(電容至芯片)將會(huì)極大地降低去耦效果，僅僅通過PCB上放置分立的去耦電容是無法進(jìn)一步降低電源供電系統(tǒng)的輸入阻抗的。從幾百兆赫茲到更高的頻率范圍，封裝結(jié)構(gòu)的電源供電系統(tǒng)的板間電容，以及封裝結(jié)構(gòu)上放置的分立去耦電容將會(huì)開始起作用。到了GHz頻率范圍，芯片內(nèi)電源柵格之間的電容以及芯片內(nèi)的去耦電容是唯一的去耦解決方案。

圖5顯示了一個(gè)例子，紅線是一個(gè)PCB上放置一些分立的去耦電容后得到的輸入阻抗。第一個(gè)諧振峰出現(xiàn)在600MHz到700MHz。在考慮了封裝結(jié)構(gòu)后，附加的封裝結(jié)構(gòu)的電感將諧振峰移到了大約450MHz處，見藍(lán)線。在包括了芯片電源供電系統(tǒng)后，芯片內(nèi)的去耦電容將那些高頻的諧振峰都去掉了，但同時(shí)卻引入了一個(gè)很弱的30MHz諧振峰，見綠線。這個(gè)

30MHz的諧振在時(shí)域中會(huì)體現(xiàn)為高頻翻轉(zhuǎn)信號(hào)的中頻包絡(luò)上的一個(gè)電壓波谷。芯片內(nèi)的去耦是很有效的，但代價(jià)卻是要用去芯片內(nèi)寶貴的空間和消耗更多的漏電流。將芯片內(nèi)的去耦電容挪到封裝結(jié)構(gòu)上也許是一個(gè)很好的折衷方案，但要求設(shè)計(jì)師擁有從芯片、封裝結(jié)構(gòu)到PCB的整個(gè)系統(tǒng)的知識(shí)。但通常，PCB的設(shè)計(jì)師無法獲得芯片和封裝結(jié)構(gòu)的設(shè)計(jì)數(shù)據(jù)以及相應(yīng)的仿真軟件包。對(duì)于集成電路設(shè)計(jì)師，他們通常不關(guān)心下端的封裝和電路板的設(shè)計(jì)。但顯然采用協(xié)同設(shè)計(jì)概念對(duì)整個(gè)系統(tǒng)、芯片-封裝-電路板的電源供電系統(tǒng)進(jìn)行優(yōu)化分析設(shè)計(jì)是將來發(fā)展的趨勢(shì)。一些走在電子設(shè)計(jì)前沿的公司事實(shí)上已經(jīng)這樣做了。

硬件布板經(jīng)驗(yàn)談

時(shí)鐘線走線

1.表面層無時(shí)鐘布線或布線長度=<500mil(關(guān)鍵時(shí)鐘表層布線=<200mil)；并且要要完整地平面作回

流，未跨分割或跨分割位置已作橋接處理

2.晶振及時(shí)鐘驅(qū)動(dòng)電路區(qū)域TOP層無其它布線穿過；（這條有時(shí)比較難滿足）

3.信號(hào)線周圍避免有其它信號(hào)線，在必要時(shí)滿足3W原則（兩線中心距為線寬的3倍），這點(diǎn)在布

數(shù)據(jù)線或地址線排線時(shí)，一般不作此種方案考慮，而重點(diǎn)考慮時(shí)序（等長）。

4.在可能的情況下，電原層應(yīng)盡量滿足20h原則：即電源層邊界相對(duì)于地層邊界內(nèi)縮板厚度的20倍

**20H規(guī)則：由于電源層與地層之間的電場(chǎng)是變化的，在板的邊緣會(huì)向外輻射電磁干擾。稱為邊緣效應(yīng)?？梢詫㈦娫磳觾?nèi)縮，使得電場(chǎng)只在接地層的范圍內(nèi)傳導(dǎo)。以一個(gè)H（電源和地之間的介質(zhì)厚度）為單位，若內(nèi)縮20H則可以將70%的電場(chǎng)限制在接地邊沿內(nèi)；內(nèi)縮100H則可以將98%的電場(chǎng)限制在內(nèi)。

5.不同頻率時(shí)鐘之間滿足3W原則

**3W規(guī)則：為了減少線間竄擾，應(yīng)保證線間距足夠大，當(dāng)線中心距不少于3倍線寬時(shí)，則可保持70%的電場(chǎng)不互相干擾，稱為3W規(guī)則。如要達(dá)到98%的電場(chǎng)不互相干擾，可使用10W規(guī)則。

6.當(dāng)時(shí)鐘信號(hào)換層且回流參考平面也改變時(shí)，一般在時(shí)鐘線換層過孔旁布一接地孔

7.時(shí)鐘布線與I/O接口、拉手條的間距>=1000mil

8.時(shí)鐘線與相鄰平面層布線的平等長度<=1000mil

9.多負(fù)載時(shí)鐘結(jié)構(gòu)盡量采用星形，在實(shí)際實(shí)現(xiàn)中一般采用在走到多負(fù)載點(diǎn)相對(duì)中心位置進(jìn)行等長

分叉方式，10.SDRAM布線中，SDCLK與DATA的長度相差<=800mil

11.帶狀線（中間層走線）的典型傳輸速度為180ps/inch，微帶線(表層走線)為140ps/inch 6

接口走線要求

1.差分布線規(guī)則：并行且等距、同層、等長

接口變壓器與接口連接器之間的網(wǎng)絡(luò)長度小于1000mil

3.跨分割的復(fù)位線在跨分割處加橋接措施

4.接口電路的布線應(yīng)遵循先防護(hù)、后濾波的原則

5.接口變壓器、光耦等隔離器件初、次級(jí)互相隔離，無相鄰平面等耦合通路，對(duì)相應(yīng)的參考平面隔離寬度大于100mil 板的堆疊：

1.元件層的臨近層為地平面，提供器件屏蔽層以及為定層布線層提供參考平面

2.所有信號(hào)層盡可能與地平面相鄰

3.盡量避免2信號(hào)層直接相鄰

4.主電源盡可能與其對(duì)應(yīng)地相鄰

5.兼顧層壓結(jié)構(gòu)對(duì)稱性 其他布線注意點(diǎn)：

1.電源層和地層之間的EMC環(huán)境較差，應(yīng)避免布置對(duì)干擾敏感的信號(hào)

2.信號(hào)線必須無直角

3.布線盡可能靠近一個(gè)平面，并避免跨分割，若必須跨分割或者無法靠近電源地平面，這些情況僅允許在低速信號(hào)線中存在

LVDS布板指導(dǎo)

LVDS布局&布線應(yīng)該考慮的因素： 1．差分走線； 2.阻抗匹配； 3.串?dāng)_(crosstalk)：4.電磁干擾（EMI）；

一：差分走線：

1.使反射盡量最小，并使共模噪聲反射盡可能存在；差分走線越近越好；避免差分走線阻抗不均勻（阻抗變化，直角線）；整個(gè)走線工程應(yīng)該保持差分線的寬度保持不變。

2.為了減少傾斜(skew)，兩差分線的長度應(yīng)該保持一致，否則導(dǎo)致終端相位有差異，降低系統(tǒng)的性能。

3.盡量減少信號(hào)路徑中的過孔(Via)的數(shù)量＆阻抗的不均勻。

4.任何寄生負(fù)載（比如：寄生電容）應(yīng)該在同一差分對(duì)中保持一致。5.應(yīng)用45°角走線代替90°腳走線。

二： 阻抗匹配：

阻抗不匹配將導(dǎo)致共模噪聲的增加并且產(chǎn)生電磁干擾（EMI），所以應(yīng)該選擇一匹配電阻＆差分線的阻抗相一致。（100Ohm）.1.在原理發(fā)送端的地方放一匹配電阻（100Ohm）;2.應(yīng)用0603或者0805尺寸的芯片電阻；

3.終端阻抗＆終端的距離應(yīng)小于7mm，盡可能那的靠近接收端；

三：差分信號(hào)＆單端信號(hào)的串?dāng)_：

1.為了避免單端信號(hào)＆LVDS信號(hào)產(chǎn)生串?dāng)_，應(yīng)盡量使二者分層。如果單端信號(hào)＆差分信號(hào)走的太近，將會(huì)產(chǎn)生共模噪聲，從而造成接收端的假出發(fā)，降低信號(hào)的質(zhì)量，減少信號(hào)的噪聲冗余量。

2.如果兩者在同一層，應(yīng)使兩者至少相距12mm.VCC＆GND也應(yīng)該分開。

四：電磁干擾（EMI）：

走線的電磁輻射可以產(chǎn)生橫向電磁波，這種波如果逃脫屏蔽就會(huì)導(dǎo)致電磁兼容（EMC）的失敗。單端傳輸（比如：CMOS，TTL）所有暴露的線都能產(chǎn)生輻射，橫向波伴隨在這些走線的周圍，一旦逃脫系統(tǒng)就會(huì)產(chǎn)生電磁干擾的問題。LVDS走線彼此能相互消弱電磁波，成對(duì)出現(xiàn)，只有在邊緣區(qū)域才能產(chǎn)生逃逸的現(xiàn)象，因此LVDS走線作為傳輸系統(tǒng)對(duì)單端傳輸（COMS，TTL）電磁干擾較少。電磁干擾方面微帶線＆帶狀線的優(yōu)點(diǎn)： 微帶線差分對(duì)下面的地平面的能有效地降低EMI，帶狀線上下均是地平面，能獲得叫好的電磁干擾性能，但是有如下缺點(diǎn)： 1． 較長的傳輸時(shí)間（1.5倍于微帶線）； 2． 需要較多的過孔； 3． 要求較多的層； 4． 需要的精確的100歐姆的匹配電阻較難實(shí)現(xiàn)； 為了更好的耦合電磁波，微帶線＆帶狀線的尺寸應(yīng)該滿足如下： 圖2： 差分對(duì)想要較好的耦合需要的條件： S<2W;S2S: 總 的 指 導(dǎo) 原 則（電源＆布局）

1)在低頻（500－600MHz）時(shí)，選用FR－4材料制造；在更高速度的時(shí)候選用G－FEK或者Teflon來設(shè)計(jì)生產(chǎn)。2)用旁路電容旁路所有的電源平面，旁路電容的大小由電源噪聲的頻譜決定，所選用的電容應(yīng)該能慮去最大功率的部分（通常在100－300MHz）。典型的利用10UF，3V的Ta電容。

3)所有的電源的VCC?DCKLK＆VCC－CKOUT管腳應(yīng)該用0.1、0.01、0.001UF的mica(云母)、Ceramic(磁珠)或者0805尺寸的貼片電容并行連接進(jìn)行旁路，這些電容應(yīng)該放在管腳的下面，另外還要加一個(gè)2.7UF的電容。

4)盡量使LVDS收發(fā)端靠近接線器（Connector）;5)發(fā)端輸出腳和連接器之間的走線物理長度應(yīng)該小于5mm,以此來降低偏斜(Skew);6)LVDS信號(hào)線＆TTL信號(hào)線分層，降低串?dāng)_ 7)LVDS的電源＆地分層；

8)應(yīng)用高阻抗低電容的寬帶SCOPE探針； 9)使stub的長度盡可能短；

10)如干過孔用來連接電源＆地平面； LVDS電纜（Cable）: 板和板之間的LVDS信號(hào)通過電纜線傳輸，由于阻抗匹配＆低延時(shí)的要求，一般電纜線不能滿足，選擇LVDS電纜時(shí)應(yīng)遵循的原則：

1.電纜應(yīng)滿足LVDS阻抗匹配的要求； 2.電纜線應(yīng)具有較低的延時(shí)（Skew）;3.兩路應(yīng)該平衡（兩路的延時(shí)應(yīng)該相同）； 低速，短距時(shí)帶狀線可以應(yīng)用；高速，長距時(shí)應(yīng)用雙絞線。應(yīng)用帶狀線的時(shí)候應(yīng)該注意： 差分對(duì)之間應(yīng)該用地隔開，且邊緣的兩路不傳送信號(hào)。圖3： LVDS也可以用同軸電纜＆雙軸電纜傳輸，雙軸電纜比同軸電纜具有較好的平衡性，因此產(chǎn)生較少的電磁干擾。圖4： 最合適的選擇是雙絞線，短距離（大約0.5m），選用CAT3平衡雙絞線，更長的距離（超過0.5m，速度超過500MHz）用CAT5平衡雙絞線。LVDS連接器： 連接器（Connector）用來連接不同的板之間的LVDS信號(hào)，此時(shí)連接器的選擇有如下規(guī)則： 1.連接器必須是低傾斜，阻抗匹配； 2.必須有相同長度的導(dǎo)線； 3.連接器中，差分對(duì)應(yīng)在相鄰的接口中； 4.地管腳應(yīng)放在差分對(duì)之間； 5.連接器的末端腳應(yīng)

該接地，不能做高

PCB Layout中的走線策略

布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見，布線在高速PCB設(shè)計(jì)中是至關(guān)重要的。下面將針對(duì)實(shí)際布線中可能遇到的一些情況，分析其合理性，并給出一些比較優(yōu)化的走線策略。主要從直角走線，差分走線，蛇形線等三個(gè)方面來闡述。

1． 直角走線

直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說，直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)不光是直角走線，頓角，銳角走線都可能會(huì)造成阻抗變化的情況。直角走線的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面：一是拐角可以等效為傳輸線上的容性負(fù)載，減緩上升時(shí)間；二是阻抗不連續(xù)會(huì)造成信號(hào)的反射；三是直角尖端產(chǎn)生的EMI。

傳輸線的直角帶來的寄生電容可以由下面這個(gè)經(jīng)驗(yàn)公式來計(jì)算： C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效電容（單位：pF），W指走線的寬度（單位：inch），εr指介質(zhì)的介電常數(shù)，Z0就是傳輸線的特征阻抗。舉個(gè)例子，對(duì)于一個(gè)4Mils的50歐姆傳輸線（εr為4.3）來說，一個(gè)直角帶來的電容量大概為0.0101pF，進(jìn)而可以估算由此引起的上升時(shí)間變化量：

T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通過計(jì)算可以看出，直角走線帶來的電容效應(yīng)是極其微小的。

由于直角走線的線寬增加，該處的阻抗將減小，于是會(huì)產(chǎn)生一定的信號(hào)反射現(xiàn)象，我們可以根據(jù)傳輸線章節(jié)中提到的阻抗計(jì)算公式來算出線寬增加后的等效阻抗，然后根據(jù)經(jīng)驗(yàn)公式計(jì)算反射系數(shù)：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走線導(dǎo)致的阻抗變化在7%-20%之間，因而反射系數(shù)最大為0.1左右。而且，從下圖可以看到，在W/2線長的時(shí)間內(nèi)傳輸線阻抗變化到最小，再經(jīng)過W/2時(shí)間又恢復(fù)到正常的阻抗，整個(gè)發(fā)生阻抗變化的時(shí)間極短，往往在10ps之內(nèi)，這樣快而且微小的變化對(duì)一般的信號(hào)傳輸來說幾乎是可以忽略的。

很多人對(duì)直角走線都有這樣的理解，認(rèn)為尖端容易發(fā)射或接收電磁波，產(chǎn)生EMI，這也成為許多人認(rèn)為不能直角走線的理由之一。然而很多實(shí)際測(cè)試的結(jié)果顯示，直角走線并不會(huì)比直線產(chǎn)生很明顯的EMI。也許目前的儀器性能，測(cè)試水平制約了測(cè)試的精確性，但至少說明了一個(gè)問題，直角走線的輻射已經(jīng)小于儀器本身的測(cè)量誤差。

總的說來，直角走線并不是想象中的那么可怕。至少在GHz以下的應(yīng)用中，其產(chǎn)生的任何諸如電容，反射，EMI等效應(yīng)在TDR測(cè)試中幾乎體現(xiàn)不出來，高速PCB設(shè)計(jì)工程師的重點(diǎn)還是應(yīng)該放在布局，電源/地設(shè)計(jì)，走線設(shè)計(jì)，過孔等其他方面。當(dāng)然，盡管直角走線帶來的影響不是很嚴(yán)重，但并不是說我們以后都可以走直角線，注意細(xì)節(jié)是每個(gè)優(yōu)秀工程師必備的基本素質(zhì)，而且，隨著數(shù)字電路的飛速發(fā)展，PCB工程師處理的信號(hào)頻率也會(huì)不斷提高，到10GHz以上的RF設(shè)計(jì)領(lǐng)域，這些小小的直角都可能成為高速問題的重點(diǎn)對(duì)象。

2． 差分走線

差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)，什么另它這么倍受青睞呢？在PCB設(shè)計(jì)中又如何能保證其良好的性能呢？帶著這兩個(gè)問題，我們進(jìn)行下一部分的討論。何為差分信號(hào)？通俗地說，就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào)，接收端通過比較這兩個(gè)電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對(duì)走線就稱為差分走線。

差分信號(hào)和普通的單端信號(hào)走線相比，最明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面：

a.抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線上，而接收端關(guān)心的只是兩信號(hào)的差值，所以外界的共模噪聲可以被完全抵消。

b.能有效抑制EMI，同樣的道理，由于兩根信號(hào)的極性相反，他們對(duì)外輻射的電磁場(chǎng)可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

c.時(shí)序定位精確，由于差分信號(hào)的開關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號(hào)技術(shù)。

對(duì)于PCB工程師來說，最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)。也許只要是接觸過Layout的人都會(huì)了解差分走線的一般要求，那就是“等長、等距”。等長是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射?！氨M量靠近原則”有時(shí)候也是差分走線的要求之一。但所有這些規(guī)則都不是用來生搬硬套的，不少工程師似乎還不了解高速差分信號(hào)傳輸?shù)谋举|(zhì)。下面重點(diǎn)討論一下PCB差分信號(hào)設(shè)計(jì)中幾個(gè)常見的誤區(qū)。誤區(qū)一：認(rèn)為差分信號(hào)不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對(duì)方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對(duì)高速信號(hào)傳輸?shù)臋C(jī)理認(rèn)識(shí)還不夠深入。差分電路對(duì)于類似地彈以及其它可能存在于電源和地平面上的噪音信號(hào)是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號(hào)返回路徑，其實(shí)在信號(hào)回流分析上，差分走線和普通的單端走線的機(jī)理是一致的，即高頻信號(hào)總是沿著電感最小的回路進(jìn)行回流，最大的區(qū)別在于差分線除了有對(duì)地的耦合之外，還存在相互之間的耦合，哪一種耦合強(qiáng)，那一種就成為主要的回流通路.在PCB電路設(shè)計(jì)中，一般差分走線之間的耦合較小，往往只占10~20%的耦合度，更多的還是對(duì)地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時(shí)候，無參考平面的區(qū)域，差分走線之間的耦合才會(huì)提供主要的回流通路，盡管參考平面的不連續(xù)對(duì)差分走線的影響沒有對(duì)普通的單端走線來的嚴(yán)重，但還是會(huì)降低差分信號(hào)的質(zhì)量，增加EMI，要盡量避免。也有些設(shè)計(jì)人員認(rèn)為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號(hào)，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號(hào)提供地阻抗回路，勢(shì)必會(huì)造成EMI輻射，這種做法弊大于利。

誤區(qū)二：認(rèn)為保持等間距比匹配線長更重要。在實(shí)際的PCB布線中，往往不能同時(shí)滿足差分設(shè)計(jì)的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通過適當(dāng)?shù)睦@線才能達(dá)到線長匹配的目的，但帶來的結(jié)果必然是差分對(duì)的部分區(qū)域無法平行.PCB差分走線的設(shè)計(jì)中最重要的規(guī)則就是匹配線長，其它的規(guī)則都可以根據(jù)設(shè)計(jì)要求和實(shí)際應(yīng)用進(jìn)行靈活處理。

誤區(qū)三：認(rèn)為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強(qiáng)他們的耦合，既可以提高對(duì)噪聲的免疫力，還能充分利用磁場(chǎng)的相反極性來抵消對(duì)外界的電磁干擾。雖說這種

做法在大多數(shù)情況下是非常有利的，但不是絕對(duì)的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過彼此的強(qiáng)耦合達(dá)到抗干擾和抑制EMI的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號(hào)走線的間距是最基本的途徑之一，電磁場(chǎng)能量是隨著距離呈平方關(guān)系遞減的，一般線間距超過4倍線寬時(shí)，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結(jié)構(gòu)在高頻的（10G以上）IC封裝PCB設(shè)計(jì)中經(jīng)常會(huì)用采用，被稱為CPW結(jié)構(gòu)，可以保證嚴(yán)格的差分阻抗控制（2Z0）.差分走線也可以走在不同的信號(hào)層中，但一般不建議這種走法，因?yàn)椴煌膶赢a(chǎn)生的諸如阻抗、過孔的差別會(huì)破壞差模傳輸?shù)男Ч牍材Ｔ肼?。此外，如果相鄰兩層耦合不夠緊密的話，會(huì)降低差分走線抵抗噪聲的能力，但如果能保持和周圍走線適當(dāng)?shù)拈g距，串?dāng)_就不是個(gè)問題。在一般頻率（GHz以下），EMI也不會(huì)是很嚴(yán)重的問題，實(shí)驗(yàn)表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經(jīng)達(dá)到60dB，足以滿足FCC的電磁輻射標(biāo)準(zhǔn)，所以設(shè)計(jì)者根本不用過分擔(dān)心差分線耦合不夠而造成電磁不兼容問題。

3． 蛇形線

蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)延時(shí)，滿足系統(tǒng)時(shí)序設(shè)計(jì)要求。設(shè)計(jì)者首先要有這樣的認(rèn)識(shí)：蛇形線會(huì)破壞信號(hào)質(zhì)量，改變傳輸延時(shí)，布線時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中，為了保證信號(hào)有足夠的保持時(shí)間，或者減小同組信號(hào)之間的時(shí)間偏移，往往不得不故意進(jìn)行繞線。那么，蛇形線對(duì)信號(hào)傳輸有什么影響呢？走線時(shí)要注意些什么呢？其中最關(guān)鍵的兩個(gè)參數(shù)就是平行耦合長度（Lp）和耦合距離（S），很明顯，信號(hào)在蛇形走線上傳輸時(shí)，相互平行的線段之間會(huì)發(fā)生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大?？赡軙?huì)導(dǎo)致傳輸延時(shí)減小，以及由于串?dāng)_而大大降低信號(hào)的質(zhì)量，其機(jī)理可以參考第三章對(duì)共模和差模串?dāng)_的分析。下面是給Layout工程師處理蛇形線時(shí)的幾點(diǎn)建議：

1． 盡量增加平行線段的距離（S），至少大于3H，H指信號(hào)走線到參考平面的距離。通俗的說就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應(yīng)。

2． 減小耦合長度Lp，當(dāng)兩倍的Lp延時(shí)接近或超過信號(hào)上升時(shí)間時(shí)，產(chǎn)生的串?dāng)_將達(dá)到飽和。

3． 帶狀線（Strip-Line）或者埋式微帶線（Embedded Micro-strip）的蛇形線引起的信號(hào)傳輸延時(shí)小于微帶走線（Micro-strip）。理論上，帶狀線不會(huì)因?yàn)椴钅４當(dāng)_影響傳輸速率。4． 高速以及對(duì)時(shí)序要求較為嚴(yán)格的信號(hào)線，盡量不要走蛇形線，尤其不能在小范圍內(nèi)蜿蜒走線。

5． 可以經(jīng)常采用任意角度的蛇形走線，能有效的減少相互間的耦合。

6． 高速PCB設(shè)計(jì)中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹配之用而無其它目的。

7． 有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。

晶振與匹配電容的總結(jié)

匹配電容-----負(fù)載電容是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負(fù)載電容。要求高的場(chǎng)合還要考慮ic輸入端的對(duì)地電容。一般晶振兩端所接電容是所要求的負(fù)載電容的兩倍。這樣并聯(lián)起來就接近負(fù)載電容了。

2．負(fù)載電容是指在電路中跨接晶體兩端的總的外界有效電容。他是一個(gè)測(cè)試條件，也是一

個(gè)使用條件。應(yīng)用時(shí)一般在給出負(fù)載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負(fù)載諧振頻率和等效負(fù)載諧振電阻。

3．一般情況下，增大負(fù)載電容會(huì)使振蕩頻率下降，而減小負(fù)載電容會(huì)使振蕩頻率升高 4．負(fù)載電容是指晶振的兩條引線連接IC塊內(nèi)部及外部所有有效電容之和，可看作晶振片在電路中串接電容。負(fù)載頻率不同決定振蕩器的振蕩頻率不同。標(biāo)稱頻率相同的晶振，負(fù)載電容不一定相同。因?yàn)槭⒕w振蕩器有兩個(gè)諧振頻率，一個(gè)是串聯(lián)揩振晶振的低負(fù)載電容晶振：另一個(gè)為并聯(lián)揩振晶振的高負(fù)載電容晶振。所以，標(biāo)稱頻率相同的晶振互換時(shí)還必須要求負(fù)載電容一至，不能冒然互換，否則會(huì)造成電器工作不正常。

晶振旁的電阻（并聯(lián)與串聯(lián)）

一份電路在其輸出端串接了一個(gè)22K的電阻，在其輸出端和輸入端之間接了一個(gè)10M的電阻，這是由于連接晶振的芯片端內(nèi)部是一個(gè)線性運(yùn)算放大器，將輸入進(jìn)行反向180度輸出，晶振處的負(fù)載電容電阻組成的網(wǎng)絡(luò)提供另外180度的相移，整個(gè)環(huán)路的相移360度，滿足振蕩的相位條件，同時(shí)還要求閉環(huán)增益大于等于1，晶體才正常工作。晶振輸入輸出連接的電阻作用是產(chǎn)生負(fù)反饋，保證放大器工作在高增益的線性區(qū)，一般在M歐級(jí)，輸出端的電阻與負(fù)載電容組成網(wǎng)絡(luò)，提供180度相移，同時(shí)起到限流的作用，防止反向器輸出對(duì)晶振過驅(qū)動(dòng)，損壞晶振。

和晶振串聯(lián)的電阻常用來預(yù)防晶振被過分驅(qū)動(dòng)。晶振過分驅(qū)動(dòng)的后果是將逐漸損耗減少晶振的接觸電鍍，這將引起頻率的上升，并導(dǎo)致晶振的早期失效，又可以講drive level調(diào)整用。用來調(diào)整drive level和發(fā)振余裕度。

Xin和Xout的內(nèi)部一般是一個(gè)施密特反相器,反相器是不能驅(qū)動(dòng)晶體震蕩的.因此,在反相器的兩端并聯(lián)一個(gè)電阻,由電阻完成將輸出的信號(hào)反向 180度反饋到輸入端形成負(fù)反饋,構(gòu)成負(fù)反饋放大電路.晶體并在電阻上,電阻與晶體的等效阻抗是并聯(lián)關(guān)系,自己想一下是電阻大還是電阻小對(duì)晶體的阻抗影響小大? 電阻的作用是將電路內(nèi)部的反向器加一個(gè)反饋回路，形成放大器，當(dāng)晶體并在其中會(huì)使反饋回路的交流等效按照晶體頻率諧振，由于晶體的Q值非常高，因此電阻在很大的范圍變化都不會(huì)影響輸出頻率。過去，曾經(jīng)試驗(yàn)此電路的穩(wěn)定性時(shí)，試過從100K～20M都可以正常啟振，但會(huì)影響脈寬比的。

晶體的Q值非常高, Q值是什么意思呢？ 晶體的串聯(lián)等效阻抗是 Ze = Re + jXe, Re<< |jXe|, 晶體一般等效于一個(gè)Q很高很高的電感，相當(dāng)于電感的導(dǎo)線電阻很小很小。Q一般達(dá)到10^-4量級(jí)。

避免信號(hào)太強(qiáng)打壞晶體的。電阻一般比較大，一般是幾百K。

串進(jìn)去的電阻是用來限制振蕩幅度的，并進(jìn)去的兩顆電容根據(jù)LZ的晶振為幾十MHZ一般是在20~30P左右，主要用與微調(diào)頻率和波形，并影響幅度，并進(jìn)去的電阻就要看 IC

spec了，有的是用來反饋的，有的是為過EMI的對(duì)策

可是轉(zhuǎn)化為 并聯(lián)等效阻抗后，Re越小，Rp就越大，這是有現(xiàn)成的公式的。晶體的等效Rp很大很大。外面并的電阻是并到這個(gè)Rp上的，于是，降低了Rp值-----＞ 增大了Re-----＞ 降低了Q 關(guān)于晶振

石英晶體振蕩器是高精度和高穩(wěn)定度的振蕩器，被廣泛應(yīng)用于彩電、計(jì)算機(jī)、遙控器等各類振蕩電路中，以及通信系統(tǒng)中用于頻率發(fā)生器、為數(shù)據(jù)處理設(shè)備產(chǎn)生時(shí)鐘信號(hào)和為特定系統(tǒng)提供基準(zhǔn)信號(hào)。

PCB 50問

1、如何選擇PCB板材？

選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。

2、如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)?？捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離，或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。

3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問題？

信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。

4、差分布線方式是如何實(shí)現(xiàn)的？

差分對(duì)的布線有兩點(diǎn)要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實(shí)現(xiàn)的方式較多。

5、對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線，如何實(shí)現(xiàn)差分布線？ 要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無法使用差分布線的。

6、接收端差分線對(duì)之間可否加一匹配電阻？

接收端差分線對(duì)間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號(hào)品質(zhì)會(huì)好些。

7、為何差分對(duì)的布線要靠近且平行？

對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號(hào)完整性(signal integrity)及時(shí)間延遲(timing delay)。

8、如何處理實(shí)際布線中的一些理論沖突的問題

1.基本上, 將模/數(shù)地分割隔離是對(duì)的。要注意的是信號(hào)走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大。2.晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿足loop gain與phase的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無法完全隔離干擾。而且離的太遠(yuǎn), 地平面上的噪聲也會(huì)影響正反饋振蕩電路。所以, 一定要將晶振和芯片的距離進(jìn)可能靠近。3.確實(shí)高速布線與EMI的要求有很多沖突。但基本原則是因EMI所加的電阻電容或ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。所以, 最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題, 如高速信號(hào)走內(nèi)層。最后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。

9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾？

現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。

各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線間距等。這會(huì)影響到自動(dòng)布線出來的走線方式是否能符合設(shè)計(jì)者的想法。另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對(duì)敷銅的推擠能力等等。所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。

10、關(guān)于test coupon。

test coupon是用來以TDR(Time Domain Reflectometer)測(cè)量所生產(chǎn)的PCB板的特性阻抗是否滿足設(shè)計(jì)需求。一般要控制的阻抗有單根線和差分對(duì)兩種情況。所以，test coupon上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣。最重要的是測(cè)量時(shí)接地點(diǎn)的位置。為了減少接地引線(ground lead)的電感值，TDR探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probe tip)，所以，test coupon上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。詳情參考如下鏈接1.http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf2.http://(點(diǎn)選Application notes)

11、在高速PCB設(shè)計(jì)中，信號(hào)層的空白區(qū)域可以敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配？

一般在空白區(qū)域的敷銅絕大部分情況是接地。只是在高速信號(hào)線旁敷銅時(shí)要注意敷銅與信號(hào)線的距離，因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。也要注意不要影響到它層的特性阻抗，例如在dual stripline的結(jié)構(gòu)時(shí)。

12、是否可以把電源平面上面的信號(hào)線使用微帶線模型計(jì)算特性阻抗？電源和地平面之間的信號(hào)是否可以使用帶狀線模型計(jì)算？

是的，在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。例如四層板: 頂層-電源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。

13、在高密度印制板上通過軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測(cè)試要求嗎？

一般軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)是否滿足測(cè)試需求必須看對(duì)加測(cè)試點(diǎn)的規(guī)范是否符合測(cè)試機(jī)具的要求。另外，如果走線太密且加測(cè)試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒辦法自動(dòng)對(duì)每段線都加上測(cè)試點(diǎn)，當(dāng)然，需要手動(dòng)補(bǔ)齊所要測(cè)試的地方。

14、添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？

至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定。基本上外加的測(cè)試點(diǎn)(不用線上既有的穿孔(via or DIP pin)當(dāng)測(cè)試點(diǎn))可能加在線上或是從線上拉一小段線出來。前者相當(dāng)于是加上一個(gè)很小的電容在線上，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率(edge rate)有關(guān)。影響大小可透過仿真得知。原則上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿足測(cè)試機(jī)具的要求)分支越短越好。

15、若干PCB組成系統(tǒng)，各板之間的地線應(yīng)如何連接？ 各個(gè)PCB板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí)，例如A板子有電源或信號(hào)送到B板子，一定會(huì)有等量的電流從地層流回到A板子(此為Kirchoff current law)。這地層上的電流會(huì)找阻抗最小的地方流回去。所以，在各個(gè)不管是電源或信號(hào)相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對(duì)其它較敏感信號(hào)的影響。

16、能介紹一些國外關(guān)于高速PCB設(shè)計(jì)的技術(shù)書籍和資料嗎？

現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算機(jī)等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB板的工

作頻率已達(dá)GHz上下，迭層數(shù)就我所知有到40層之多。計(jì)算機(jī)相關(guān)應(yīng)用也因?yàn)樾酒倪M(jìn)步，無論是一般的PC或服務(wù)器(Server)，板子上的最高工作頻率也已經(jīng)達(dá)到400MHz(如Rambus)以上。因應(yīng)這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias及build-up制程工藝的需求也漸漸越來越多。這些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。以下提供幾本不錯(cuò)的技術(shù)書籍： 1.Howard W.Johnson，“High-Speed Digital Design – A Handbook of Black Magic”； 2.Stephen H.Hall，“High-Speed Digital System Design”； 3.Brian Yang，“Digital Signal Integrity”；4.Dooglas Brook，“Integrity Issues and printed Circuit Board Design”。

17、兩個(gè)常被參考的特性阻抗公式：

a.微帶線(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0及1<(Er)<15的情況才能應(yīng)用。b.帶狀線(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在W/H<0.35及T/H<0.25的情況才能應(yīng)用。

18、差分信號(hào)線中間可否加地線？ 差分信號(hào)中間一般是不能加地線。因?yàn)椴罘中盘?hào)的應(yīng)用原理最重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來的好處，如flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會(huì)破壞耦合效應(yīng)。

19、剛?cè)岚逶O(shè)計(jì)是否需要專用設(shè)計(jì)軟件與規(guī)范？國內(nèi)何處可以承接該類電路板加工？ 可以用一般設(shè)計(jì)PCB的軟件來設(shè)計(jì)柔性電路板(Flexible Printed Circuit)。一樣用Gerber格式給FPC廠商生產(chǎn)。由于制造的工藝和一般PCB不同，各個(gè)廠商會(huì)依據(jù)他們的制造能力會(huì)對(duì)最小線寬、最小線距、最小孔徑(via)有其限制。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當(dāng)關(guān)鍵詞查詢應(yīng)該可以找到。20、適當(dāng)選擇PCB與外殼接地的點(diǎn)的原則是什么？

選擇PCB與外殼接地點(diǎn)選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。

21、電路板DEBUG應(yīng)從那幾個(gè)方面著手？

就數(shù)字電路而言，首先先依序確定三件事情： 1.確認(rèn)所有電源值的大小均達(dá)到設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會(huì)要求某些電源之間起來的順序與快慢有某種規(guī)范。2.確認(rèn)所有時(shí)鐘信號(hào)頻率都工作正常且信號(hào)邊緣上沒有非單調(diào)(non-monotonic)的問題。3.確認(rèn)reset信號(hào)是否達(dá)到規(guī)范要求。這些都正常的話，芯片應(yīng)該要發(fā)出第一個(gè)周期(cycle)的信號(hào)。接下來依照系統(tǒng)運(yùn)作原理與bus protocol來debug。

22、在電路板尺寸固定的情況下，如果設(shè)計(jì)中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng)，同時(shí)走線過細(xì)也使阻抗無法檔?，请赚轻t(yī)檣茉詬咚伲?gt;100MHz）高密度PCB設(shè)計(jì)中的技巧? 在設(shè)計(jì)高速高密度PCB時(shí)，串?dāng)_(crosstalk interference)確實(shí)是要特別注意的，因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方： 1.控制走線特性阻抗的連續(xù)與匹配。2.走線間距的大小。一般?？吹降拈g距為兩倍線寬?？梢酝高^仿真來知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響，找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。3.選擇適當(dāng)?shù)亩私臃绞健?.避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。5.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會(huì)增加。在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長，不過還是要盡量做到。除此以外，可以預(yù)留差分端接和共模端接，以

緩和對(duì)時(shí)序與信號(hào)完整性的影響。

23、模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時(shí)LC比RC濾波效果差？

LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，使用RC濾波要付出的代價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。

24、濾波時(shí)選用電感，電容值的方法是什么？

電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。如果LC的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流，則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì)較大。而電容的ESR/ESL也會(huì)有影響。另外，如果這LC是放在開關(guān)式電源(switching regulation power)的輸出端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。

25、如何盡可能的達(dá)到EMC要求，又不致造成太大的成本壓力？

PCB板上會(huì)因EMC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過EMC的要求。以下僅就PCB板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。

1、盡可能選用信號(hào)斜率(slew rate)較慢的器件，以降低信號(hào)所產(chǎn)生的高頻成分。

2、注意高頻器件擺放的位置，不要太靠近對(duì)外的連接器。

3、注意高速信號(hào)的阻抗匹配，走線層及其回流電流路徑(return current path)，以減少高頻的反射與輻射。

4、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。

5、對(duì)外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassis ground。

6、可適當(dāng)運(yùn)用ground guard/shunt traces在一些特別高速的信號(hào)旁。但要注意guard/shunt traces對(duì)走線特性阻抗的影響。

7、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。

26、當(dāng)一塊PCB板中有多個(gè)數(shù)/模功能塊時(shí)，常規(guī)做法是要將數(shù)/模地分開，原因何在？ 將數(shù)/模地分開的原因是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲，噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號(hào)不交叉，模擬的信號(hào)依然會(huì)被地噪聲干擾。也就是說數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。

27、另一種作法是在確保數(shù)/模分開布局，且數(shù)/模信號(hào)走線相互不交叉的情況下，整個(gè)PCB板地不做分割，數(shù)/模地都連到這個(gè)地平面上。道理何在？

數(shù)模信號(hào)走線不能交叉的要求是因?yàn)樗俣壬钥斓臄?shù)字信號(hào)其返回電流路徑(return current path)會(huì)盡量沿著走線的下方附近的地流回?cái)?shù)字信號(hào)的源頭，若數(shù)模信號(hào)走線交叉，則返回電流所產(chǎn)生的噪聲便會(huì)出現(xiàn)在模擬電路區(qū)域內(nèi)。

28、在高速PCB設(shè)計(jì)原理圖設(shè)計(jì)時(shí)，如何考慮阻抗匹配問題？

在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。

29、哪里能提供比較準(zhǔn)確的IBIS模型庫？ IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果?；旧螴BIS可看成是實(shí)際芯片I/O buffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得(亦可采用測(cè)量，但限制較多)，而SPICE的資料與芯片制造有絕對(duì)的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其SPICE的資料是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會(huì)隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型資料，因?yàn)闆]有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準(zhǔn)確，只能不斷要求該廠商改進(jìn)才是根本解決之道。

30、在高速PCB設(shè)計(jì)時(shí)，設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢？

一般EMI/EMC設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面.前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz).所以不能只注意高頻而忽略低頻的部分.一個(gè)好的EMI/EMC設(shè)計(jì)必須一開始布局時(shí)就要考慮到器件的位置, PCB迭層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本.例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器, 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲.另外, 注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射.還可以用分割地層的方式以控制高頻噪聲的范圍.最后, 適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassis ground)。

31、如何選擇EDA工具？

目前的pcb設(shè)計(jì)軟件中，熱分析都不是強(qiáng)項(xiàng)，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價(jià)格比都不錯(cuò)。PLD的設(shè)計(jì)的初學(xué)者可以采用PLD芯片廠家提供的集成環(huán)境，在做到百萬門以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。

32、請(qǐng)推薦一種適合于高速信號(hào)處理和傳輸?shù)腅DA軟件。

常規(guī)的電路設(shè)計(jì)，INNOVEDA 的 PADS 就非常不錯(cuò)，且有配合用的仿真軟件，而這類設(shè)計(jì)往往占據(jù)了70%的應(yīng)用場(chǎng)合。在做高速電路設(shè)計(jì)，模擬和數(shù)字混合電路，采用Cadence的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件，當(dāng)然Mentor的性能還是非常不錯(cuò)的，特別是它的設(shè)計(jì)流程管理方面應(yīng)該是最為優(yōu)秀的。（大唐電信技術(shù)專家 王升）

33、對(duì)PCB板各層含義的解釋

Topoverlay----頂層器件名稱，也叫 top silkscreen 或者 top component legend, 比如 R1 C5, IC10.bottomoverlay----同理multilayer-----如果你設(shè)計(jì)一個(gè)4層板，你放置一個(gè) free pad or via, 定義它作為multilay 那么它的pad就會(huì)自動(dòng)出現(xiàn)在4個(gè)層 上，如果你只定義它是top layer, 那么它的pad就會(huì)只出現(xiàn)在頂層上。34、2G以上高頻PCB設(shè)計(jì)，走線,排版,應(yīng)重點(diǎn)注意哪些方面？

2G以上高頻PCB屬于射頻電路設(shè)計(jì)，不在高速數(shù)字電路設(shè)計(jì)討論范圍內(nèi)。而射頻電路的布局（layout)和布線（routing)應(yīng)該和原理圖一起考慮的，因?yàn)椴季植季€都會(huì)造成分布效應(yīng)。而且，射頻電路設(shè)計(jì)一些無源器件是通過參數(shù)化定義，特殊形狀銅箔實(shí)現(xiàn)，因此要求EDA工具能夠提供參數(shù)化器件，能夠編輯特殊形狀銅箔。Mentor公司的boardstation中有專門的RF設(shè)計(jì)模塊，能夠滿足這些要求。而且，一般射頻設(shè)計(jì)要求有專門射頻電路分析工具，業(yè)界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。35、2G以上高頻PCB設(shè)計(jì)，微帶的設(shè)計(jì)應(yīng)遵循哪些規(guī)則? 射頻微帶線設(shè)計(jì)，需要用三維場(chǎng)分析工具提取傳輸線參數(shù)。所有的規(guī)則應(yīng)該在這個(gè)場(chǎng)提取工具中規(guī)定。

36、對(duì)于全數(shù)字信號(hào)的PCB，板上有一個(gè)80MHz的鐘源。除了采用絲網(wǎng)（接地）外，為了

保證有足夠的驅(qū)動(dòng)能力，還應(yīng)該采用什么樣的電路進(jìn)行保護(hù)？

確保時(shí)鐘的驅(qū)動(dòng)能力，不應(yīng)該通過保護(hù)實(shí)現(xiàn)，一般采用時(shí)鐘驅(qū)動(dòng)芯片。一般擔(dān)心時(shí)鐘驅(qū)動(dòng)能力，是因?yàn)槎鄠€(gè)時(shí)鐘負(fù)載造成。采用時(shí)鐘驅(qū)動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào)變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。選擇驅(qū)動(dòng)芯片，除了保證與負(fù)載基本匹配，信號(hào)沿滿足要求（一般時(shí)鐘為沿有效信號(hào)），在計(jì)算系統(tǒng)時(shí)序時(shí)，要算上時(shí)鐘在驅(qū)動(dòng)芯片內(nèi)時(shí)延。

37、如果用單獨(dú)的時(shí)鐘信號(hào)板，一般采用什么樣的接口，來保證時(shí)鐘信號(hào)的傳輸受到的影響??？

時(shí)鐘信號(hào)越短，傳輸線效應(yīng)越小。采用單獨(dú)的時(shí)鐘信號(hào)板，會(huì)增加信號(hào)布線長度。而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號(hào)。LVDS信號(hào)可以滿足驅(qū)動(dòng)能力要求，不過您的時(shí)鐘不是太快，沒有必要。38、27M,SDRAM時(shí)鐘線（80M-90M），這些時(shí)鐘線二三次諧波剛好在VHF波段，從接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法？

如果是三次諧波大，二次諧波小，可能因?yàn)樾盘?hào)占空比為50%，因?yàn)檫@種情況下，信號(hào)沒有偶次諧波。這時(shí)需要修改一下信號(hào)占空比。此外，對(duì)于如果是單向的時(shí)鐘信號(hào)，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不會(huì)影響時(shí)鐘沿速率。源端匹配值，可以采用下圖公式得到。

39、什么是走線的拓?fù)浼軜?gòu)？

Topology,有的也叫routing order.對(duì)于多端口連接的網(wǎng)絡(luò)的布線次序。40、怎樣調(diào)整走線的拓?fù)浼軜?gòu)來提高信號(hào)的完整性？

這種網(wǎng)絡(luò)信號(hào)方向比較復(fù)雜，因?yàn)閷?duì)單向，雙向信號(hào)，不同電平種類信號(hào)，拓樸影響都不一樣，很難說哪種拓樸對(duì)信號(hào)質(zhì)量有利。而且作前仿真時(shí)，采用何種拓樸對(duì)工程師要求很高，要求對(duì)電路原理，信號(hào)類型，甚至布線難度等都要了解。

41、怎樣通過安排迭層來減少EMI問題？

首先，EMI要從系統(tǒng)考慮，單憑PCB無法解決問題。層疊對(duì)EMI來講，我認(rèn)為主要是提供信號(hào)最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當(dāng)比電源層外延，對(duì)抑制共模干擾有好處。

42、為何要鋪銅？

一般鋪銅有幾個(gè)方面原因。１，EMC.對(duì)于大面積的地或電源鋪銅，會(huì)起到屏蔽作用，有些特殊地，如PGND起到防護(hù)作用。２，PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對(duì)于布線較少的PCB板層鋪銅。３，信號(hào)完整性要求，給高頻數(shù)字信號(hào)一個(gè)完整的回流路徑，并減少直流網(wǎng)絡(luò)的布線。當(dāng)然還有散熱，特殊器件安裝要求鋪銅等等原因。

43、在一個(gè)系統(tǒng)中，包含了dsp和pld，請(qǐng)問布線時(shí)要注意哪些問題呢？

看你的信號(hào)速率和布線長度的比值。如果信號(hào)在傳輸線上的時(shí)延和信號(hào)變化沿時(shí)間可比的話，就要考慮信號(hào)完整性問題。另外對(duì)于多個(gè)DSP，時(shí)鐘，數(shù)據(jù)信號(hào)走線拓普也會(huì)影響信號(hào)質(zhì)量和時(shí)序，需要關(guān)注。

44、除protel工具布線外，還有其他好的工具嗎？

至于工具，除了PROTEL，還有很多布線工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所長。

45、什么是“信號(hào)回流路徑”？

信號(hào)回流路徑,即return current。高速數(shù)字信號(hào)在傳輸時(shí)，信號(hào)的流向是從驅(qū)動(dòng)器沿PCB傳輸線到負(fù)載，再由負(fù)載沿著地或電源通過最短路徑返回驅(qū)動(dòng)器端。這個(gè)在地或電源上的返回信號(hào)就稱信號(hào)回流路徑。Dr.Johson在他的書中解釋，高頻信號(hào)傳輸，實(shí)際上是對(duì)傳輸線與直流層之間包夾的介質(zhì)電容充電的過程。SI分析的就是這個(gè)圍場(chǎng)的電磁特性，以及他們之間的耦合。

46、如何對(duì)接插件進(jìn)行SI分析？

在IBIS3.2規(guī)范中，有關(guān)于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE模型。也可以使用多板仿真軟件（HYPERLYNX或IS_multiboard），建立多板系統(tǒng)時(shí)，輸入接插件的分布參數(shù)，一般從接插件手冊(cè)中得到。當(dāng)然這種方式會(huì)不夠精確，但只要在可接受范圍內(nèi)即可。

47、請(qǐng)問端接的方式有哪些？

端接（terminal）,也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。

48、采用端接（匹配）的方式是由什么因素決定的？

匹配采用方式一般由BUFFER特性，拓普情況，電平種類和判決方式來決定，也要考慮信號(hào)占空比，系統(tǒng)功耗等。

49、采用端接（匹配）的方式有什么規(guī)則？ 數(shù)字電路最關(guān)鍵的是時(shí)序問題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)刻得到可以確定的信號(hào)。對(duì)于電平有效信號(hào)，在保證建立、保持時(shí)間的前提下，信號(hào)質(zhì)量穩(wěn)定；對(duì)延有效信號(hào)，在保證信號(hào)延單調(diào)性前提下，信號(hào)變化延速度滿足要求。Mentor ICX產(chǎn)品教材中有關(guān)于匹配的一些資料。另外《High Speed Digital design a hand book of blackmagic》有一章專門對(duì)terminal的講述，從電磁波原理上講述匹配對(duì)信號(hào)完整性的作用，可供參考。

50、能否利用器件的IBIS模型對(duì)器件的邏輯功能進(jìn)行仿真？如果不能，那么如何進(jìn)行電路的板級(jí)和系統(tǒng)級(jí)仿真？

IBIS模型是行為級(jí)模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他結(jié)構(gòu)級(jí)模型

一、石英晶體振蕩器的基本原理

1、石英晶體振蕩器的結(jié)構(gòu)

石英晶體振蕩器是利用石英晶體（二氧化硅的結(jié)晶體）的壓電效應(yīng)制成的一種諧振器件，它的基本構(gòu)成大致是：從一塊石英晶體上按一定方位角切下薄片（簡(jiǎn)稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個(gè)對(duì)應(yīng)面上涂敷銀層作為電極，在每個(gè)電極上各焊一根引線接到管腳上，再加上封裝外殼就構(gòu)成了石英晶體諧振器，簡(jiǎn)稱為石英晶體或晶體、晶振。其產(chǎn)品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑料封裝的。

2、壓電效應(yīng)

若在石英晶體的兩個(gè)電極上加一電場(chǎng)，晶片就會(huì)產(chǎn)生機(jī)械變形。反之，若在晶片的兩側(cè)施加機(jī)械壓力，則在晶片相應(yīng)的方向上將產(chǎn)生電場(chǎng)，這種物理現(xiàn)象稱為壓電效應(yīng)。如果在晶片的兩極上加交變電壓，晶片就會(huì)產(chǎn)生機(jī)械振動(dòng)，同時(shí)晶片的機(jī)械振動(dòng)又會(huì)產(chǎn)生交變電場(chǎng)。在一般情況下，晶片機(jī)械振動(dòng)的振幅和交變電場(chǎng)的振幅非常微小，但當(dāng)外加交變電壓的頻率為某一特定值時(shí)，振幅明顯加大，比其他頻率下的振幅大得多，這種現(xiàn)象稱為壓電諧振，它與LC回路的諧振現(xiàn)象十分相似。它的諧振頻率與晶片的切割方式、幾何形狀、尺寸等有關(guān)。

3、符號(hào)和等效電路

當(dāng)晶體不振動(dòng)時(shí)，可把它看成一個(gè)平板電容器稱為靜電電容C，它的大小與晶片的幾何尺寸、電極面積有關(guān)，一般約幾個(gè)PF到幾十PF。當(dāng)晶體振蕩時(shí)，機(jī)械振動(dòng)的慣性可用電

感L來等效。一般L的值為幾十mH 到幾百mH。晶片的彈性可用電容C來等效，C的值很小，一般只有0.0002～0.1pF。晶片振動(dòng)時(shí)因摩擦而造成的損耗用R來等效，它的數(shù)值約為100Ω。由于晶片的等效電感很大，而C很小，R也小，因此回路的品質(zhì)因數(shù)Q很大，可達(dá)1000～10000。加上晶片本身的諧振頻率基本上只與晶片的切割方式、幾何形狀、尺寸有關(guān)，而且可以做得精確，因此利用石英諧振器組成的振蕩電路可獲得很高的頻率穩(wěn)定度。

4、諧振頻率

從石英晶體諧振器的等效電路可知，它有兩個(gè)諧振頻率，即（1）當(dāng)L、C、R支路發(fā)生串聯(lián)諧振時(shí)，它的等效阻抗最?。ǖ扔赗）。串聯(lián)揩振頻率用fs表示，石英晶體對(duì)于串聯(lián)揩振頻率fs呈純阻性，（2）當(dāng)頻率高于fs時(shí)L、C、R支路呈感性，可與電容C。發(fā)生并聯(lián)諧振，其并聯(lián)頻率用fd表示。根據(jù)石英晶體的等效電路，可定性畫出它的電抗—頻率特性曲線?？梢姰?dāng)頻率低于串聯(lián)諧振頻率fs或者頻率高于并聯(lián)揩振頻率fd時(shí)，石英晶體呈容性。僅在fs＜f＜fd極窄的范圍內(nèi)，石英晶體呈感性。

二、石英晶體振蕩器類型特點(diǎn)

石英晶體振蕩器是由品質(zhì)因素極高的石英晶體振子（即諧振器和振蕩電路組成。晶體的品質(zhì)、切割取向、晶體振子的結(jié)構(gòu)及電路形式等，共同決定振蕩器的性能。國際電工委員會(huì)（IEC）將石英晶體振蕩器分為4類：普通晶體振蕩（TCXO），電壓控制式晶體振蕩器（VCXO），溫度補(bǔ)償式晶體振蕩（TCXO），恒溫控制式晶體振蕩（OCXO）。目前發(fā)展中的還有數(shù)字補(bǔ)償式晶體損振蕩（DCXO）等。

普通晶體振蕩器（SPXO）可產(chǎn)生10^(-5)～10^(-4)量級(jí)的頻率精度，標(biāo)準(zhǔn)頻率1—100MHZ，頻率穩(wěn)定度是±100ppm。SPXO沒有采用任何溫度頻率補(bǔ)償措施，價(jià)格低廉，通常用作微處理器的時(shí)鐘器件。封裝尺寸范圍從21×14×6mm及5×3.2×1.5mm。

電壓控制式晶體振蕩器（VCXO）的精度是10^(-6)～10^(-5)量級(jí)，頻率范圍1~30MHz。低容差振蕩器的頻率穩(wěn)定度是±50ppm。通常用于鎖相環(huán)路。封裝尺寸14×10×3mm。

溫度補(bǔ)償式晶體振蕩器（TCXO）采用溫度敏感器件進(jìn)行溫度頻率補(bǔ)償，頻率精度達(dá)到10^(-7)～10^(-6)量級(jí)，頻率范圍1—60MHz，頻率穩(wěn)定度為±1～±2.5ppm，封裝尺寸從30×30×15mm至11.4×9.6×3.9mm。通常用于手持電話、蜂窩電話、雙向無線通信設(shè)備等。

恒溫控制式晶體振蕩器（OCXO）將晶體和振蕩電路置于恒溫箱中，以消除環(huán)境溫度變化對(duì)頻率的影響。OCXO頻率精度是10^(-10)至10^(-8)量級(jí)，對(duì)某些特殊應(yīng)用甚至達(dá)到更高。頻率穩(wěn)定度在四種類型振蕩器中最高。

三、石英晶體振蕩器的主要參數(shù)

晶振的主要參數(shù)有標(biāo)稱頻率，負(fù)載電容、頻率精度、頻率穩(wěn)定度等。不同的晶振標(biāo)稱頻率不同，標(biāo)稱頻率大都標(biāo)明在晶振外殼上。如常用普通晶振標(biāo)稱頻率有：48kHz、500 kHz、503.5 kHz、1MHz～40.50 MHz等，對(duì)于特殊要求的晶振頻率可達(dá)到1000 MHz以上，也有的沒有標(biāo)稱頻率，如CRB、ZTB、Ja等系列。負(fù)載電容是指晶振的兩條引線連接IC塊內(nèi)部及外部所有有效電容之和，可看作晶振片在電路中串接電容。負(fù)載頻率不同決定振蕩器的振蕩頻率不同。標(biāo)稱頻率相同的晶振，負(fù)載電容不一定相同。因?yàn)槭⒕w振蕩器有兩個(gè)諧振頻率，一個(gè)是串聯(lián)揩振晶振的低負(fù)載電容晶振：另一個(gè)為并聯(lián)揩振晶振的高負(fù)載電容晶振。所以，標(biāo)稱頻率相同的晶振互換時(shí)還必須要求負(fù)載電容一至，不能冒然互換，否則會(huì)造成電

器工作不正常。頻率精度和頻率穩(wěn)定度：由于普通晶振的性能基本都能達(dá)到一般電器的要求，對(duì)于高檔設(shè)備還需要有一定的頻率精度和頻率穩(wěn)定度。頻率精度從10^(-4)量級(jí)到10^(-10)量級(jí)不等。穩(wěn)定度從±1到±100ppm不等。這要根據(jù)具體的設(shè)備需要而選擇合適的晶振，如通信網(wǎng)絡(luò)，無線數(shù)據(jù)傳輸?shù)认到y(tǒng)就需要更高要求的石英晶體振蕩器。因此，晶振的參數(shù)決定了晶振的品質(zhì)和性能。在實(shí)際應(yīng)用中要根據(jù)具體要求選擇適當(dāng)?shù)木д?，因不同性能的晶振其價(jià)格不同，要求越高價(jià)格也越貴，一般選擇只要滿足要求即可。

四、石英晶體振蕩器的發(fā)展趨勢(shì)

1、小型化、薄片化和片式化：為滿足移動(dòng)電話為代表的便攜式產(chǎn)品輕、薄、短小的要求，石英晶體振蕩器的封裝由傳統(tǒng)的裸金屬外殼覆塑料金屬向陶瓷封裝轉(zhuǎn)變。例如TCXO這類器件的體積縮小了30～100倍。采用SMD封裝的TCXO厚度不足2mm，目前5×3mm尺寸的器件已經(jīng)上市。

2、高精度與高穩(wěn)定度，目前無補(bǔ)償式晶體振蕩器總精度也能達(dá)到±25ppm，VCXO的頻率穩(wěn)定度在10～7℃范圍內(nèi)一般可達(dá)±20～100ppm，而OCXO在同一溫度范圍內(nèi)頻率穩(wěn)定度一般為±0.0001～5ppm，VCXO控制在±25ppm以下。

3、低噪聲，高頻化，在GPS通信系統(tǒng)中是不允許頻率顫抖的，相位噪聲是表征振蕩器頻率顫抖的一個(gè)重要參數(shù)。目前OCXO主流產(chǎn)品的相位噪聲性能有很大改善。除VCXO外，其它類型的晶體振蕩器最高輸出頻率不超過200MHz。例如用于GSM等移動(dòng)電話的UCV4系列壓控振蕩器，其頻率為650～1700 MHz，電源電壓2.2～3.3V，工作電流8～10mA。

4、低功能，快速啟動(dòng)，低電壓工作，低電平驅(qū)動(dòng)和低電流消耗已成為一個(gè)趨勢(shì)。電源電壓一般為3.3V。目前許多TCXO和VCXO產(chǎn)品，電流損耗不超過2 mA。石英晶體振蕩器的快速啟動(dòng)技術(shù)也取得突破性進(jìn)展。例如日本精工生產(chǎn)的VG—2320SC型VCXO，在±0.1ppm規(guī)定值范圍條件下，頻率穩(wěn)定時(shí)間小于4ms。日本東京陶瓷公司生產(chǎn)的SMD TCXO，在振蕩啟動(dòng)4ms后則可達(dá)到額定值的90%。OAK公司的10～25 MHz的OCXO產(chǎn)品，在預(yù)熱5分鐘后，則能達(dá)到±0.01 ppm的穩(wěn)定度。

五、石英晶體振蕩器的應(yīng)用

1、石英鐘走時(shí)準(zhǔn)、耗電省、經(jīng)久耐用為其最大優(yōu)點(diǎn)。不論是老式石英鐘或是新式多功能石英鐘都是以石英晶體振蕩器為核心電路，其頻率精度決定了電子鐘表的走時(shí)精度。從石英晶體振蕩器原理的示意圖中，其中V1和V2構(gòu)成CMOS反相器石英晶體Q與振蕩電容C1及微調(diào)電容C2構(gòu)成振蕩系統(tǒng)，這里石英晶體相當(dāng)于電感。振蕩系統(tǒng)的元件參數(shù)確定了振頻率。一般Q、C1及C2均為外接元件。另外R1為反饋電阻，R2為振蕩的穩(wěn)定電阻，它們都集成在電路內(nèi)部。故無法通過改變C1或C2的數(shù)值來調(diào)整走時(shí)精度。但此時(shí)我們?nèi)钥捎眉咏右恢浑娙軨有方法，來改變振蕩系統(tǒng)參數(shù)，以調(diào)整走時(shí)精度。根據(jù)電子鐘表走時(shí)的快慢，調(diào)整電容有兩種接法：若走時(shí)偏快，則可在石英晶體兩端并接電容C，如圖4所示。此時(shí)系統(tǒng)總電容加大，振蕩頻率變低，走時(shí)減慢。若走時(shí)偏慢，則可在晶體支路中串接電容C。如圖5所示。此時(shí)系統(tǒng)的總電容減小，振蕩頻率變高，走時(shí)增快。只要經(jīng)過耐心的反復(fù)試驗(yàn)，就可以調(diào)整走時(shí)精度。因此，晶振可用于時(shí)鐘信號(hào)發(fā)生器。

2、隨著電視技術(shù)的發(fā)展，近來彩電多采用500kHz或503 kHz的晶體振蕩器作為行、場(chǎng)電路的振蕩源，經(jīng)1/3的分頻得到 15625Hz的行頻，其穩(wěn)定性和可靠性大為提高。面且晶振價(jià)格便宜，更換容易。

3、在通信系統(tǒng)產(chǎn)品中，石英晶體振蕩器的價(jià)值得到了更廣泛的體現(xiàn)，同時(shí)也得到了更快的發(fā)展。許多高性能的石英晶振主要應(yīng)用于通信網(wǎng)絡(luò)、無線數(shù)據(jù)傳輸、高速數(shù)字?jǐn)?shù)據(jù)傳輸?shù)?/p>

晶振的負(fù)載電容

晶體元件的負(fù)載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負(fù)載電容。要求高的場(chǎng)合還要考慮ic輸入端的對(duì)地電容。應(yīng)用時(shí)一般在給出負(fù)載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負(fù)載諧振頻率和等效負(fù)載諧振電阻。

晶振的負(fù)載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容,Cic（集成電路內(nèi)部電容）+△C（PCB上電容).就是說負(fù)載電容15pf的話，兩邊個(gè)接27pf的差不多了，一般a為6.5～13.5pF

各種邏輯芯片的晶振引腳可以等效為電容三點(diǎn)式振蕩器.晶振引腳的內(nèi)部通常是一個(gè)反相器, 或者是奇數(shù)個(gè)反相器串聯(lián).在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個(gè)電阻連接, 對(duì)于 CMOS 芯片通常是數(shù) M 到數(shù)十 M 歐之間.很多芯片的引腳內(nèi)部已經(jīng)包含了這個(gè)電阻, 引腳外部就不用接了.這個(gè)電阻是為了使反相器在振蕩初始時(shí)處與線性狀態(tài), 反相器就如同一個(gè)有很大增益的放大器, 以便于起振.石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為一個(gè)并聯(lián)諧振回路, 振蕩頻率應(yīng)該是石英晶體的并聯(lián)諧振頻率.晶體旁邊的兩個(gè)電容接地, 實(shí)際上就是電容三點(diǎn)式電路的分壓電容, 接地點(diǎn)就是分壓點(diǎn).以接地點(diǎn)即分壓點(diǎn)為參考點(diǎn), 振蕩引腳的輸入和輸出是反相的, 但從并聯(lián)諧振回路即石英晶體兩端來看, 形成一個(gè)正反饋以保證電路持續(xù)振蕩.在芯片設(shè)計(jì)時(shí), 這兩個(gè)電容就已經(jīng)形成了, 一般是兩個(gè)的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率范圍.外接時(shí)大約是數(shù) PF 到數(shù)十 PF, 依頻率和石英晶體的特性而定.需要注意的是: 這兩個(gè)電容串聯(lián)的值是并聯(lián)在諧振回路上的, 會(huì)影響振蕩頻率.當(dāng)兩個(gè)電容量相等時(shí), 反饋系數(shù)是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對(duì)地電容量, 而增加輸出端的值以提高反饋量.設(shè)計(jì)考慮事項(xiàng)：

1.使晶振、外部電容器（如果有）與 IC之間的信號(hào)線盡可能保持最短。當(dāng)非常低的電流通過IC晶振振蕩器時(shí)，如果線路太長，會(huì)使它對(duì) EMC、ESD 與串?dāng)_產(chǎn)生非常敏感的影響。而且長線路還會(huì)給振蕩器增加寄生電容。

2.盡可能將其它時(shí)鐘線路與頻繁切換的信號(hào)線路布置在遠(yuǎn)離晶振連接的位置。3.當(dāng)心晶振和地的走線 4.將晶振外殼接地

如果實(shí)際的負(fù)載電容配置不當(dāng),第一會(huì)引起線路參考頻率的誤差.另外如在發(fā)射接收電路上會(huì)使晶振的振蕩幅度下降(不在峰點(diǎn)),影響混頻信號(hào)的信號(hào)強(qiáng)度與信噪.當(dāng)波形出現(xiàn)削峰,畸變時(shí),可增加負(fù)載電阻調(diào)整(幾十K到幾百K).要穩(wěn)定波形是并聯(lián)一個(gè)1M左右的反饋電阻.22

電力系統(tǒng)電壓名稱術(shù)語

1．電壓

當(dāng)電荷在電場(chǎng)力作用下，從一個(gè)點(diǎn)移動(dòng)到另一點(diǎn)時(shí)，電場(chǎng)力對(duì)移動(dòng)電荷所做的功與電荷量的比值即為該兩點(diǎn)間的電壓。換句話說，兩點(diǎn)間的電壓就是在兩點(diǎn)間電場(chǎng)力移動(dòng)單位電荷量的電荷對(duì)電荷所做的功，工程上常用千伏(kV)。2．三相交流系統(tǒng)的相電壓和線電壓 在三相交流系統(tǒng)中，發(fā)電機(jī)或變壓器繞組兩端電壓稱為相電壓，而三相導(dǎo)線的兩線之間的電壓稱為線電壓。

3．電力系統(tǒng)標(biāo)稱電壓

系統(tǒng)被指定的電壓稱為標(biāo)稱電壓。系統(tǒng)是指在一個(gè)共同標(biāo)稱電壓下工作相互聯(lián)接的導(dǎo)線（線路）和設(shè)備的組合。

4、電氣設(shè)備額定電壓

根據(jù)規(guī)定的電氣設(shè)備工作條件，通常由制造廠確定電氣設(shè) 備電壓。

5、電力系統(tǒng)最高電壓

當(dāng)系統(tǒng)正常運(yùn)行時(shí)，任何時(shí)間、任何一點(diǎn)出現(xiàn)的電壓最高值稱系統(tǒng)最高電壓。

6、設(shè)備最高電壓

對(duì)于1000V以上的電氣設(shè)備，考慮到設(shè)備的長期絕緣性能及與最高電壓有關(guān)的其他性能（如變壓器的勵(lì)磁電流、電容器損耗等）所確定的最高運(yùn)行電壓。

7、逆調(diào)壓

控制點(diǎn)供電電壓的調(diào)整使其在高峰負(fù)荷時(shí)的電壓高于低谷負(fù)荷時(shí)的電壓。一般高峰負(fù)荷保持電壓比系統(tǒng)標(biāo)稱電壓高5%，低谷負(fù)荷保持電壓為標(biāo)稱電壓。

8、順調(diào)壓

是指控制點(diǎn)的電壓為，在高峰負(fù)荷時(shí)的電壓低于低谷負(fù)荷時(shí)的電壓。一般高峰負(fù)荷不低于標(biāo)稱電壓高102.5%，低谷負(fù)荷不高于標(biāo)稱電壓高107.5%。

9、恒調(diào)壓

任何負(fù)荷時(shí)控制點(diǎn)的電壓基本保持不變的調(diào)壓方式，一般保持電壓高于保持電壓的2%~5%。

10、負(fù)荷的自然功率因數(shù)

沒有采取任何補(bǔ)償措施時(shí)的負(fù)荷的功率因數(shù)。

1、電阻率：又叫電阻系數(shù)或叫比電阻。是衡量物質(zhì)導(dǎo)電性能好壞的一個(gè)物理量，以字母ρ表示，單位為歐姆*毫米平方/米。在數(shù)值 上等于用那種物質(zhì)做的長1米,截面積為1平方毫米的導(dǎo)線，在溫度20℃時(shí)的電阻值，電阻率越大，導(dǎo)電性能越低。則物質(zhì)的電阻率隨溫度而變化的物理量，其數(shù)值等于溫度每升高1℃時(shí)，電阻率的增加與原來的電阻電阻率的比值，通常以字母α表示，單位為1/℃。

2、電阻的溫度系數(shù)：表示物質(zhì)的電阻率隨溫度而變化的物理量，其數(shù)值等于溫度每升高1℃時(shí)，電阻率的增加量與原來的電阻率的比值，通常以字母α表示，單位為1/℃。

3、電導(dǎo)：物體傳導(dǎo)電流的本領(lǐng)叫做電導(dǎo)。在直流電路里，電導(dǎo)的數(shù)值就是電阻值的倒數(shù)，以字母ɡ表示，單位為歐姆。

4、電導(dǎo)率：又叫電導(dǎo)系數(shù)，也是衡量物質(zhì)導(dǎo)電性能好壞的一個(gè)物理量。大小在數(shù)值上是電阻的倒數(shù)，以字母γ表示，單位為米/歐姆*毫米平方。

5、電動(dòng)勢(shì)：電路中因其他形式的能量轉(zhuǎn)換為電能所引起的電位差，叫做電動(dòng)勢(shì)或者簡(jiǎn)稱電勢(shì)。用字母E表示，單位為伏特。

6、自感：當(dāng)閉合回路中的電流發(fā)生變化時(shí)，則由這電流所產(chǎn)生的穿過回路本身磁通也發(fā)生

變化，因此在回路中也將感應(yīng)電動(dòng)勢(shì)，這現(xiàn)象稱為自感現(xiàn)象，這種感應(yīng)電動(dòng)勢(shì)叫自感電動(dòng)勢(shì)。

7、互感：如果有兩只線圈互相靠近，則其中第一只線圈中電流所產(chǎn)生的磁通有一部分與第二只線圈相環(huán)鏈。當(dāng)?shù)谝痪€圈中電流發(fā)生變化時(shí)，則其與第二只線圈環(huán)鏈的磁通也發(fā)生變化，在第二只線圈中產(chǎn)生感應(yīng)電動(dòng)勢(shì)。這種現(xiàn)象叫做互感現(xiàn)象。

8、電感：自感與互感的統(tǒng)稱。

9、感抗：交流電流過具有電感的電路時(shí)，電感有阻礙交流電流過的作用，這種作用叫做感抗，以Lx表示，Lx=2πfL.10、容抗：交流電流過具有電容的電路時(shí)，電容有阻礙交流電流過的作用，這種作用叫做容抗，以Cx表示，Cx=1/2πfc。

11、脈動(dòng)電流：大小隨時(shí)間變化而方向不變的電流，叫做脈動(dòng)電流。

12、振幅：交變電流在一個(gè)周期內(nèi)出現(xiàn)的最大值叫振幅。

13、平均值----交變電流的平均值是指在某段時(shí)間內(nèi)流過電路的總電荷與該段時(shí)間的比值。正弦量的平均值通常指正半周內(nèi)的平均值，它與振幅值的關(guān)系：平均值=0.637*振幅值。

14、有效值：在兩個(gè)相同的電阻器件中，分別通過直流電和交流電，如果經(jīng)過同一時(shí)間，它們發(fā)出的熱量相等，那么就把此直流電的大小作為此交流電的有效值。正弦電流的有效值等于其最大值的0.707倍。

15、有功功率：又叫平均功率。交流電的瞬時(shí)功率不是一個(gè)恒定值，功率在一個(gè)周期內(nèi)的平均值叫做有功功率，它是指在電路中電阻部分所消耗的功率，以字母P表示，單位瓦特。

16、視在功率：在具有電阻和電抗的電路內(nèi)，電壓與電流的乘積叫做視在功率，用字母Ps來表示，單位為瓦特。

17、無功功率：在具有電感和電容的電路里，這些儲(chǔ)能元件在半周期的時(shí)間里把電源能量變成磁場(chǎng)（或電場(chǎng)）的能量存起來，在另半周期的時(shí)間里對(duì)已存的磁場(chǎng)（或電場(chǎng)）能量送還給電源。它們只是與電源進(jìn)行能量交換，并沒有真正消耗能量。我們把與電源交換能量的速率的振幅值叫做無功功率。用字母Q表示，單位為芝。

18、功率因數(shù)：在直流電路里，電壓乘電流就是有功功率。但在交流電路里，電壓乘電流是視在功率，而能起到作功的一部分功率（即有功功率）將小于視在功率。有功功率與視在功率之比叫做功率因數(shù)，以COSφ表示。

19、相電壓：三相輸電線（火線）與中性線間的電壓叫相電壓。

20、線電壓：三相輸電線各線（火線）間的電壓叫線電壓，線電壓的大小為相電壓的1.73倍。

21、相量：在電工學(xué)中，用以表示正弦量大小和相位的矢量叫相量，也叫做向量。

22、磁通：磁感應(yīng)強(qiáng)度與垂直于磁場(chǎng)方向的面積的乘積叫做磁通，以字母φ表示，單位為麥克斯韋。

23、磁通密度：?jiǎn)挝幻娣e上所通過的磁通大小叫磁通密度，以字母B表示，磁通密度和磁場(chǎng)感應(yīng)強(qiáng)度在數(shù)值上是相等的。

24、磁阻：與電阻的含義相仿，磁阻是表示磁路對(duì)磁通所起的阻礙作用，以符號(hào)Rm表示，單位為1/亨。

25、導(dǎo)磁率：又稱導(dǎo)磁系數(shù)，是衡量物質(zhì)的導(dǎo)磁性能的一個(gè)系數(shù)，以字母μ表示，單位是亨/米。

26、磁滯：鐵磁體在反復(fù)磁化的過程中，它的磁感應(yīng)強(qiáng)度的變化總是滯后于它的磁場(chǎng)強(qiáng)度，這種現(xiàn)象叫磁滯。

27、磁滯回線：在磁場(chǎng)中，鐵磁體的磁感應(yīng)強(qiáng)度與磁場(chǎng)強(qiáng)度的關(guān)系可用曲線來表示，當(dāng)磁化磁場(chǎng)作周期的變化時(shí)，鐵磁體中的磁感應(yīng)強(qiáng)度與磁場(chǎng)強(qiáng)度的關(guān)系是一條閉合線，這條閉合線叫做磁滯回線。

28、基本磁化曲線：鐵磁體的磁滯回線的形狀是與磁感應(yīng)強(qiáng)度（或磁場(chǎng)強(qiáng)度）的最大值有關(guān)，在畫磁滯回線時(shí)，如果對(duì)磁感應(yīng)強(qiáng)度（或磁場(chǎng)強(qiáng)度）最大值取不同的數(shù)值，就得到一系列的磁滯回線，連接這些回線頂點(diǎn)的曲線叫基本磁化曲線。

29、磁滯損耗：放在交變磁場(chǎng)中的鐵磁體，因磁滯現(xiàn)象而產(chǎn)生一些功率損耗，從而使鐵磁體發(fā)熱，這種損耗叫磁滯損耗。

30、擊穿：絕緣物質(zhì)在電場(chǎng)的作用下發(fā)生劇烈放電或?qū)щ姷默F(xiàn)象叫擊穿。

31、介電常數(shù)---又叫介質(zhì)常數(shù)，介電系數(shù)或電容率，它是表示絕緣能力特性的一個(gè)系數(shù)，以字母ε表示，單位為法/米。

32、電磁感應(yīng)：當(dāng)環(huán)鏈著某一導(dǎo)體的磁通發(fā)生變化時(shí)，導(dǎo)體內(nèi)就出現(xiàn)電動(dòng)勢(shì)，這種現(xiàn)象叫電磁感應(yīng)。

33、趨膚效應(yīng)：又叫集膚效應(yīng)，當(dāng)高頻電流通過導(dǎo)體時(shí)，電流將集中在導(dǎo)體表面流通，這種現(xiàn)象叫趨膚效應(yīng)。

34、一次電氣設(shè)備：直接生產(chǎn)、輸送、變換、分配和使用電能的主要設(shè)備。

35、二次電氣設(shè)備：對(duì)一次電氣設(shè)備的工作進(jìn)行監(jiān)測(cè)、操作控制和保護(hù)的輔助設(shè)備。

36、接線圖：以專門圖形符號(hào)表示電氣設(shè)備實(shí)際組成及連接關(guān)系的圖形。

37、電路圖：以專門圖形符號(hào)依次排列連接而成的圖。

38、一次接線圖：表示一次電氣接線的圖。

39、二次接線圖：表示二次電氣接線的圖。

40、主保護(hù)：滿足系統(tǒng)穩(wěn)定和設(shè)備安全要求，能以最快速度有選擇地切除被保護(hù)設(shè)備和線路故障的保護(hù)。

41、后備保護(hù)：主保護(hù)或斷路器拒動(dòng)時(shí)用來切除故障的保護(hù)。又分為遠(yuǎn)后備保護(hù)和近后備保護(hù)兩種。

42、遠(yuǎn)后備保護(hù)：當(dāng)主保護(hù)或斷路器拒動(dòng)時(shí)，由相鄰電力設(shè)備或線路的保護(hù)來實(shí)現(xiàn)的后備保護(hù)。

43、近后備保護(hù)：當(dāng)主保護(hù)拒動(dòng)時(shí)，由本電力設(shè)備或線路的另一套保護(hù)來實(shí)現(xiàn)后備的保護(hù)；當(dāng)斷路器拒動(dòng)時(shí)，由斷路器失靈保護(hù)來實(shí)現(xiàn)后備保護(hù)。

44、輔助保護(hù)：為補(bǔ)充主保護(hù)和后備保護(hù)的性能或當(dāng)主保護(hù)和后備保護(hù)退出運(yùn)行而增設(shè)的簡(jiǎn)單保護(hù)。

45、標(biāo)么值：系統(tǒng)各元件電氣量的有名值與基準(zhǔn)值之比。

以下對(duì)電力系統(tǒng)和實(shí)際工程應(yīng)用中常用到的各種名詞術(shù)語進(jìn)行粗略的介紹，詳細(xì)內(nèi)容請(qǐng)參考最后部分所列的書目。

1．一次回路/主回路 與 一次設(shè)備/主設(shè)備： 是指電力輸送和分配的回路，其主要任務(wù)是進(jìn)行電能的輸送和分配。與其相連的設(shè)備稱為一次設(shè)備或主設(shè)備，例如：變壓器、斷路器、熔斷器、接地刀開關(guān)、輸變配線纜等；通常將終端的用電設(shè)備，如：電動(dòng)機(jī)（馬達(dá)），照明燈等也歸在一次設(shè)備的范圍。也可以把一次回路理解為由輸變配線纜＋主設(shè)備（變壓器、斷路器等）＋用電設(shè)備（馬達(dá)、照明燈等）構(gòu)成。2．二次回路/控制回路 與 二次設(shè)備/控制設(shè)備： 指對(duì)一次設(shè)備進(jìn)行控制、指示、測(cè)量（計(jì)量）、監(jiān)視和保護(hù)的回路，其主要任務(wù)是對(duì)一次回路的運(yùn)行狀態(tài)、運(yùn)行參數(shù)等進(jìn)行監(jiān)控，保證回路的正常運(yùn)行。與其相連的設(shè)備稱為二次設(shè)備或控制設(shè)備，也叫控制電器，包括： PT（電壓互感器）、CT（電流互感器）、接觸器、繼電器、綜合保護(hù)裝置、斷路器輔助接點(diǎn)、各種操作按鈕、計(jì)量?jī)x表、二次回路的控制線纜等。3．開關(guān)柜：

是指按一定的線路方案將一次設(shè)備、二次設(shè)備組裝而成的成套配電裝置，是用來對(duì)線路、設(shè)備實(shí)施控制、保護(hù)的，分固定式和手車式，而按進(jìn)出線電壓等級(jí)又可以分高壓開關(guān)柜（固定

式和手車式）和低壓開關(guān)柜（固定式和抽屜式）。開關(guān)柜的結(jié)構(gòu)大體類似，主要分為母線室、斷路器室、二次控制室（儀表室）、饋線室，各室之間一般有鋼板隔離。內(nèi)部元器件包括：母線（匯流排）、斷路器、常規(guī)繼電器、綜合繼電保護(hù)裝置、計(jì)量?jī)x表、隔離刀、指示燈、接地刀等。從應(yīng)用角度劃分：

進(jìn)線柜：又叫受電柜，是用來從電網(wǎng)上接受電能的設(shè)備（從進(jìn)線到母線），一般安裝有斷路器、CT、PT、隔離刀等元器件。

出線柜：也叫饋電柜或配電柜，是用來分配電能的設(shè)備（從母線到各個(gè)出線），一般也安裝有斷路器、CT、PT、隔離刀等元器件。

母線聯(lián)絡(luò)柜：也叫母線分?jǐn)喙?，是用來連接兩段母線的設(shè)備（從母線到母線），在單母線分段、雙母線系統(tǒng)中常常要用到母線聯(lián)絡(luò)，以滿足用戶選擇不同運(yùn)行方式的要求或保證故障情況下有選擇的切除負(fù)荷。

PT柜：電壓互感器柜，一般是直接裝設(shè)到母線上，以檢測(cè)母線電壓和實(shí)現(xiàn)保護(hù)功能。內(nèi)部主要安裝電壓互感器PT、隔離刀、熔斷器和避雷器等。隔離柜：是用來隔離兩端母線用的或者是隔離受電設(shè)備與供電設(shè)備用的，它可以給運(yùn)行人員提供一個(gè)可見的端點(diǎn)，以方便維護(hù)和檢修作業(yè)。由于隔離柜不具有分?jǐn)?、接通?fù)荷電流的能力，所以在與其配合的斷路器閉合的情況下，不能夠推拉隔離柜的手車。在一般的應(yīng)用中，都需要設(shè)置斷路器輔助接點(diǎn)與隔離手車的聯(lián)鎖，防止運(yùn)行人員的誤操作。

電容器柜：也叫補(bǔ)償柜，是用來作改善電網(wǎng)的功率因素用的，或者說作無功補(bǔ)償，主要的器件就是并聯(lián)在一起的成組的電容器組、投切控制回路和熔斷器等保護(hù)用電器。一般與進(jìn)線柜并列安裝，可以一臺(tái)或多臺(tái)電容器柜并列運(yùn)行。電容器柜從電網(wǎng)上斷開后，由于電容器組需要一段時(shí)間來完成放電的過程，所以不能直接用手觸摸柜內(nèi)的元器件，尤其是電容器組；在斷電后的一定時(shí)間內(nèi)（根據(jù)電容器組的容量大小而定，如：1分鐘），不允許重新合閘，以免產(chǎn)生過電壓損壞電容器。作自動(dòng)控制功能時(shí)，也要注意合理分配各組電容器組的投切次數(shù)，以免出現(xiàn)一組電容器損壞，而其他組卻很少投切的情況。計(jì)量柜：主要用來作計(jì)量電能用的（千瓦時(shí)），又有高壓、低壓之分，一般安裝有隔離開關(guān)、熔斷器、CT、PT、有功電度表（傳統(tǒng)儀表或數(shù)字電表）、無功電度表、繼電器、以及一些其他的輔助二次設(shè)備（如負(fù)荷監(jiān)控儀等）。

GIS柜：又叫封閉式組合電器柜（Gas-Insulated Metal-Enclosed Switchgear），它是將斷路器、隔離開關(guān)、接地開關(guān)、CT、PT、避雷器、母線等封閉組合在金屬殼體內(nèi)，然后以絕緣性能和滅弧性能良好的氣體（一般用六氟化硫SF6）作為相間和對(duì)地的絕緣措施，適用于高電壓等級(jí)和高容量等級(jí)的電網(wǎng)中，用作受配電及控制。4．?dāng)嗦菲鳎?/p>

正常工作情況下，斷路器處于合閘狀態(tài)（特殊應(yīng)用除外），接通電路。當(dāng)進(jìn)行自動(dòng)控制或保護(hù)控制操作時(shí)，斷路器可以在綜保裝置控制下進(jìn)行電路的分?jǐn)嗷蚪油ú僮?。斷路器不僅可以通斷正常的負(fù)荷電流，而且能夠承受一定時(shí)間的短路電流（數(shù)倍甚至幾十倍于正常工作電流），并可以分?jǐn)喽搪冯娏?，切除故障線路和設(shè)備。所以說，斷路器的主要功能就是分?jǐn)嗪徒油娐罚òǚ謹(jǐn)嗪徒油ㄕｋ娏?、分?jǐn)喽搪冯娏鳎?。由于在分?jǐn)嗪徒油娐返倪^程中，斷路器的動(dòng)觸頭與靜觸頭之間不可避免的要產(chǎn)生電弧。為了保護(hù)觸頭，減少觸頭材料的損耗和可靠分?jǐn)嚯娐罚仨毑扇〈胧﹣肀M快熄滅電弧，其中一種就是采用不同的滅弧介質(zhì)填充到斷路器的動(dòng)、靜觸頭間。按滅弧介質(zhì)的不同斷路器可以分為：油斷路器（多油、少油）、六氟化硫（SF6）斷路器、真空斷路器、空氣斷路器等。我們?cè)诠こ讨薪?jīng)常接觸到的高低壓開關(guān)柜里的主要一次設(shè)備就是斷路器。

由于斷路器的動(dòng)、靜觸頭一般都是被包在充滿滅弧介質(zhì)的容器中，所以斷路器的分、合狀態(tài)

不可以直接判斷，一般是通過斷路器的輔助器件（如分合位指針等）來判別。5．隔離刀：

隔離刀（或稱隔離開關(guān)）由于有明顯的斷口可以識(shí)別接通或分?jǐn)?，主要是用來隔離高壓電源的，以保證線路和設(shè)備的安全檢修，能分?jǐn)嗟碾娏骱苄。ㄒ话阒挥袔讉€(gè)安培）。由于沒有專門的滅弧裝置，所以它不能用來分?jǐn)喙收想娏骱驼９ぷ麟娏?，不允許帶負(fù)荷進(jìn)行分?jǐn)嗖僮鳌?．熔斷器：

熔斷器是一種簡(jiǎn)單的電路保護(hù)電器，其原理是當(dāng)流經(jīng)熔斷器的電流達(dá)到或超過定值一定時(shí)間后，本身的熔體熔化，切斷電路。其動(dòng)作原理簡(jiǎn)單，安裝方便，一般不單獨(dú)使用，主要用來配合其他電器使用。主要?jiǎng)幼魈攸c(diǎn)：

一是電流要達(dá)到一定值，該值在熔斷器出廠前已經(jīng)做好，無法更改；

二是電流達(dá)到一定值后要經(jīng)過一定的時(shí)間，該時(shí)間也是廠家做好的，無法更改，但是類型很多，包括延時(shí)動(dòng)作、快速動(dòng)作、超快速動(dòng)作等； 三是動(dòng)作后本體損壞，不能重復(fù)使用，必須更換；

熔斷器是否熔斷可以通過熔斷指示器判別，也可通過熔體外觀上判別；常用的保險(xiǎn)絲、保險(xiǎn)管都屬于該類電器范圍。7．負(fù)荷開關(guān)：

負(fù)荷開關(guān)具有簡(jiǎn)單的滅弧裝置，滅弧介質(zhì)一般采用空氣，可以接通和分?jǐn)嘁欢ǖ碾娏骱瓦^電流，但是不能分?jǐn)喽搪冯娏?，不能用來切斷短路故障。所以絕對(duì)不允許單純用負(fù)荷開關(guān)來替代斷路器；如果要采用負(fù)荷開關(guān)，必須與前面提到的高壓熔斷器配合使用（實(shí)際上往往用熔斷器和負(fù)荷開關(guān)串聯(lián)使用，用作簡(jiǎn)單的過負(fù)荷保護(hù)，以降低工程造價(jià)）。負(fù)荷開關(guān)與隔離刀類似，都有明顯的斷開間隙，可以很容易的判別電路是處于接通還是斷開狀態(tài)。

8．變壓器： 簡(jiǎn)單的說，變壓器就是利用交變電磁場(chǎng)來實(shí)現(xiàn)不同電壓等級(jí)轉(zhuǎn)換的設(shè)備（實(shí)際上是電能的轉(zhuǎn)換），其變換前后的電壓不發(fā)生頻率上的變化。按照其用途可以分很多種，如電力變壓器、整流變壓器、調(diào)壓器、隔離變壓器，以及CT、PT等。我們?cè)诠こ态F(xiàn)場(chǎng)經(jīng)常遇到的是電力變壓器。

與變壓器相關(guān)的一些主要的技術(shù)參數(shù)包括：

額定容量：指額定工作條件下變壓器的額定輸出能力（等于U×I，單位為kVA）； 額定電壓：空載、額定分接下，端電壓的值（即一次、二次側(cè)電壓值）； 空載損耗：空載條件下，變壓器的損耗（也叫鐵耗）； 空載電流：空載條件下，一次側(cè)線圈流過的電流值；

短路損耗：一次側(cè)通額定電流，二次短路時(shí)所產(chǎn)生的損耗（主要是線圈電阻產(chǎn)生的）； 分接（抽頭）的概念：為適合電網(wǎng)運(yùn)行需要，一般的變壓器高壓側(cè)都有抽頭，這些抽頭的電壓值都是用額定電壓的百分比表示的，即所謂的分接電壓。例如，高壓10kV的變壓器具有±5%的抽頭，就是說該變壓器可以運(yùn)行在三個(gè)電壓等級(jí)：10.5kV(+5%)、10kV（額定）、9.5kV（-5%）。一般來說，有載調(diào)壓變壓器的抽頭數(shù)（分接點(diǎn)）較多，如7分接點(diǎn)（±3×2.5%）和9分接點(diǎn)（±4×2%）等。由于不能夠完全保證分接開關(guān)的同步切換，所以有載調(diào)壓變壓器一般不能夠并聯(lián)運(yùn)行。9．PT（TV）/CT（AV）：

互感器實(shí)際上就是一種特殊的變壓器，主要用來從電氣上隔離一次回路與控制回路，從而擴(kuò)大二次設(shè)備（儀表、綜保等）的使用范圍。

采用PT/CT可以避免一次回路的高電壓/大電流直接進(jìn)入到二次控制設(shè)備（如：儀表、綜保

裝置等），也可以防止由于控制設(shè)備故障影響一次回路的運(yùn)行。

電流互感器（CT、AV）的特點(diǎn)是：一次側(cè)繞組N1粗而少、二次側(cè)繞組N2細(xì)而多，二次側(cè)的額定電流I2一般為5A（根據(jù)N1I1＝N2I2可以近似算出一次側(cè)電流I1，或者根據(jù)一次側(cè)電流I1選擇相應(yīng)變比的電流互感器）。由于CT在工作時(shí)一次繞組和二次繞組都是分別串聯(lián)在一次回路與二次控制回路中的，根據(jù)變壓器的特性U1I1＝U2I2可以得出，二次側(cè)在工作時(shí)的工作電壓，該電壓在開路時(shí)非常大，故CT是絕對(duì)不允許開路的。按照用途來劃分，通?？梢苑譃楸Ｗo(hù)和測(cè)量用CT。測(cè)量CT在一次回路出現(xiàn)短路故障時(shí)，容易飽和，以限制二次電流（二次繞組側(cè)電流I2）過大，達(dá)到保護(hù)綜保裝置的目的；而保護(hù)CT在一次回路出現(xiàn)短路故障時(shí)，不應(yīng)出現(xiàn)保護(hù)現(xiàn)象，以保證綜保裝置可靠動(dòng)作。

電壓互感器（PT、AV）的特點(diǎn)是：一次繞組匝數(shù)N1多，二次繞組匝數(shù)N2少，相當(dāng)于一個(gè)降壓變壓器（二次側(cè)額定電壓一般為100V）。由于PT在工作時(shí)一次繞組和二次繞組都是分別并聯(lián)在一次回路和二次控制回路電壓線圈的，而由于電壓線圈的阻抗很大，所以PT二次側(cè)的電流非常小，二次繞組近似于空負(fù)荷狀態(tài)；但二次繞組本身的阻抗是很小的，所以如果二次繞組短路，則將會(huì)導(dǎo)致非常大的二次側(cè)電流（N1I1＝N2I2）。故PT的二次繞組絕對(duì)不能夠短路。10.手車/抽屜：

手車和抽屜分別是高壓開關(guān)柜和低壓開關(guān)柜的一部分，分別安裝高壓斷路器和低壓斷路器及其繼電器等元器件。由此劃分出手車式開關(guān)柜（高壓）和抽屜式開關(guān)柜（低壓），他們與固定式開關(guān)柜的功能是基本相同的，主要區(qū)別是方便了維護(hù)和檢修（手車和抽屜都可以通過機(jī)械操作機(jī)構(gòu)搖把來推進(jìn)、拉出）。手車和抽屜一般都有工作（正常運(yùn)行時(shí)）、試驗(yàn)（試投運(yùn)和現(xiàn)場(chǎng)試驗(yàn)時(shí)）和退出（維護(hù)、檢修時(shí)）三種位置狀態(tài)。11.接地刀：

接地刀（也叫接地開關(guān)）主要：一是用來在線路和設(shè)備檢修時(shí)，為確保人員安全進(jìn)行接地用的；二是可以用來人為地造成系統(tǒng)的接地短路，達(dá)到控制保護(hù)的目的。

第一個(gè)作用很好理解，不做介紹。第二個(gè)作用是這樣的：接地刀通常是接在降壓變壓器的高壓側(cè)，當(dāng)受電端發(fā)生故障或者變壓器內(nèi)部故障時(shí)，接地刀開關(guān)應(yīng)自動(dòng)閉合，造成接地短路故障，迫使送電端（上端）斷路器迅速動(dòng)作，切斷故障，所以說這是個(gè)人為的接地短路故障，目的就是保證送電端的斷路器能夠快速動(dòng)作。12.主令電器：

主令電器是一種機(jī)械操作的控制電器，對(duì)各種電氣系統(tǒng)發(fā)出控制指令，用于系統(tǒng)內(nèi)各種信號(hào)的轉(zhuǎn)化和傳輸?shù)龋Ｓ玫霓D(zhuǎn)換開關(guān)、按鈕、旋轉(zhuǎn)開關(guān)、位置開關(guān)以及信號(hào)燈等都屬于主令電器的范圍。13.接觸器：

接觸器是一種用于遠(yuǎn)距離頻繁接通和開斷交直流主電路及大容量控制電路的電器，主要控制對(duì)象是電動(dòng)機(jī)、照明、電容器組等，分交流接觸器和直流接觸器。與斷路器相比，不同之處在于：動(dòng)作頻率非常高（因此要求其電氣壽命和機(jī)械壽命足夠長）；有較高的的開斷和接通容量，但是一般用在1kV及以下的電壓等級(jí)中，無法與斷路器的幾十千伏、幾百千伏相比。14．繼電器：

繼電器是用來在控制回路中控制其他電器（一般是一次電氣主設(shè)備）動(dòng)作或在主電路中作為保護(hù)用以及作信號(hào)轉(zhuǎn)換用的電器，只適用于遠(yuǎn)距離的分?jǐn)?、接通小容量控制回路，比如：交?直流電流繼電器、電壓繼電器、時(shí)間繼電器、中間繼電器、熱繼電器等。15.試驗(yàn)

常見試驗(yàn)包括： 型式試驗(yàn)：對(duì)按照某一設(shè)計(jì)要求而制造的一個(gè)或多個(gè)器件或設(shè)備所進(jìn)行的試驗(yàn)，用以檢驗(yàn)這

一設(shè)計(jì)要求是否符合一定的規(guī)范。

常規(guī)試驗(yàn)：也叫出廠試驗(yàn)，對(duì)每個(gè)器件或設(shè)備在制造中或完工后所進(jìn)行的試驗(yàn)，用以判明器件或設(shè)備是否符合某項(xiàng)標(biāo)準(zhǔn)。

介質(zhì)試驗(yàn)：是檢驗(yàn)介質(zhì)電氣特性的各種試驗(yàn)的總稱，包括：絕緣、靜電、耐壓等。抽樣試驗(yàn)：對(duì)一批產(chǎn)品中隨機(jī)抽取的若干樣品進(jìn)行試驗(yàn)，也是用來判明樣品是否符合某項(xiàng)標(biāo)準(zhǔn)的。壽命試驗(yàn)：確定產(chǎn)品在規(guī)定條件下可能達(dá)到的壽命的試驗(yàn)，或者是為評(píng)價(jià)分析產(chǎn)品的壽命特征而進(jìn)行的試驗(yàn)，屬破壞性試驗(yàn)。耐受試驗(yàn)：在包括一定時(shí)間內(nèi)為一定目的所采取的特定運(yùn)行等規(guī)定條件下，對(duì)產(chǎn)品進(jìn)行的試驗(yàn)，如反復(fù)操作、短路、過電壓、振動(dòng)、沖擊等，屬破壞性試驗(yàn)。

投運(yùn)試驗(yàn)：在現(xiàn)場(chǎng)對(duì)產(chǎn)品所進(jìn)行的試驗(yàn)，用以證明安裝是正確的，產(chǎn)品運(yùn)行是正常的。參考文獻(xiàn)：

數(shù)字圖書館 >電工、電子自動(dòng)化技術(shù)圖書館 >電工技術(shù) >總論 1．《電力系統(tǒng)自動(dòng)化原理與技術(shù)》 華北電力學(xué)院 2．《工業(yè)用電設(shè)備》 上海電力學(xué)院 羅廷璇編 3．《工廠配電》 美國電氣和電子工程師協(xié)會(huì) 4．《配電自動(dòng)化開關(guān)設(shè)備》 王章啟等編 5．《電氣設(shè)備選擇 施工安裝 設(shè)計(jì)應(yīng)用手冊(cè) 上、下冊(cè)》 劉寶林主編 數(shù)字圖書館 >電工、電子自動(dòng)化技術(shù)圖書館 >電工技術(shù) >電器 1．《低壓電器》：馬鏡澄 王書成等 2．《繼電保護(hù)裝置》 蘇聯(lián) H.B.契爾諾布羅涅夫

數(shù)字圖書館 >電工、電子自動(dòng)化技術(shù)圖書館 >電工技術(shù) >發(fā)電、發(fā)電廠 >變電所 1．《配電設(shè)備》 馬定林主編 數(shù)字圖書館 >電工、電子自動(dòng)化技術(shù)圖書館 >電工技術(shù) >輸配電工程、電力網(wǎng)及電力系統(tǒng) >輸配電技術(shù) 1．《工廠供電》 黃明琪等編

轉(zhuǎn)自工業(yè)電器網(wǎng)（www.tmdps.cn）

在高壓電器產(chǎn)品樣本、圖樣、技術(shù)文件、出廠檢驗(yàn)報(bào)告、型式試驗(yàn)報(bào)告、使用說明書及產(chǎn)品名牌中，常采用各種專業(yè)名詞術(shù)語，它們表示產(chǎn)品的結(jié)構(gòu)特征、技術(shù)性能和使用環(huán)境。了解和掌握這些名詞術(shù)語可為工作帶來許多便利，現(xiàn)將高壓電器常用的名語術(shù)語作一介紹。

一、高壓開關(guān)設(shè)備術(shù)語

1.高壓開關(guān)――額定電壓1kV及以上主要用于開斷和關(guān)合導(dǎo)電回路的電器。

2.高壓開關(guān)設(shè)備――高壓開關(guān)與控制、測(cè)量、保護(hù)、調(diào)節(jié)裝置以及輔件、外殼和支持件等部件及其電氣和機(jī)械的聯(lián)結(jié)組成的總稱。

3.戶內(nèi)高壓開關(guān)設(shè)備――不具有防風(fēng)、雨、雪、冰和濃霜等性能，適于安裝在建筑場(chǎng)所內(nèi)使用的高壓開關(guān)設(shè)備。

4.戶外高壓開關(guān)設(shè)備――能承受風(fēng)、雨、雪、污穢、凝露、冰和濃霜等作用，適于安裝在露天使用的高壓開關(guān)設(shè)備。

5.金屬封閉開關(guān)設(shè)備；開關(guān)柜――除進(jìn)出線外，其余完全被接地金屬外殼封閉的開關(guān)設(shè)備。

6.鎧裝式金屬封閉開關(guān)設(shè)備――主要組成部件(例如斷路器、互感器、母線等)分別裝在接地的金屬隔板隔開的隔室中的金屬封閉開關(guān)設(shè)備。

7.間隔或金屬封閉開關(guān)設(shè)備――與鎧裝式金屬封閉開關(guān)設(shè)備一樣，其某些元件也分裝于單獨(dú)的隔室內(nèi)，但具有一個(gè)或多個(gè)符合一定防護(hù)等級(jí)的非金屬隔板。

8.箱式金屬封閉開關(guān)設(shè)備――除鎧裝式、間隔式金屬封閉開關(guān)設(shè)備以外的金屬封閉開關(guān)設(shè)備。

9.充氣式金屬封閉開關(guān)設(shè)備――金屬封閉開關(guān)設(shè)備的隔室內(nèi)具有下列壓力系統(tǒng)之一用來保護(hù)氣體壓力的一種金屬封閉開關(guān)設(shè)備。

a.可控壓力系統(tǒng)；b.封閉壓力系統(tǒng)；c.密封壓力系統(tǒng)。

10.絕緣封閉開關(guān)設(shè)備――除進(jìn)出線外，其余完全被絕緣外殼封閉的開關(guān)設(shè)備。

11.組合電器――將兩種或兩種以上的高壓電器，按電力系統(tǒng)主接線要求組成一個(gè)有機(jī)的整體而名電器仍保持原規(guī)定功能的裝置。

12.氣體絕緣金屬封閉開關(guān)設(shè)備――封閉式組合電器，至少有一部分采用高于大氣壓的氣體作為絕緣介質(zhì)的金屬封閉開關(guān)設(shè)備。

13.斷路器――能關(guān)合、承載、開斷運(yùn)行回路正常電流、也能在規(guī)定時(shí)間內(nèi)關(guān)合、承載及開斷規(guī)定的過載電流(包括短路電流)的開關(guān)設(shè)備。

14.六氟化硫斷路器――觸頭在六氟化硫氣體中關(guān)合、開斷的斷路器。

15.真空斷路器――觸頭在真空中關(guān)合、斷的斷路器。

16.隔離開關(guān)――在分位置時(shí)，觸頭間符合規(guī)定要求的絕緣距離和明顯的斷開標(biāo)志；在合位置時(shí)，能承載正?；芈窏l件下的電流及規(guī)定時(shí)間內(nèi)異常條件(例如短路)下的電流開關(guān)設(shè)備。

17.接地開關(guān)――用于將回路接地的一種機(jī)械式開關(guān)裝置。在異常條件（如短路下，可在規(guī)定時(shí)間內(nèi)承載規(guī)定的異常電流；在正常回路條件下，不要求承載電流。

18.負(fù)荷開關(guān)――能在正常回路條件下關(guān)合、承載和開斷電流以及在規(guī)定的異常回路條件（如短路條件）下，在規(guī)定的時(shí)間內(nèi)承載電流的開關(guān)裝置。

19.接觸器――手動(dòng)操作除外，只有一個(gè)休止位置，能關(guān)合、承載及開斷正常電流及規(guī)定的過載電流的開斷和關(guān)合裝置。

20.熔斷器――當(dāng)電流超規(guī)定值一定時(shí)間后，以它本身產(chǎn)生的熱量使熔化而開斷電路的開關(guān)裝置。

21.限流式熔斷器――在規(guī)定電流范圍內(nèi)動(dòng)作時(shí)，以它本身所具備的功能將電流限制到低于預(yù)期電流峰值的一種熔斷器。

22.噴射式熔斷器――由電弧能量產(chǎn)生氣體的噴射而熄滅電弧的熔斷器。

23.跌落式熔斷器――動(dòng)作后載熔件自動(dòng)跌落，形成斷口的熔斷器。

24.避雷器――一種限制過電壓的保護(hù)電器，它用來保護(hù)設(shè)備的絕緣，免受過電壓的危害。

25.無間隙金屬氧化物避雷器――由非線性金屬氧化物電阻片串聯(lián)和(或)并聯(lián)組成且無 或串聯(lián)放電間隙的避雷器。

26.復(fù)合外套無間隙金屬氧化物避雷器――由非線性金屬氧化物電阻片和相應(yīng)的零部件組成且其外套為復(fù)合絕緣材料的無間隙避雷器。電氣術(shù)語

術(shù)語、電力、電網(wǎng)、供電、電氣操作 AC(交流電)經(jīng)發(fā)電機(jī)所發(fā)出的方向交替的電流。安全照明

用以確保處于潛在危險(xiǎn)過程中的人們的安全而提供的那部分應(yīng)急照明。安裝高度

參考平面與燈具平面之間的距離。暗視覺

調(diào)節(jié)眼睛以適應(yīng)幾百分之一坎德拉每平方米的亮度水平時(shí)的視覺情況。在這種情況下，桿狀細(xì)胞被認(rèn)為是主要的活躍成分。光譜是無色的。凹形反光槽

安裝在頂棚上具有開放溢出的長凹槽形燈具。白熾燈

由電流加熱元件產(chǎn)生白熱光的光源（經(jīng)常被稱為普泡或GLS燈）半透明媒質(zhì)

主要通過漫射傳輸來傳播可見輻射的媒質(zhì)。因此物體不能通過此媒質(zhì)被清晰的看到。薄層天窗

以不透明或者半透明材料制成的直條作為遮擋物的天窗。飽和度

判斷單一顏色在總體感覺中所占比例的視覺屬性。備用照明

使正常活動(dòng)得以基本不變的繼續(xù)進(jìn)行的應(yīng)急照明部分。被利用的光通

參考面上所接受到的光通量。波長（l）

在周期波傳播方向上在同一時(shí)間連續(xù)兩個(gè)相位相同的點(diǎn)之間的距離。不舒適眩光

可引起不適，而不一定破壞被照對(duì)象的視覺效果的眩光。不透明介質(zhì)

在所需光譜范圍內(nèi)不能傳遞輻射的介質(zhì)。CIE 國際照明委員會(huì)。法語為：Commission Internationale de l'Eclairage。CIE標(biāo)準(zhǔn)光度觀測(cè)器 理想的光電觀測(cè)器，其光譜靈敏度曲線符合明視覺下的V(l)或暗視覺下的V'(l)函數(shù)，并滿足光通量定義中的積分定律。參考面

其上照度被測(cè)量或詳細(xì)說明的某一表面。測(cè)角光度計(jì)

測(cè)量光源或燈具定向光線分布特性的光度計(jì)。常規(guī)照明

對(duì)某區(qū)域不提供特殊需求的充分均勻的照明方式。初始光通

熒光燈燃點(diǎn)100小時(shí)后的光通輸出。出口照明

應(yīng)急照明中為確保出口可以被有效辨認(rèn)的照明。在正常照明系統(tǒng)中斷時(shí)使用。觸發(fā)器 見 啟動(dòng)器 傳輸

輻射通過媒質(zhì)，其單色成分的頻率不變。窗簾照明 見 帷幕照明

(道路的)有效寬度

通過燈具軸的垂面與距燈具最遠(yuǎn)的路邊之間的水平距離。單側(cè)布燈

燈具只被安放在車道一側(cè)的道路照明布燈方式。單色輻射

輻射特性由單一頻率決定。在實(shí)際中，非常小頻率范圍內(nèi)的輻射可稱之為單色輻射。擋屏

燈具中被設(shè)計(jì)用來防止光源在給定范圍的角度內(nèi)被直接看見的部分。實(shí)際應(yīng)用中，擋屏也被用作光控制器。燈的壽命

當(dāng)一組光源同時(shí)燃點(diǎn)時(shí)，其中一定比率的燈熄滅時(shí)的時(shí)間。燈桿 見 燈具 燈具

對(duì)光源發(fā)出的光進(jìn)行分配、過濾、轉(zhuǎn)換的裝置，其中包括安裝、保護(hù)光源的各種附件及連接電路所必需的各種裝置。

在道路照明中經(jīng)常用“燈桿”來表示“燈具”。燈絲

一般用鎢（例如白熾燈）制成的金屬絲。燈絲 見 電極 等光強(qiáng)曲線

在一個(gè)以光源為圓心的虛擬的球面上，將光源射向球體上光強(qiáng)相同的各方向的點(diǎn)用線連接起來，就成為等光強(qiáng)曲線。等光強(qiáng)圖

一系列的等光強(qiáng)曲線的組合。等勒克斯曲線（圖）

某一表面上具有相同勒克斯值的點(diǎn)的集合。等亮度曲線（圖）

對(duì)于給定的觀察者位置，和給定的光源位置或者與光源相關(guān)的發(fā)光表面來說，該表面或曲線上各點(diǎn)的亮度相同。等效適應(yīng)亮度

當(dāng)觀測(cè)器前均勻亮度值與實(shí)際非均勻亮度分布具有相同的可辨性時(shí)，等效適應(yīng)亮度即為該均勻亮度值。等效罩紗亮度

為使亮度差別域值在不存在失能眩光的情況下與存在失能眩光失具有相同的感受，分別在背景和被照物體上疊加的亮度。等照度曲線

某一表面上具有相同照度的點(diǎn)的集合。低壓汞（蒸氣）燈

涂有熒光粉或者沒有涂有熒光粉的汞蒸氣燈，其中光源工作時(shí)管內(nèi)氣壓不超過100Pa。例如TL燈。

低壓鈉（蒸氣）燈

工作時(shí)，燈內(nèi)局部氣壓不超過5Pa的鈉蒸氣燈，例如SOX燈。點(diǎn)光源

尺寸很小，小到與光源和被照物體之間的距離相比，在計(jì)算或測(cè)量中其尺寸可以忽略的光源。電磁鎮(zhèn)流器(電感鎮(zhèn)流器)鎮(zhèn)流器使用組裝的鐵芯和線圈組裝而成，用于傳輸電流以啟動(dòng)和燃點(diǎn)熒光燈和高強(qiáng)度氣體放電燈（HID）。電流峰值因數(shù) 見 峰值因數(shù) 電氣效率

對(duì)于鎮(zhèn)流器而言，定義為PL/Pin，其中PL為光源功率，Pin 為輸入鎮(zhèn)流器的功率。例如，如果10%的總功率由熱傳導(dǎo)損失掉，則鎮(zhèn)流器效率為90%。相對(duì)于標(biāo)準(zhǔn)的電感鎮(zhèn)流器而言，電子鎮(zhèn)流器具有更高的電氣效率。由于電子鎮(zhèn)流器可以在光源輸出與電感鎮(zhèn)流器相同光通的情況下減少功率損失，所以它的使用則更加節(jié)能。電容

存儲(chǔ)電能的器件，一般用于功率因數(shù)校正和光源穩(wěn)定控制（見功率因數(shù)）。電子（高頻）鎮(zhèn)流器

通過電子組件的幫助把電流轉(zhuǎn)換為高頻燃點(diǎn)放電燈的鎮(zhèn)流器。其頻率一般高于或等于20000 Hz。

頂棚空間系數(shù)（見下空間系數(shù)）定向照明

工作面或被照物體上的光線主要由某一方向照射而來的照明方式。對(duì)比度

對(duì)同時(shí)或連續(xù)觀察到的某一區(qū)域兩個(gè)部分之間的表象差別所進(jìn)行的主觀評(píng)估。（見亮度對(duì)比度）

對(duì)比度域值 見域值對(duì)比 對(duì)稱光強(qiáng)分布

對(duì)光源而言，至少有一軸對(duì)稱或面對(duì)稱的光強(qiáng)分布。EMI(電磁干擾)由電氣或電子設(shè)備造成的電干擾。高頻電子設(shè)備的干擾等級(jí)應(yīng)服從聯(lián)邦通信委員會(huì)(FCC)或國際電工委員會(huì)(IEC)的規(guī)定。發(fā)光 原子、分子或離子由于受能量的激發(fā)而產(chǎn)生的某一波長或波長范圍內(nèi)的光輻射，這種光輻射的能量超過了在相同溫度下該材料產(chǎn)生的熱輻射的能量。反射

在某一平面上，一定角寬范圍謁 墓馇考 崆 呱系氖婦凍ざ染 笥諂渥畬籩檔哪騁惶囟ū壤 庵智榭齠ㄒ邐 饈 姆⑸ⅰ? 特定比例一般使用的值為1/10(美國)和 1/2(歐洲)。發(fā)散也相應(yīng)的被稱作“十分之一峰值發(fā)散”或“二分之一峰值發(fā)散”。反射率（以前稱作反射因子）

反射的輻射通量或光通量與入射通量之比。反射器

利用反射現(xiàn)象來改變光源光通量的空間分布的裝置。泛光照明

為泛光照明設(shè)計(jì)的投光系統(tǒng)，一般可以投射任何方向并具有防水防風(fēng)雨結(jié)構(gòu)。防塵燈具

在灰塵較多的環(huán)境下，可以防止具有某些特定屬性或特點(diǎn)的灰塵進(jìn)入其中的燈具。防火燈具

見增強(qiáng)安全型燈具 防噴射燈具

防止來自各個(gè)方向水的噴射的燈具。防水燈具

當(dāng)浸入水下特定深度時(shí)可以經(jīng)得住水的滲透的燈具，但是不能在水下長久使用。見潛水燈具。防水滴燈具

當(dāng)燈具安裝在規(guī)定工作位置時(shí)，可以防止垂直方向上下落的水滴入燈具。防雨燈具

用于室外能夠防止雨水滲透的燈具。防蒸氣燈具

可防止一特定蒸汽或氣體進(jìn)入燈罩的燈具。放電

在氣體或蒸氣中，電流在電場(chǎng)的影響下使帶電粒子產(chǎn)生和遷移并流經(jīng)該氣體或 蒸氣區(qū)域的過程。

熒光燈中，電極是指發(fā)射或吸收電子的金屬燈絲。負(fù)電極（陰極）產(chǎn)生帶負(fù)電的自由電子而由正電極（陽極）吸收，并在兩極間產(chǎn)生電流和弧光。放電燈

直接或間接地通過氣體、金屬蒸氣或多種氣體和蒸氣的混合氣的放電以得到光輸出的光源。峰值強(qiáng)度

光源或燈具在給定方向上的最大光強(qiáng)。峰值因子（燈電流峰值因子）

燈電流峰值與RMS（均方根值）或平均工作電流的比值。輻射

能量以電磁波或粒子的形式進(jìn)行的發(fā)射或轉(zhuǎn)移。輻射功率

以輻射形式發(fā)射、轉(zhuǎn)移，或接收的功率。單位：瓦特，W 輻射能量（Qe，Q）

以輻射形式發(fā)射、轉(zhuǎn)移，或接收的能量。單位：焦耳，J 輻射通量 見輻射功率 輻射效率（ηe）

輻射源發(fā)射的輻射通量（功率）與消耗功率之比。輻照度（Ee , E）

在某一指定表面上單位面積上所接受的輻射能量。單位: W/m2 桿狀細(xì)胞

視網(wǎng)膜上的感光細(xì)胞，包括能夠啟動(dòng)暗視覺過程的光敏色素。桿狀細(xì)胞可能不參與顏色刺激區(qū)分。感覺色

視覺感覺的一種，觀察者可以在具有不同輻射的觀察環(huán)境中對(duì)相同的大小、形狀、結(jié)構(gòu)等進(jìn)

行分辨的能力。感知速度

物體被探測(cè)到所需的最小暴露時(shí)間的倒數(shù)。高功率因子鎮(zhèn)流器

功率因子高于0.90的鎮(zhèn)流器。高頻工作

一般指電子鎮(zhèn)流器以20到60 千赫(kHz), 即每秒20000 至 60000 次的工作狀態(tài)。高壓汞（蒸氣）燈

涂或不涂熒光粉的汞蒸氣放電燈，其燃點(diǎn)過程中汞蒸汽的分壓強(qiáng)為105 Pa的量級(jí)。例如: HPL 和 HPL-N 型燈。高壓鈉（蒸氣）燈

第三篇：PCB板作業(yè)指導(dǎo)書

篇一：電路板設(shè)計(jì)作業(yè)指導(dǎo)書

1、目的 規(guī)范產(chǎn)品的 pcb 工藝設(shè)計(jì)，規(guī)定 pcb 工藝設(shè)計(jì)的相關(guān)參數(shù)，使得 pcb 的設(shè)計(jì)滿足電氣性能、可生產(chǎn)性、可測(cè)試性等要求，在產(chǎn)品設(shè)計(jì)過程中構(gòu)建產(chǎn)品的工藝、技術(shù)、質(zhì)量、成本優(yōu)勢(shì)。

2、范圍

本規(guī)范適用于所有公司產(chǎn)品的 pcb 設(shè)計(jì)和修改。

3、定義（無）

4、職責(zé)

4.1 r&d 硬件工程師負(fù)責(zé)所設(shè)計(jì)原理圖能導(dǎo)入pcb網(wǎng)絡(luò)表，原理上符合產(chǎn)品設(shè)計(jì)要求。4.2 r&d 結(jié)構(gòu)工程師負(fù)責(zé)所設(shè)計(jì)pcb結(jié)構(gòu)圖符合產(chǎn)品設(shè)計(jì)要求。4.3 r&d pcb layout工程師負(fù)責(zé)所設(shè)計(jì)pcb符合產(chǎn)品設(shè)計(jì)要求。

5、作業(yè)辦法/流程圖(附后)5.1 pcb 板材要求

5.1.1 確定 pcb 所選用的板材、板厚等，例如pcb板材：fr-

1、fr-

4、cem-

1、cem-

3、紙 板等，pcb板厚：?jiǎn)蚊姘宄Ｓ?.6mm，雙面板、多層板常用1.2mm或1.6mm，pcb的板材和厚度由結(jié)構(gòu)和電子工程師共同確定。

5.1.2 確定 pcb 銅箔的表面處理方式，例如鍍金、osp、噴錫、有無環(huán)保要求等。

注：目前應(yīng)環(huán)保要求，單面、雙面、多層pcb板均需采用osp表面處理工藝，即無鉛工藝。（特殊工藝要求除外，如：輕觸按鍵彈片板表面需鍍金處理）5.1.3 確定pcb有關(guān)于防燃材料和等級(jí)要求，例如普通單面板要求：非阻燃板材xpc或fr-1 94hb和94v-0； tv產(chǎn)品單面板要求：fr-1 94v-0；tv電源板要求：cem1 94v-0；雙面板及多層板要求：fr-4 94v-0。（特殊情況除外，如工作頻率超過1g的，pcb不能用fr-4的板材）5.2 散熱要求

5.2.1 pcb 在布局中考慮將高熱器件放于出風(fēng)口或利于空氣對(duì)流的位置。

5.2.2 大面積銅箔要求用隔熱帶與焊盤相連，為了保證透錫良好，在大面積銅箔上的元件 的焊盤要求用隔熱帶與焊盤相連（對(duì)于需過1a以上大電流的焊盤不能采用隔熱焊盤），如下圖所示：

焊盤兩端走線均勻 或熱容量相當(dāng)

焊盤與銅箔間以”米”字或”十”字形連接

5.2.3 大功率電源板上，變壓器及帶散熱器的發(fā)熱器件下面需開圓形直徑為3.0mm-3.5mm 的散熱孔。

5.2.4 解碼板上，在主芯片的bottem層的大面積的地銅箔上需開斜條形綠油開窗，增加主 芯片的散熱效果。

5.3 基本布局及pcb元件庫選取要求

5.3.1 pcb布局選用的pcba組裝流程應(yīng)使生產(chǎn)效率最高：

設(shè)計(jì)者應(yīng)考慮板形設(shè)計(jì)是否最大限度地減少組裝流程的問題，如多層板或雙面板的設(shè)計(jì) 能否用單面板代替？pcb每一面是否能用一種組裝流程完成？能否最大限度的不用手工焊？使用的插件元件能否用貼片元件代替？

5.3.2 pcb上元器件盡可能整齊排列（x,y坐標(biāo)），減少機(jī)器上下左右的行程變化頻率，提高生產(chǎn)效率。

5.3.3 為了保證制成板過波峰焊或回流焊時(shí)，傳送軌道的卡抓不碰到元器件，元器件的外 側(cè)距板邊距離應(yīng)大于或等于 5mm，若達(dá)不到要求，則pcb應(yīng)加工藝邊。工藝邊要求如下：

機(jī)插定位孔及不能機(jī)插的區(qū)域： 5 5.3.4 上圖中左邊直徑4 mm的圓形機(jī)插定位孔的位置必須固定，距離相鄰兩條板邊的距 離各5 mm；右邊4x5mm的橢圓孔只要與下板邊（軌道邊）的距離保持5 mm，與右板邊的距離可以適當(dāng)移動(dòng)，但不能小于5 mm，且不大于拼板尺寸的四分之一；沒有機(jī)插元件的pcb，可以不用增加機(jī)插定位孔。

5.3.5 安裝孔的禁布區(qū)內(nèi)無機(jī)插元器件和走線。（不包括安裝孔自身的走線和銅箔）5.3.6 考慮大功率器件的散熱設(shè)計(jì)：元器件均勻分布，特別要把大功率的器件分散開，避免電路工作時(shí)pcb上局部過熱產(chǎn)生應(yīng)力，影響焊點(diǎn)的可靠性；大功率元件周圍不應(yīng)布置熱敏感元器件，它們之間要留有足夠的距離；電解電容不可觸及發(fā)熱元件，如大功率電阻、熱敏電阻、變壓器、散熱器等；電解電容與熱源（散熱器、大功率電阻、變壓器）的間隔最小為3.0mm，其它立插元器件到變壓器的距離最小為2.5mm。5.3.7 器件和機(jī)箱的距離要求： 器件布局時(shí)要考慮盡量不要太靠近機(jī)箱壁，以避免將 pcb 安裝到機(jī)箱時(shí)損壞器件。

特別注意安裝在pcb邊緣的，在沖擊和振動(dòng)時(shí)會(huì)產(chǎn)生輕微移動(dòng)或沒有堅(jiān)固的外形的器件，如：立裝電阻、變壓器等。

5.3.8 布局時(shí)應(yīng)考慮所有器件在焊接后易于檢查和維護(hù)，小、低元件不要埋在大、高元 件群中，影響檢修。

5.3.9 可調(diào)器件周圍留有足夠的空間供調(diào)試和維修：

應(yīng)根據(jù)系統(tǒng)或模塊的pcba安裝布局以及可調(diào)器件的調(diào)測(cè)方式來綜合考慮可調(diào)器件的排布方向、調(diào)測(cè)空間。

5.3.10 引腳在同一直線上的插件器件，象連接器、dip 封裝器件，布局時(shí)應(yīng)使其軸線和 波峰焊方向平行。

5.3.11 輕的插件器件如二級(jí)管和1/4w電阻等，布局時(shí)應(yīng)使其軸線和波峰焊方向垂直, 這樣能防止過波峰焊時(shí)因一端先焊接凝固而使器件產(chǎn)生浮高現(xiàn)象。

5.3.12 為了保證可維修性，bga器件周圍需留有4mm禁布區(qū)，最佳為5mm禁布區(qū)。一般情 況下bga不允許放置在背面，當(dāng)背面有bga器件時(shí)，不能在正面bga 5mm禁布區(qū)的投影范圍內(nèi)布器件。

5.3.13 0603以下、soj、plcc、bga、0.6mm pitch以下的sop、本體托起高度

（standoff）>0.15mm的器件不能放在波峰面；qfp器件在波峰面要成45度布局。5.3.14 兩面回流再過波峰焊工藝的pcb板，焊接面的插件元件的焊盤邊緣與貼片元件本 體的邊緣距離應(yīng)≥3.0mm。

5.3.15 易受干擾的元器件不能相互挨得太近，輸入和輸出元件盡量遠(yuǎn)離。

5.3.16 晶振放置位置盡量靠近主芯片相關(guān)引腳，晶振匹配電容等其它輔助件放置在晶 振和主芯片的間的連線上。

5.3.17 合理布置電磁濾波/退耦電容，此電容盡量靠近ic電源腳，rc回路靠近主ic。5.3.18 pcb元件庫的選取，規(guī)定從研發(fā)部pcb組標(biāo)準(zhǔn)元件庫mtc-lib中統(tǒng)一調(diào)用，此元

件庫存檔路徑：ftp://研發(fā)部/4_pcb元件庫/mtc-lib，此元件庫會(huì)隨著新元件庫的增加隨時(shí)刷新；如果在此元件庫當(dāng)中沒有的元件，需提供元件規(guī)格書制作新的標(biāo)準(zhǔn)元件庫。篇二：電路板 檢驗(yàn)作業(yè)指導(dǎo)書

篇三：pcb印刷線路板作業(yè)指導(dǎo)書

質(zhì)量管理體系文件-質(zhì)量程序 受控發(fā)放

福建xxxx技術(shù)有限公司

pcb印刷線路板檢驗(yàn)作業(yè)指導(dǎo)書 2007-04-29發(fā)布 wi00-001 批 準(zhǔn)： 審 核： 編 訂：xxx 上網(wǎng)發(fā)送：公司相關(guān)領(lǐng)導(dǎo)；公共技術(shù)部、計(jì)劃儲(chǔ)運(yùn)部、生產(chǎn)管理部、商務(wù)部、品質(zhì)管理部等部門的主管 及相關(guān)人員； 2007-04-29實(shí)施

書面發(fā)送：發(fā)文部門、iso專員、營運(yùn)文控、研發(fā)文控

文件編訂概況 收文：

福建xxxx技術(shù)有限公司2013-03-271/61、目的：

為了做到部品檢驗(yàn)規(guī)范操作、有依據(jù)可尋；規(guī)范檢驗(yàn)員規(guī)范作業(yè)提供文件依據(jù)；

2、適用范圍：

本標(biāo)準(zhǔn)適用于福建xxxx技術(shù)有限公司iqc對(duì)pcb印制線路板部品受入檢驗(yàn)的操作；

3、抽樣檢驗(yàn)標(biāo)準(zhǔn)：

gb/t2828.1-2003按接收質(zhì)量限[aql]檢索的逐批檢驗(yàn)抽樣計(jì)劃,一次抽樣方案,正常檢驗(yàn)水準(zhǔn)ii;

4、檢驗(yàn)依據(jù)： 部品認(rèn)定書;

5、檢驗(yàn)規(guī)則：

5.1、檢驗(yàn)規(guī)則分交收檢驗(yàn)、定期確認(rèn)檢驗(yàn)及部品認(rèn)定檢驗(yàn)； 5.2、交收抽樣檢驗(yàn)合格可以作為每批材料判定入庫的依據(jù)；

5.3、定期確認(rèn)檢驗(yàn)是為了保持產(chǎn)品性能的穩(wěn)定性，產(chǎn)品經(jīng)過一段時(shí)間[規(guī)定每半年]后，要要求供應(yīng)商提供對(duì)該部品進(jìn)行全面的性能檢測(cè)報(bào)告；[或委托第三方進(jìn)行檢測(cè)]，規(guī)定每半年一次；

5.4、廠商每批進(jìn)料是否需要提供檢驗(yàn)報(bào)告 ■是 □否

5.5、aql標(biāo)準(zhǔn)：cr：0 ma:0.25mi:0.65，有規(guī)定的按照特殊規(guī)定抽樣水準(zhǔn)執(zhí)行； 5.6、部品認(rèn)定檢驗(yàn)是開發(fā)新的pcb印制線路板、新的pcb印制線路板廠家或pcb印制線路板廠家改變?cè)O(shè)計(jì)、工藝、主要原材料等或pcb印制線路板停止使用一年以上及因質(zhì)量問題停止使用并通過整改后恢復(fù)使用時(shí)需進(jìn)行的試驗(yàn)。福建xxxx技術(shù)有限公司2013-03-27 2/6 福建xxxx技術(shù)有限公司2013-03-27 3/6 6.1、加?在受入檢查時(shí)不要進(jìn)行確認(rèn)，其它的受入檢驗(yàn)要按照檢驗(yàn)項(xiàng)目執(zhí)行； 6.2、部品認(rèn)定檢驗(yàn)no.1-10所有的項(xiàng)目都要進(jìn)行確認(rèn)；

6.3、定期確認(rèn)檢驗(yàn)no.1-10所有的項(xiàng)目都要進(jìn)行確認(rèn)，同時(shí)規(guī)定每半年進(jìn)行一次管理試驗(yàn)； 福建xxxx技術(shù)有限公司2013-03-27 4/6 福建xxxx技術(shù)有限公司2013-03-27 5/6 篇四：pcb放板作業(yè)指導(dǎo)書 浙江訊誠光電科技有限公司

第四篇：手機(jī)RF射頻PCB板布局布線經(jīng)驗(yàn)總結(jié)

手機(jī)RF射頻PCB板布局布線經(jīng)驗(yàn)總結(jié)

隨著手機(jī)功能的增加,對(duì)PCB板的設(shè)計(jì)要求日益曾高,伴隨著一輪藍(lán)牙設(shè)備、蜂窩電話和3G時(shí)代來臨,使得工程師越來越關(guān)注RF電路的設(shè)計(jì)技巧。射頻(RF)電路板設(shè)計(jì)由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個(gè)觀點(diǎn)只有部分正確，RF電路板設(shè)計(jì)也有許多可以遵循的準(zhǔn)則和不應(yīng)該被忽視的法則。不過，在實(shí)際設(shè)計(jì)時(shí)，真正實(shí)用的技巧是當(dāng)這些準(zhǔn)則和法則因各種設(shè)計(jì)約束而無法準(zhǔn)確地實(shí)施時(shí)如何對(duì)它們進(jìn)行折衷處理。當(dāng)然，有許多重要的RF設(shè)計(jì)課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長和駐波，所以這些對(duì)手機(jī)的EMC、EMI影響都很大，下面就對(duì)手機(jī)PCB板的在設(shè)計(jì)RF布局時(shí)必須滿足的條件加以總結(jié)：

3.1 盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來，簡(jiǎn)單地說，就是讓高功率RF發(fā)射電路遠(yuǎn)離低功率RF接收電路。手機(jī)功能比較多、元器件很多，但是PCB空間較小，同時(shí)考慮到布線的設(shè)計(jì)過程限定最高，所有的這一些對(duì)設(shè)計(jì)技巧的要求就比較高。這時(shí)候可能需要設(shè)計(jì)四層到六層PCB了，讓它們交替工作，而不是同時(shí)工作。高功率電路有時(shí)還可包括RF緩沖器和壓控制振蕩器(VCO)。確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒有過孔，當(dāng)然，銅皮越多越好。敏感的模擬信號(hào)應(yīng)該盡可能遠(yuǎn)離高速數(shù)字信號(hào)和RF信號(hào)。

3.2 設(shè)計(jì)分區(qū)可以分解為物理分區(qū)和電氣分區(qū)。物理分區(qū)主要涉及元器件布局、朝向和屏蔽等問題；電氣分區(qū)可以繼續(xù)分解為電源分配、RF走線、敏感電路和信號(hào)以及接地等的分區(qū)。

3.2.1 我們討論物理分區(qū)問題。元器件布局是實(shí)現(xiàn)一個(gè)優(yōu)秀RF設(shè)計(jì)的關(guān)鍵，最有效的技術(shù)是首先固定位于RF路徑上的元器件，并調(diào)整其朝向以將RF路徑的長度減到最小，使輸入遠(yuǎn)離輸出，并盡可能遠(yuǎn)地分離高功率電路和低功率電路。

最有效的電路板堆疊方法是將主接地面(主地)安排在表層下的第二層，并盡可能將RF線走在表層上。將RF路徑上的過孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點(diǎn)，并可減少RF能量泄漏到層疊板內(nèi)其他區(qū)域的機(jī)會(huì)。在物理空間上，像多級(jí)放大器這樣的線性電路通常足以將多個(gè)RF區(qū)之間相互隔離開來，但是雙工器、混頻器和中頻放大器/混頻器總是有多個(gè)RF/IF信號(hào)相互干擾，因此必須小心地將這一影響減到最小。

3.2.2 RF與IF走線應(yīng)盡可能走十字交叉，并盡可能在它們之間隔一塊地。正確的RF路徑對(duì)整塊PCB板的性能而言非常重要，這也就是為什么元器件布局通常在手機(jī)PCB板設(shè)計(jì)中占大部分時(shí)間的原因。在手機(jī)PCB板設(shè)計(jì)上，通?？梢詫⒌驮胍舴糯笃麟娐贩旁赑CB板的某一面，而高功率放大器放在另一面，并最終通過雙工器把它們?cè)谕幻嫔线B接到RF端和基帶處理器端的天線上。需要一些技巧來確保直通過孔不會(huì)把RF能量從板的一面?zhèn)鬟f到另一面，常用的技術(shù)是在兩面都使用盲孔。可以通過將直通過孔安排在PCB板兩面都不受RF干擾的區(qū)域來將直通過孔的不利影響減到最小。有時(shí)不太可能在多個(gè)電路塊之間保證足夠的隔離，在這種情況下就必須考慮采用金屬屏蔽罩將射頻能量屏蔽在RF區(qū)域內(nèi)，金屬屏蔽罩必須焊在地上，必須與元器件保持一個(gè)適當(dāng)距離，因此需要占用寶貴的PCB板空間。盡可能保證屏蔽罩的完整非常重要，進(jìn)入金屬屏蔽罩的數(shù)字信號(hào)線應(yīng)該盡可能走內(nèi)層，而且最好走線層的下面一層PCB是地層。RF信號(hào)線可以從金屬屏蔽罩底部的小缺口和地缺口處的布線層上走出去，不過缺口處周圍要盡可能地多布一些地，不同層上的地可通過多個(gè)過孔連在一起。

3.2.3 恰當(dāng)和有效的芯片電源去耦也非常重要。許多集成了線性線路的RF芯片對(duì)電源的噪音非常敏感，通常每個(gè)芯片都需要采用高達(dá)四個(gè)電容和一個(gè)隔離電感來確保濾除所有的電源噪音。一塊集成電路或放大器常常帶有一個(gè)開漏極輸出，因此需要一個(gè)上拉電感來提供一個(gè)高阻抗RF負(fù)載和一個(gè)低阻抗直流電源，同樣的原則也適用于對(duì)這一電感端的電源進(jìn)行去耦。有些芯片需要多個(gè)電源才能工作，因此你可能需要兩到三套電容和電感來分別對(duì)它們進(jìn)行去耦處理，電感極少并行靠在一起，因?yàn)檫@將形成一個(gè)空芯變壓器并相互感應(yīng)產(chǎn)生干擾信號(hào)，因此它們之間的距離至少要相當(dāng)于其中一個(gè)器件的高度，或者成直角排列以將其互感減到最小。

3.2.4 電氣分區(qū)原則大體上與物理分區(qū)相同，但還包含一些其它因素。手機(jī)的某些部分采用不同工作電壓，并借助軟件對(duì)其進(jìn)行控制，以延長電池工作壽命。這意味著手機(jī)需要運(yùn)行多種電源，而這給隔離帶來了更多的問題。電源通常從連接器引入，并立即進(jìn)行去耦處理以濾除任何來自線路板外部的噪聲，然后再經(jīng)過一組開關(guān)或穩(wěn)壓器之后對(duì)其進(jìn)行分配。手機(jī)PCB板上大多數(shù)電路的直流電流都相當(dāng)小，因此走線寬度通常不是問題，不過，必須為高功率放大器的電源單獨(dú)走一條盡可能寬的大電流線，以將傳輸壓降減到最低。為了避免太多電流損耗，需要采用多個(gè)過孔來將電流從某一層傳遞到另一層。此外，如果不能在高功率放大器的電源引腳端對(duì)它進(jìn)行充分的去耦，那么高功率噪聲將會(huì)輻射到整塊板上，并帶來各種各樣的問題。高功率放大器的接地相當(dāng)關(guān)鍵，并經(jīng)常需要為其設(shè)計(jì)一個(gè)金屬屏蔽罩。在大多數(shù)情況下，同樣關(guān)鍵的是確保RF輸出遠(yuǎn)離RF輸入。這也適用于放大器、緩沖器和濾波器。在最壞情況下，如果放大器和緩沖器的輸出以適當(dāng)?shù)南辔缓驼穹答伒剿鼈兊妮斎攵耍敲此鼈兙陀锌赡墚a(chǎn)生自激振蕩。在最好情況下，它們將能在任何溫度和電壓條件下穩(wěn)定地工作。實(shí)際上，它們可能會(huì)變得不穩(wěn)定，并將噪音和互調(diào)信號(hào)添加到RF信號(hào)上。如果射頻信號(hào)線不得不從濾波器的輸入端繞回輸出端，這可能會(huì)嚴(yán)重?fù)p害濾波器的帶通特性。為了使輸入和輸出得到良好的隔離，首先必須在濾波器周圍布一圈地，其次濾波器下層區(qū)域也要布一塊地，并與圍繞濾波器的主地連接起來。把需要穿過濾波器的信號(hào)線盡可能遠(yuǎn)離濾波器引腳也是個(gè)好方法。

此外，整塊板上各個(gè)地方的接地都要十分小心，否則會(huì)在引入一條耦合通道。有時(shí)可以選擇走單端或平衡RF信號(hào)線，有關(guān)交叉干擾和EMC/EMI的原則在這里同樣適用。平衡RF信號(hào)線如果走線正確的話，可以減少噪聲和交叉干擾，但是它們的阻抗通常比較高，而且要保持一個(gè)合理的線寬以得到一個(gè)匹配信號(hào)源、走線和負(fù)載的阻抗，實(shí)際布線可能會(huì)有一些困難。緩沖器可以用來提高隔離效果，因?yàn)樗砂淹粋€(gè)信號(hào)分為兩個(gè)部分，并用于驅(qū)動(dòng)不同的電路，特別是本振可能需要緩沖器來驅(qū)動(dòng)多個(gè)混頻器。當(dāng)混頻器在RF頻率處到達(dá)共模隔離狀態(tài)時(shí)，它將無法正常工作。緩沖器可以很好地隔離不同頻率處的阻抗變化，從而電路之間不會(huì)相互干擾。緩沖器對(duì)設(shè)計(jì)的幫助很大，它們可以緊跟在需要被驅(qū)動(dòng)電路的后面，從而使高功率輸出走線非常短，由于緩沖器的輸入信號(hào)電平比較低，因此它們不易對(duì)板上的其它電路造成干擾。壓控振蕩器(VCO)可將變化的電壓轉(zhuǎn)換為變化的頻率，這一特性被用于高速頻道切換，但它們同樣也將控制電壓上的微量噪聲轉(zhuǎn)換為微小的頻率變化，而這就給RF信號(hào)增加了噪聲。

3.2.5 要保證不增加噪聲必須從以下幾個(gè)方面考慮：首先，控制線的期望頻寬范圍可能從DC直到2MHz，而通過濾波來去掉這么寬頻帶的噪聲幾乎是不可能的；其次，VCO控制線通常是一個(gè)控制頻率的反饋回路的一部分，它在很多地方都有可能引入噪聲，因此必須非常小心處理VCO控制線。要確保RF走線下層的地是實(shí)心的，而且所有的元器件都牢固地連到主地上，并與其它可能帶來噪聲的走線隔離開來。此外，要確保VCO的電源已得到充分去耦，由于VCO的RF輸出往往是一個(gè)相對(duì)較高的電平，VCO輸出信號(hào)很容易干擾其它電路，因此必須對(duì)VCO加以特別注意。事實(shí)上，VCO往往布放在RF區(qū)域的末端，有時(shí)它還需要一個(gè)金屬屏蔽罩。諧振電路(一個(gè)用于發(fā)射機(jī)，另一個(gè)用于接收機(jī))與VCO有關(guān)，但也有它自己的特點(diǎn)。簡(jiǎn)單地講，諧振電路是一個(gè)帶有容性二極管的并行諧振電路，它有助于設(shè)置VCO工作頻率和將語音或數(shù)據(jù)調(diào)制到RF信號(hào)上。所有VCO的設(shè)計(jì)原則同樣適用于諧振電路。由于諧振電路含有數(shù)量相當(dāng)多的元器件、板上分布區(qū)域較寬以及通常運(yùn)行在一個(gè)很高的RF頻率下，因此諧振電路通常對(duì)噪聲非常敏感。信號(hào)通常排列在芯片的相鄰腳上，但這些信號(hào)引腳又需要與相對(duì)較大的電感和電容配合才能工作，這反過來要求這些電感和電容的位置必須靠得很近，并連回到一個(gè)對(duì)噪聲很敏感的控制環(huán)路上。要做到這點(diǎn)是不容易的。

自動(dòng)增益控制(AGC)放大器同樣是一個(gè)容易出問題的地方，不管是發(fā)射還是接收電路都會(huì)有AGC放大器。AGC放大器通常能有效地濾掉噪聲，不過由于手機(jī)具備處理發(fā)射和接收信號(hào)強(qiáng)度快速變化的能力，因此要求AGC電路有一個(gè)相當(dāng)寬的帶寬，而這使某些關(guān)鍵電路上的AGC放大器很容易引入噪聲。設(shè)計(jì)AGC線路必須遵守良好的模擬電路設(shè)計(jì)技術(shù)，而這跟很短的運(yùn)放輸入引腳和很短的反饋路徑有關(guān)，這兩處都必須遠(yuǎn)離RF、IF或高速數(shù)字信號(hào)走線。同樣，良好的接地也必不可少，而且芯片的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長線，那么最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應(yīng)噪聲。通常信號(hào)電平越高，就越容易把噪聲引入到其它電路。在所有PCB設(shè)計(jì)中，盡可能將數(shù)字電路遠(yuǎn)離模擬電路是一條總的原則，它同樣也適用于RF PCB設(shè)計(jì)。公共模擬地和用于屏蔽和隔開信號(hào)線的地通常是同等重要的，因此在設(shè)計(jì)早期階段，仔細(xì)的計(jì)劃、考慮周全的元器件布局和徹底的布局評(píng)估都非常重要，同樣應(yīng)使RF線路遠(yuǎn)離模擬線路和一些很關(guān)鍵的數(shù)字信號(hào)，所有的RF走線、焊盤和元件周圍應(yīng)盡可能多填接地銅皮，并盡可能與主地相連。如果RF走線必須穿過信號(hào)線，那么盡量在它們之間沿著RF走線布一層與主地相連的地。如果不可能的話，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時(shí)盡可能在每根RF走線周圍多布一些地，并把它們連到主地。此外，將并行RF走線之間的距離減到最小可以將感性耦合減到最小。一個(gè)實(shí)心的整塊接地面直接放在表層下第一層時(shí)，隔離效果最好，盡管小心一點(diǎn)設(shè)計(jì)時(shí)其它的做法也管用。在PCB板的每一層，應(yīng)布上盡可能多的地，并把它們連到主地面。盡可能把走線靠在一起以增加內(nèi)部信號(hào)層和電源分配層的地塊數(shù)量，并適當(dāng)調(diào)整走線以便你能將地連接過孔布置到表層上的隔離地塊。應(yīng)當(dāng)避免在PCB各層上生成游離地，因?yàn)樗鼈儠?huì)像一個(gè)小天線那樣拾取或注入噪音。在大多數(shù)情況下，如果你不能把它們連到主地，那么你最好把它們?nèi)サ簟?/p>

3.3 在手機(jī)PCB板設(shè)計(jì)時(shí)，應(yīng)對(duì)以下幾個(gè)方面給予極大的重視 3.3.1 電源、地線的處理

既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。對(duì)每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來說都明白地線與電源線之間噪音所產(chǎn)生的原因，現(xiàn)只對(duì)降低式抑制噪音作以表述：

(1)、眾所周知的是在電源、地線之間加上去耦電容。

(2)、盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號(hào)線，通常信號(hào)線寬為：0.2～0.3mm,最經(jīng)細(xì)寬度可達(dá)0.05～0.07mm,電源線為1.2～2.5 mm。對(duì)數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路, 即構(gòu)成一個(gè)地網(wǎng)來使用(模擬電路的地不能這樣使用)

(3)、用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。

3.3.2 數(shù)字電路與模擬電路的共地處理

現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來說，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來說，整人PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來決定。

3.3.3 信號(hào)線布在電（地）層上

在多層印制板布線時(shí)，由于在信號(hào)線層沒有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴?/p>

3.3.4 大面積導(dǎo)體中連接腿的處理

在大面積的接地（電）中，常用元器件的腿與其連接，對(duì)連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對(duì)元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點(diǎn)。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時(shí)因截面過分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的接電（地）層腿的處理相同。

3.3.5 布線中網(wǎng)絡(luò)系統(tǒng)的作用

在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過密，通路雖然有所增加，但步進(jìn)太小，圖場(chǎng)的數(shù)據(jù)量過大，這必然對(duì)設(shè)備的存貯空間有更高的要求，同時(shí)也對(duì)象計(jì)算機(jī)類電子產(chǎn)品的運(yùn)算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過疏，通路太少對(duì)布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來支持布線的進(jìn)行。標(biāo)準(zhǔn)元器件兩腿之間的距離為0.1英寸(2.54mm),所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸(2.54 mm)或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。

3.4 進(jìn)行高頻PCB設(shè)計(jì)的技巧和方法如下： 3.4.1 傳輸線拐角要采用45°角，以降低回?fù)p

3.4.2 要采用絕緣常數(shù)值按層次嚴(yán)格受控的高性能絕緣電路板。這種方法有利于對(duì)絕緣材料與鄰近布線之間的電磁場(chǎng)進(jìn)行有效管理。

3.4.3 要完善有關(guān)高精度蝕刻的PCB設(shè)計(jì)規(guī)范。要考慮規(guī)定線寬總誤差為+/-0.0007英寸、對(duì)布線形狀的下切(undercut)和橫斷面進(jìn)行管理并指定布線側(cè)壁電鍍條件。對(duì)布線(導(dǎo)線)幾何形狀和涂層表面進(jìn)行總體管理，對(duì)解決與微波頻率相關(guān)的趨膚效應(yīng)問題及實(shí)現(xiàn)這些規(guī)范相當(dāng)重要。

3.4.4 突出引線存在抽頭電感，要避免使用有引線的組件。高頻環(huán)境下，最好使用表面安裝組件。

3.4.5 對(duì)信號(hào)過孔而言，要避免在敏感板上使用過孔加工(pth)工藝，因?yàn)樵摴に嚂?huì)導(dǎo)致過孔處產(chǎn)生引線電感。

3.4.6 要提供豐富的接地層。要采用模壓孔將這些接地層連接起來防止3維電磁場(chǎng)對(duì)電路板的影響。

3.4.7 要選擇非電解鍍鎳或浸鍍金工藝，不要采用HASL法進(jìn)行電鍍。這種電鍍表面能為高頻電流提供更好的趨膚效應(yīng)(圖2)。此外，這種高可焊涂層所需引線較少，有助于減少環(huán)境污染。

3.4.8 阻焊層可防止焊錫膏的流動(dòng)。但是，由于厚度不確定性和絕緣性能的未知性，整個(gè)板表面都覆蓋阻焊材料將會(huì)導(dǎo)致微帶設(shè)計(jì)中的電磁能量的較大變化。一般采用焊壩(solder dam)來作阻焊層。的電磁場(chǎng)。這種情況下，我們管理著微帶到同軸電纜之間的轉(zhuǎn)換。在同軸電纜中，地線層是環(huán)形交織的，并且間隔均勻。在微帶中，接地層在有源線之下。這就引入了某些邊緣效應(yīng)，需在設(shè)計(jì)時(shí)了解、預(yù)測(cè)并加以考慮。當(dāng)然，這種不匹配也會(huì)導(dǎo)致回?fù)p，必須最大程度減小這種不匹配以避免產(chǎn)生噪音和信號(hào)干擾。

3.5 電磁兼容性設(shè)計(jì)

電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。電磁兼容性設(shè)計(jì)的目的是使電子設(shè)備既能抑制各種外來的干擾，使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作，同時(shí)又能減少電子設(shè)備本身對(duì)其它電子設(shè)備的電磁干擾。

3.5.1 選擇合理的導(dǎo)線寬度

由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長度成正比，與其寬度成反比，因而短而精的導(dǎo)線對(duì)抑制干擾是有利的。時(shí)鐘引線、行驅(qū)動(dòng)器或總線驅(qū)動(dòng)器的信號(hào)線常常載有大的瞬變電流，印制導(dǎo)線要盡可能地短。對(duì)于分立元件電路，印制導(dǎo)線寬度在1.5mm左右時(shí)，即可完全滿足要求；對(duì)于集成電路，印制導(dǎo)線寬度可在0.2～1.0mm之間選擇。

3.5.2 采用正確的布線策略

采用平等走線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線結(jié)構(gòu)，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。

3.5.3 為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計(jì)布線時(shí)應(yīng)盡量避免長距離的平等走線，盡可能拉開線與線之間的距離，信號(hào)線與地線及電源線盡可能不交叉。在一些對(duì)干擾十分敏感的信號(hào)線之間設(shè)置一根接地的印制線，可以有效地抑制串?dāng)_。

3.5.4 為了避免高頻信號(hào)通過印制導(dǎo)線時(shí)產(chǎn)生的電磁輻射，在印制電路板布線時(shí)，還應(yīng)注意以下幾點(diǎn)：

（1）盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度禁止環(huán)狀走線等。

（2）時(shí)鐘信號(hào)引線最容易產(chǎn)生電磁輻射干擾，走線時(shí)應(yīng)與地線回路相靠近，驅(qū)動(dòng)器應(yīng)緊挨著連接器。

（3）總線驅(qū)動(dòng)器應(yīng)緊挨其欲驅(qū)動(dòng)的總線。對(duì)于那些離開印制電路板的引線，驅(qū)動(dòng)器應(yīng)緊緊挨著連接器。

（4）數(shù)據(jù)總線的布線應(yīng)每?jī)筛盘?hào)線之間夾一根信號(hào)地線。最好是緊緊挨著最不重要的地址引線放置地回路，因?yàn)楹笳叱］d有高頻電流。

（5）在印制板布置高速、中速和低速邏輯電路時(shí)，應(yīng)按照?qǐng)D1的方式排列器件。

3.5.5 抑制反射干擾

為了抑制出現(xiàn)在印制線條終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長度和采用慢速電路。必要時(shí)可加終端匹配，即在傳輸線的末端對(duì)地和電源端各加接一個(gè)相同阻值的匹配電阻。根據(jù)經(jīng)驗(yàn)，對(duì)一般速度較快的TTL電路，其印制線條長于10cm以上時(shí)就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動(dòng)電流及吸收電流的最大值來決定。

3.5.6 電路板設(shè)計(jì)過程中采用差分信號(hào)線布線策略

布線非?？拷牟罘中盘?hào)對(duì)相互之間也會(huì)互相緊密耦合，這種互相之間的耦合會(huì)減小EMI發(fā)射，通常(當(dāng)然也有一些例外)差分信號(hào)也是高速信號(hào)，所以高速設(shè)計(jì)規(guī)則通常也都適用于差分信號(hào)的布線，特別是設(shè)計(jì)傳輸線的信號(hào)線時(shí)更是如此。這就意味著我們必須非常謹(jǐn)慎地設(shè)計(jì)信號(hào)線的布線，以確保信號(hào)線的特征阻抗沿信號(hào)線各處連續(xù)并且保持一個(gè)常數(shù)。在差分線對(duì)的布局布線過程中，我們希望差分線對(duì)中的兩個(gè)PCB線完全一致。這就意味著，在實(shí)際應(yīng)用中應(yīng)該盡最大的努力來確保差分線對(duì)中的PCB線具有完全一樣的阻抗并且布線的長度也完全一致。差分PCB線通?？偸浅蓪?duì)布線，而且它們之間的距離沿線對(duì)的方向在任意位置都保持為一個(gè)常數(shù)不變。通常情況下，差分線對(duì)的布局布線總是盡可能地靠近。

本文來自: DZ3W.COM 原h(huán)ttp://

文網(wǎng)址：

第五篇：PCB制版經(jīng)驗(yàn)總結(jié)

Pcb制版經(jīng)驗(yàn)：

1、線與孔以及線與線等之間的間距最小不得小于0.3mm，否則西安的工廠無法加工到位，一般我們可以把線與孔的間距設(shè)到0.4mm

2、元器件最好都放在板子內(nèi)，如果有些元件管腳都在板子內(nèi)而整體卻有一部分在板子外，這時(shí)，需要將該元件的分裝重新調(diào)整，使其全部都在板子內(nèi)。否則廠商在制版時(shí)會(huì)不知道是需要將板子擴(kuò)大還是元件怎么調(diào)整。

3、板子上的字要整體統(tǒng)一進(jìn)行編排，一般，將字的高度設(shè)為1mm，寬度設(shè)為0.3mm。

4、在原理圖中不同的網(wǎng)絡(luò)標(biāo)識(shí)不可以用線連到一塊，否則在編譯時(shí)會(huì)出錯(cuò)。需要時(shí)可以將要連在一起的線都用同一個(gè)網(wǎng)絡(luò)標(biāo)識(shí)，然后在pcb上用string標(biāo)識(shí)出做不同用途的引腳。

5、自動(dòng)布線的很多線需要重新調(diào)整。

6、走線后，如果發(fā)現(xiàn)線的中間有粉色或紫色的小點(diǎn)，那是應(yīng)為線未刪除干凈的原因。其中，粉色小點(diǎn)是bottom 上的線點(diǎn)，紫色小點(diǎn)是toplayer上的線點(diǎn)。

7、元件、字都在topoverlay 這一層。

8、線寬的選擇：一般40mil的線寬可以通過2A到3A的電流，40mil的間距可以耐200到300v的電壓。我們?cè)谄綍r(shí)布板時(shí)，1-2A的電流至少需要布2-3mm寬的線；3-5A的電流至少要用3-4mm的線寬，7-8A的電流則要用大于4mm的線。而且大于3A的電流最好加上燙錫層（topsolder 或 bottomsolder）。

9、在pcb上，普通二級(jí)管的封裝一般與電阻大小相同，或稍微小一點(diǎn)，用DIODE0.3或DIODE0.4就可以。

10、對(duì)元件的封裝需要注意：a、電位器的腳與現(xiàn)實(shí)所用電位器的腳及原理圖中電位器腳的順序要確定對(duì)應(yīng)；b、三極管的封裝不僅要注意板子、原理圖及元件真實(shí)管腳的對(duì)應(yīng)，還要看三級(jí)的放置方向，尤其大三級(jí)管，需要考慮其散熱；c、熱敏電阻或采樣電阻等部分元件需要考慮其管腳的粗細(xì)，一般比普通元件的退要粗，要跟據(jù)實(shí)際需要設(shè)置；有正負(fù)的元件，需要標(biāo)出正極?？傊?，做pcb前先需要將元件庫里的封裝與元件的真實(shí)封裝及原理圖都要對(duì)應(yīng)起來。