第一篇：頻率計的發展簡介

頻率計的發展簡介

一、數字頻率計的簡介

數字式頻率計即DFM-Digital Frequencymeter，也稱為數字頻率表或電子計數器。它不僅是電子測量和儀器儀表專業領域中測量頻率與周期、測量頻率比和進行計數、測時的重要儀器，而且比示波器測頻更方便、經濟得多，特別是現代電子計數器產品與足見和具有多種測量功能的數字式頻率計，已廣泛應用于計算機系統、通訊廣播設備、生產過程自動化測控裝置、帶有LED、LCD數字顯示單元的多種儀器儀表以及諸多的可許技術領域。可以說，伴隨著數字化技術的發展，電子計算機、通訊設備、音頻和視頻技術進入科研、生產、軍事技術和經濟生活領域，直至家庭和個人，使得電子計數器和測頻手段與上述電子設備耦連為形影不離的技術。

數字頻率計是一種用十進制數字顯示被測信號頻率的數字測量儀器。它的基本功能是測量正弦信號.方波信號,尖脈沖信號及其他各種單位時間內變化的物理量.頻率計的基本原理是用一個頻率穩定度高的頻率源作為基準時鐘，對比測量其他信號的頻率。通常情況下計算每秒內待測信號的脈沖個數，此時我們稱閘門時間為1秒。閘門時間也可以大于或小于一秒。閘門時間越長，得到的頻率值就越準確，但閘門時間越長則沒測一次頻率的間隔就越長。閘門時間越短，測的頻率值刷新就越快，但測得的頻率精度就受影響。本文。數字頻率計是用數字顯示被測信號頻率的儀器，被測信號可以是正弦波，方波或其它周期性變化的信號。如配以適當的傳感器，可以對多種物理量進行測試，比如機械振動的頻率，轉速，聲音的頻率以及產品的計件等等。因此，數字頻率計是一種應用很廣泛的儀器，電子系統非常廣泛的應用領域內，到處可見到處理離散信息的數字電路。數字電路制造工業的進步，使得系統設計人員能在更小的空間內實現更多的功能，從而提高系統可靠性和速度。

二、數字頻率計的發展

在電子技術中，頻率是最基本的參數之一，并且與許多點參量的測量方案、測量結果都有十分密切的關系，因此頻率的測量就顯得更為重要。測量頻率的方法有很多種，其中電子計數器測量頻率具有精度高、使用方便、測量迅捷，以及便于實現測量過程自動化等優點，是頻率測量的重要手段之一。電子計數器測頻有兩種方法：一是直接測頻法，即在一定閘門時間內測量被測信號的脈沖個數；二是間接測頻法，如周期測頻法。直接測頻法使用于高頻信號的頻率測量，間接測頻法適用于低頻信號的頻率測量。50年代初期，儀 1 器儀表取得了重大突破，數字技術的出現使各種數字儀器得以問世，把模擬儀器的精度、分辨力與測量速度提高了幾個量級，為實現測試自動化打下了良好的基點。60年代中期，測量技術又一次取得了進展，計算機的引入，使儀器的功能發生了質的變化，個別電量的測量轉變成測量整個系統的待征參數，從單純的接收、顯示轉變為控制、分析、處理、計算與顯示輸出，從用單個儀器進行測量轉變成用測量系統進行測量。70年代，計算機技術在儀器儀表中的進一步滲透，使電子儀器在傳統的時域與頻域之外，又出現了數據或(Data domain)測試。80年代，由于微處理器被用到儀器中，儀器前面板開始朝鍵盤化方向發展，過去直觀的用于調節時基或幅度的旋轉度盤，選擇電壓電流等量程或功能的滑動開關，通、斷開關鍵已經消失。測量系統的主要模式，是采用機柜形式，全部通過IEEE-488總線送到一個控制品上。測試時，可用豐富的BASIC語言程序來高速測試。不同于傳統獨立儀器模式的個人儀器已經得到了發展。90年代，儀器儀表與測量科學進步取得重大的突破性進展。這個進展的主要標志是儀器儀表智能化程度的提高。突出表現在以下幾個方面：微電子技術的進步將更深刻地影響儀器儀表的設計：DSP芯片的大量問世，使儀器儀表數字信號處理功能大大加強；微型機的發展，使儀器儀表具有更強的數據處理能力；圖像處理功能的增加十分普遍；VXI總線得到廣泛的應用。這些儀器儀表的發展也很好的解釋了頻率計的發展歷程。

經典的振簧式頻率表業已成為電測與儀表技術發展史上用來鑒證測頻儀器歷史的陳列品；電動式、鐵磁電動式結構的指針型頻率表只在電力系統具有應用，也日漸被數字式頻率計所取代；具有分立電子元件的數字式頻率計，如國產E323A型、E325型和E312型等已發展成為采用大規模集成電路的電子計數式頻率計與只能電子計數器。例如：E312A就是采用大規模集成電路的E312的換代產品，而EE3301（機內引入MC6800）、EE3366（采用MC6800，帶GP-IB接口，可程控）則為智能型數字頻率計。

三、數字頻率計的當前進展

傳統的數字頻率計可以通過普通的硬件電路組合來實現,其開發過程、調試過程十分繁鎖,而且由于電子器件之間的互相干擾,影響頻率計的精度,也由于其體積較大,已不適應電子設計的發展要求。所以現在的數字頻率計一般都使用FPGA，VHDL，單片機等一系列基于各種軟硬件或大規模集成電路制作成的數字頻率測頻計，在大量的產品開發、研制和電子儀表生產與試驗工作中多是需要自行設計測頻與計數電路的組件單元，有時不必購置貴重的專用測頻計數儀器。數字頻率計的發展一直在向更精確，更方便的方向發展。在大量的產品開發、研制和電子儀表產生與試驗工作中，多是需要自行設計測頻與計數電路和組件單元，有時不必購置上述貴重的專用測頻計數儀器。

集成電路的類型很多，從大的方面可以分為模擬電路和數字集成電路2大類。數字集成電路廣泛用于計算機、控制與測量系統，以及其它電子設備中。一般說來，數字系統中 2 運行的電信號，其大小往往并不改變，但在實踐分布上卻有著嚴格的要求，這是數字電路的一個特點。數字集成電路作為電子技術最重要的基礎產品之一，已廣泛地深入到各個應用領域

四、當前存在的問題

當前電子技術日新月異，更換速度非常快，對于頻率計來說也是更新很快，但是價格相對較高，因此應該多研究和開發一些芯片集成電路的運用，以達到使頻率計能像數字化、智能化、簡易化、微型化的方向發展。

五、系統組成

本系統由CD40110、CD4017、CD4060、CD6069等集成電路組成，通過對輸入脈沖進行計數的方式實現測頻的。

六、主要參考文獻

[1] 鄭世林,余佑財.頻率差計基本原理的探討[J].電子測量技術, 2006,(06)P7-P8 [2] 李存永.基于555定時器電路的多功能數字頻率計的設計[J].水利電力機, 2006(08)P47-P50 [3] 高明華.簡易數字頻率計的設計[J].大眾科技, 2006(2)P59-P60 [4] 史軍,雷正紅.數字頻率計的設計[J].河西學院學報, 2005(5)P37-P38 [5] 鄒道生,李銘.多功能數字頻率計的設計[J].贛南師范學院學報, 2004(3)P16-P18 [6] 林建英，伍勇.數字頻率計在綜合設計實驗教學中的多方案實現[J].實驗科學與技術, 2005(4)P64-P69 [7] 金暉,何潔,鐘晴紅,張泳,張高燕.頻率計的數字化實現[J].電子工程師 2005(1)P11-P12 [8] 張秀娟,倪麗娜,程勇.基于自適應數字頻率計系統設計的研究[J].煤炭科學技, 2004(8)P49-P52 [9] 王晨炳.自復位數字頻率計的設計[J].實用電子制作, 2007(7)P14-P16 [10] Pablo V.Holm-Nielsen,Christophe Peucheret,Idelfonso Tafur Monroy,Palle Jeppesen.Experimental Investigation of Transmission Properties and All-Optical Label Swapping of Orthogonal IM/FSK Labeled Signals[J].光學學報, 2003,(S1).[11] A Direct Digital Frequency Synthesizer based on CORDIC algorithm Implemented with FPGA[A].2003 5～(th)International Conference on ASIC Proceedings Book 2 of 2 [C], 2003

第二篇：頻率計(格式)數字邏輯

課程設計任務書

（指導教師填寫）

課程設計名稱 電子技術課程設計 學生姓名

專業班級

設計題目

簡易數字頻率計

一、課程設計的任務和目的

任務: 設計一個簡易數字頻率計，用來測量單位時間內數字信號的脈沖個數，并用數碼管顯示出來。

目的：

掌握簡易數字頻率計的設計、組裝、調試方法。掌握有關集成電路的工作原理。

二、設計內容、技術條件和要求

1.設計簡易數字頻率計：

⑴.設計一個簡易數字頻率計，用于測量數字信號的頻率并顯示，用一個開關控制頻率計的起動和停止，并可對頻率計置數。

⑵.測頻范圍為0.1Hz到9999Hz。

⑶.測量所需時基時間可調，分1秒和10秒兩檔。

⑷.能連續循環測量顯示，若用1秒檔時要求6秒完成一個循環，其中1秒計數測量；4秒顯示結果；1秒清零。然后依次循環。

2.根據上述要求，畫出電路框圖、原理總圖。3.對原理圖進行仿真。4.在實驗箱上組裝、調試。5.撰寫設計總結報告。

三、時間進度安排

本課程設計共兩周時間。第一周：理論設計

周二

布置設計任務；提出課程設計的目的和要求；講解電子電路的一般設計方法和電子電路的安裝、調試技術；明確對撰寫總結報告和繪制原理總圖的要求；安排答疑、實驗時間。

周二至周五

學生查資料，進行理論設計，其中安排三次答疑，指導學生設計。第二周：仿真和安裝調試、撰寫設計總結報告 周一

交設計草圖供老師審閱。

周二至周三

在EDA實驗室對其設計的電路進行仿真，并可根據仿真情況修正設計以確定設計正確，能完成設計要求。周三至周四

在實驗箱上進行安裝、調試，并通過老師驗收。最后，撰寫設計總結報告、繪制原理總圖。

四、主要參考文獻

1.各種版本的數字電子技術基礎教材； 2.各種版本的電子技術課程設計指導書；

3.集成電路手冊。

指導教師簽字：

2013 年12月 16 日

第三篇：VHDL課程設計報告 頻率計

目錄

1.前言...........................................................................................................................2 2.設計要求...................................................................................................................2 3．整體設計..................................................................................................................3 4.設計原理...................................................................................................................3 5.設計程序...................................................................................................................3

5.1頂層文件.............................................................................................................3 5.2 8位是進制計數器..............................................................................................4 5.3 10進制計數器...................................................................................................5 5.4 測頻控制電路.....................................................................................................6 5.5 32位鎖存器及其控制器.....................................................................................6

6.引腳鎖定...................................................................................................................8 7.綜合結果...................................................................................................................8

7.1 RTL電路.............................................................................................................8 7.2 測頻控制電路.....................................................................................................9 7.3 8位十進制計數器..............................................................................................9 7.3 32位鎖存器......................................................................................................9

8.實驗結果.................................................................................................................10 7.實驗總結...................................................................................................................10 參考文獻......................................................................................................................12

自適應數字頻率計數器設計

1.前言

傳統的數字頻率計一般是由分離元件搭接而成，用到的器件較多，連線比較復雜，而且會產生比較大的延時，造成測量誤差大、可靠性差。后來隨著單片機的大規模的應用, 出現了不少用單片機控制的頻率測量系統。相對于以前用分離元件搭接起來的頻率測量系統, 單片機控制的頻率測量系統在頻率測量范圍、頻率測量精度和頻率測量速度上都有了很大的提高。但由于單片機工作頻率的限制、單片機內部計數器位數的限制等因素, 由單片機控制的頻率測量系統無法在頻率測量范圍、頻率測量精度和頻率測量速度上取得重大突破。若再增加別的器件, 以彌補單片機的不足, 不僅會大大增加系統的復雜性, 而且不利于系統的集成化。以E D A 工具作為開發平臺，運用V H D L 語言，將使整個系統大大簡化，從而提高整體的性能和可靠性。本課題采用的是等精度數字頻率計，在一片FPGA開發板里實現了數字頻率計的絕大部分功能, 它的集成度遠遠超過了以往的數字頻率計。又由于數字頻率計最初的實現形式是用硬件描述語言寫成的程序, 具有通用性和可重用性。所以在外在的條件(如基準頻率的提高, 基準頻率精度的提高)的允許下,只需對源程序作很小的改動, 就可以使數字頻率計的精度提高幾個數量級。同時對于頻率精度要求不高的場合, 可以修改源程序, 使之可以用較小的器件實現, 從而降低系統的整體造價。

2.設計要求

設計一個頻率計，頻率測量范圍為1-9999KHZ，量程分別為10、100、1M三檔，要求如下: a.當讀數大于999時，頻率計處于超量程狀態，下一次測量時，量程自動增大1檔 b.當讀數小于099時，頻率計處于欠量程狀態，下一次測量時，量程自動減小1檔

c.當超過頻率范圍時，顯示器自動溢出

3．整體設計

當被測頻率進入時候，檔位1、2能自動換擋實現功能，在檔位1中，有一個LED燈亮（表示Hz）；檔位2中有2個LED燈亮（表示kHz）；當計數頻率超出9999kHz的時候，顯示“E”而且LED燈全部熄滅，表示溢出功能。在程序代碼中，必須要清晰表示出計數的運行狀況。

檔位1：當被測頻率為0—9999Hz時候，直接顯示f x的值（單位為Hz）； 檔位2：當被測頻率為10k—9999kHz時候，顯示10-9999（單位kHz）；

4.設計原理

根據頻率的定義和頻率測量的基本原理，測定信號的頻率必須有一個脈寬為1 秒的輸入信號脈沖計數允許的信號；1 秒計數結束后，計數值被鎖入鎖存器，計數器清0，為下一測頻計數周期作好準備。測頻控制信號可以由一個獨立的發生器來產生。

5.設計程序

5.1頂層文件

LIBRARY IEEE;--頻率計頂層文件 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY FREQTEST IS PORT(CLK1HZ : IN STD_LOGIC;FSIN : IN STD_LOGIC;DOUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0);LED : OUT STD_LOGIC_VECTOR(1 DOWNTO 0));END FREQTEST;ARCHITECTURE struc OF FREQTEST IS COMPONENT FTCTRL PORT(CLKK : IN STD_LOGIC;--1Hz CNT_EN : OUT STD_LOGIC;--計數器時鐘使能 RST_CNT : OUT STD_LOGIC;--計數器清零 Load : OUT STD_LOGIC);--輸出鎖存信號 END COMPONENT;COMPONENT COUNTER PORT(FIN : IN STD_LOGIC;--時鐘信號 CLR : IN STD_LOGIC;--清零信號 ENABL : IN STD_LOGIC;--計數使能信號

DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0));--計數結果 END COMPONENT;COMPONENT REG32B PORT(LK : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0);LEDOUT : OUT STD_LOGIC_VECTOR(1 DOWNTO 0));END COMPONENT;SIGNAL TSTEN1 : STD_LOGIC;SIGNAL CLR_CNT1 : STD_LOGIC;SIGNAL Load1 : STD_LOGIC;SIGNAL DTO1 : STD_LOGIC_VECTOR(31 DOWNTO 0);SIGNAL CARRY_OUT1 : STD_LOGIC_VECTOR(6 DOWNTO 0);BEGIN U1 : FTCTRL PORT MAP(CLKK =>CLK1HZ,CNT_EN=>TSTEN1, RST_CNT =>CLR_CNT1,Load =>Load1);U2 : REG32B PORT MAP(LK => Load1, DIN=>DTO1, DOUT => DOUT,LEDOUT=>LED);

U3 : COUNTER PORT MAP(FIN => FSIN, CLR => CLR_CNT1, ENABL => TSTEN1, DOUT=>DTO1);END struc;

5.2 8位是進制計數器

LIBRARY IEEE;--8位十進制計數器 USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNTER IS PORT(FIN : IN STD_LOGIC;--時鐘信號 CLR : IN STD_LOGIC;--清零信號 ENABL : IN STD_LOGIC;--計數使能信號

DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0));--計數結果 END COUNTER;ARCHITECTURE behav OF COUNTER IS

COMPONENT COUNTER10 IS PORT(FIN : IN STD_LOGIC;--時鐘信號 CLR : IN STD_LOGIC;--清零信號 ENABL : IN STD_LOGIC;--計數使能信號

DOUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--計數結果 COUT : OUT STD_LOGIC);END COMPONENT;

SIGNAL CLK1,CLK2,CLK3,CLK4,CLK5,CLK6,CLK7: STD_LOGIC;BEGIN u1 : COUNTER10 PORT MAP(FIN=>FIN,CLR=>CLR,ENABL=>ENABL,DOUT=>DOUT(3 DOWNTO 0),COUT=>CLK1);u2 : COUNTER10 PORT MAP(FIN=>CLK1,CLR=>CLR,ENABL=>ENABL,DOUT=>DOUT(7 DOWNTO 4),COUT=>CLK2);u3 : COUNTER10 PORT MAP(FIN=>CLK2,CLR=>CLR,ENABL=>ENABL,DOUT=>DOUT(11 DOWNTO 8),COUT=>CLK3);u4 : COUNTER10 PORT MAP(FIN=>CLK3,CLR=>CLR,ENABL=>ENABL,DOUT=>DOUT(15 DOWNTO 12),COUT=>CLK4);u5 : COUNTER10 PORT MAP(FIN=>CLK4,CLR=>CLR,ENABL=>ENABL,DOUT=>DOUT(19 DOWNTO 16),COUT=>CLK5);u6 : COUNTER10 PORT MAP(FIN=>CLK5,CLR=>CLR,ENABL=>ENABL,DOUT=>DOUT(23 DOWNTO 20),COUT=>CLK6);u7 : COUNTER10 PORT MAP(FIN=>CLK6,CLR=>CLR,ENABL=>ENABL,DOUT=>DOUT(27 DOWNTO 24),COUT=>CLK7);u8 : COUNTER10 PORT MAP(FIN=>CLK7,CLR=>CLR,ENABL=>ENABL,DOUT=>DOUT(31 DOWNTO 28));

END ARCHITECTURE behav;

5.3 10進制計數器

LIBRARY IEEE;--10位計數器 USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNTER10 IS PORT(FIN : IN STD_LOGIC;--時鐘信號 CLR : IN STD_LOGIC;--清零信號 ENABL : IN STD_LOGIC;--計數使能信號

DOUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--計數結果 COUT : OUT STD_LOGIC);END COUNTER10;ARCHITECTURE behav OF COUNTER10 IS SIGNAL CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN PROCESS(FIN, CLR, ENABL)BEGIN IF CLR = '1' THEN CQI <=(OTHERS=>'0');--清零 ELSIF FIN'EVENT AND FIN = '1' THEN IF ENABL = '1' THEN IF CQI<9 THEN CQI <= CQI + 1;ELSE CQI <=(OTHERS=>'0');END IF;END IF;END IF;

IF CQI=“1001” THEN COUT<='1';ELSE COUT<='0';END IF;END PROCESS;DOUT <= CQI;END behav;

5.4 測頻控制電路

LIBRARY IEEE;--測頻控制電路 USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FTCTRL IS PORT(CLKK : IN STD_LOGIC;--1Hz CNT_EN : OUT STD_LOGIC;--計數器時鐘使能 RST_CNT : OUT STD_LOGIC;--計數器清零 Load : OUT STD_LOGIC);--輸出鎖存信號 END FTCTRL;ARCHITECTURE behav OF FTCTRL IS SIGNAL Div2CLK : STD_LOGIC;BEGIN PROCESS(CLKK)BEGIN IF CLKK'EVENT AND CLKK = '1' THEN--1Hz時鐘2分頻 Div2CLK <= NOT Div2CLK;END IF;END PROCESS;PROCESS(CLKK, Div2CLK)BEGIN IF CLKK='0' AND Div2CLK='0' THEN RST_CNT<='1';--產生計數器清零信號 ELSE RST_CNT <= '0';END IF;END PROCESS;Load <= NOT Div2CLK;CNT_EN <= Div2CLK;END behav;

5.5 32位鎖存器及其控制器

LIBRARY IEEE;--32位鎖存器及控制器 USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY REG32B IS PORT(LK : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0);LEDOUT : OUT STD_LOGIC_VECTOR(1 DOWNTO 0));END REG32B;ARCHITECTURE behav OF REG32B IS SIGNAL DD : STD_LOGIC_VECTOR(31 DOWNTO 0);BEGIN

PROCESS(LK, DIN)BEGIN IF LK'EVENT AND LK = '1' THEN DD<=DIN;END IF;if DD(31 DOWNTO 28)=“0000” then IF DD(27 DOWNTO 16)=“000000000000” THEN DOUT<=DD(15 DOWNTO 0);LEDOUT<=“01”;ELSIF DD(27 DOWNTO 16)/=“000000000000” THEN DOUT<=DD(27 DOWNTO 12);LEDOUT<=“11”;end if;else DOUT(15 DOWNTO 0)<=“***0”;LEDOUT<=“00”;END IF;END PROCESS;END behav;

6.引腳鎖定

7.綜合結果

7.1 RTL電路

7.2 測頻控制電路

7.3 8位十進制計數器

7.3 32位鎖存器

8.實驗結果

當計數頻率為4Hz（范圍在0-9999Hz）的時候，此時LED燈有一個亮，計數為：0004；當計數頻率為500KHz（范圍在10K-9999KHz）的時候，此時設定兩個LED燈都亮，計數為0500；當計數頻率大于9999KHz的時候，設定此時兩個LED燈都處于熄滅狀態，而計數則輸出一個‘E’值，表示范圍超出計數范圍。

7.實驗總結

經系統測試表明，本圖頻率計的各項功能正常，能實現對頻率的0~9999kHz頻率范圍的測量，并通過LED指示和數碼管顯示，操作簡單，是理想頻率計解決方案。

經過一個多星期的努力，本設計系統終于完成了。通過該課程設計，掌握了編譯程序工作的基本過程及其各階段的基本任務，熟悉了VHDL程序開發的總流程框圖，了解了編譯程序的生成過程及其相關的技術，對課本上的知識也有了更深的理解。老師常說，課本上的知識是機械的，要學會去運用，要舉一反三。現在終于深刻的了解了這句話。經過這次的課程設計，發現書本上很深奧的知識變的更為簡單，同樣，對實驗原理也了有更深的理解。知道和理解了該理論在計算機中是怎樣執行的，對該理論在實踐中的應用有深刻的理解。通過該課程設計，把死板的課本知識變得生動有趣，激發了學習的積極性。能夠把課堂上學的知識通過自己設計的程序表示出來，加深了對理論知識的理解。

課程設計中的電路和程序比較復雜，因此調試的過程更是考驗我們耐性和細心。除了課堂外，課程設計是最能學到東西的，最考驗人的。在做課程設計的這段時間，時刻都感到自己學的知識有多么的貧瘠。經過這次課程設計，讓我對VHDL語言和FPGA有了更深的認識，操作能力有了一定的提高。明白了，要想是寫出的代碼能運行，需要耐心細心，毅力以及充沛的體力。只有經過多次編輯，多次編譯，再多次運行，才能編寫出更好的程序，有時候需要多次的更正才能達到所要的運行結果。

參考文獻

[1] 潘松、黃繼業，EDA技術應用教程 VHDL篇[J].北京：高等教育出版社.2010

[2] 徐成劉彥李仁發，一種全同步數字頻率測量方法的研究[J].北京：高等教育出版社.2004 [3] 李云鵬王思明，基于FPGA 的等精度頻率計設計[J].北京：高等教育出版社.2007

第四篇：VHDL八位數碼管頻率計課程設計

一、課程設計要求

設計一個8位數碼管顯示的頻率計（頻率分辨率為1Hz）。

二、總體結構框圖

系統時鐘分頻及控制待測頻率計數數據鎖存動態掃描數碼管段選數碼管位選數碼管顯示

圖1 總體結構框圖

三、課程設計原理

在電子技術中，頻率是最基本的參數之一，并且與許多點參量的測量方案、測量結果都有十分密切的關系，因此，頻率的測量就顯得尤為重要。測量頻率的方法有很多種，其中電子計數器測量頻率具有精度高、使用方便、測量迅速，以及便于實現測量過程自動化等優點，是頻率測量的重要手段之一。

數字式頻率計的測量原理有兩類：一是直接測頻法，即在一定的閘門時間內測量被測信號的脈沖個數；二是間接測頻法即周期法，如周期測頻法。直接測頻法適用于高頻信號的頻率測量，通常采用計數器、數據鎖存器及控制電路實現，并通過改變計數閥門的時間長短以達到不同的測量精度；間接測頻法適用于低頻信號的頻率測量。

本次課程設計中使用的是直接測頻法，即用計數器在計算機1s內輸入信號周期的個數，其測頻范圍為0Hz-99999999Hz。

四、器件的選擇

1、裝有QuartusII軟件的計算機一臺。

2、芯片：本實驗板中為EP芯片。

3、EDA實驗箱一個。

4、下載接口是數字芯片的下載接口（JTAG）主要用于FPGA芯片的數據下載。

5、時鐘源。

五、功能模塊和信號仿真圖以及源程序

(1)系統時鐘分頻及控制的功能模塊圖及其源程序

圖2 功能模塊圖

作用：將試驗箱上的50MHz的晶振分頻，輸出CLOCK為數碼管提供1kHz的動態掃描頻率。CNT_EN輸出為0.05s的信號，對頻率計中的32位十進制計數器CNT10的ENA使能端進行同步控制，當TSTEN高電平時允許計數，低電平時停止計數，并保持其所計的脈沖數。在停止計數期間，首先需要一個鎖存信號LOAD的上跳沿將計數器在前一秒的計數值鎖存進鎖存器REG32B中，并由外部的十進制7段數碼管顯示計數值。設置鎖存器的好處是數據顯示穩定，不會由于周期性的清零信號而不斷閃爍。鎖存信號后，必須有一個清零信號RST_CNT對計數器進行清零，為下一秒的計數操作做準備。該模塊的信號仿真圖如下：

圖3 仿真波形圖

源程序如下：

--分頻

library ieee;use ieee.std_logic_1164.all;entity fdivwangzheng is port(clk0:in std_logic;--輸入系統時鐘

clk1:out std_logic;--輸出1hz時鐘信號

clk2:out std_logic);--輸出顯示掃描時鐘信號

end fdivwangzheng;architecture a of fdivwangzheng is begin

p1:process(clk0)variable cnt:integer range 0 to 49999999;--分頻系數為24999999 variable ff:std_logic;begin if clk0'event and clk0='1' then if cnt<49999999 then cnt:=cnt+1;else cnt:=0;ff:=not ff;--反向 end if;end if;clk1<=ff;end process p1;p2:process(clk0)

variable cnn:integer range 0 to 999;--分頻系數為499 variable dd:std_logic;begin if clk0'event and clk0='1' then if cnn<999 then cnn:=cnn+1;else cnn:=0;dd:=not dd;--反向 end if;end if;clk2<=dd;end process p2;end a;

--測頻控制器(testctl.vhd)LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TESTCTLwanzheng IS

PORT（CLKK : IN STD_LOGIC;--1Hz

CNT_EN,RST_CNT,LOAD : OUT STD_LOGIC);

END TESTCTLwanzheng;ARCHITECTURE behav OF TESTCTLwanzheng IS

SIGNAL DIV2CLK : STD_LOGIC;BEGIN

PROCESS(CLKK)

BEGIN

IF CLKK'EVENT AND CLKK = '1' THEN DIV2CLK <= NOT DIV2CLK;

END IF;

END PROCESS;

PROCESS(CLKK, DIV2CLK)

BEGIN

IF CLKK='0' AND Div2CLK='0' THEN RST_CNT <= '1';

ELSE RST_CNT <= '0';

END IF;

END PROCESS;

LOAD <= NOT DIV2CLK;

CNT_EN <= DIV2CLK;END behav;(2)十進制計數器的功能模塊圖及其源程序

圖4 功能模塊圖

作用：當使能端為高電平，清零端為低電平時，實現十進制計數功能。

第一個CNT10計數輸出CQ=9時，下一秒時鐘上升沿到來時，將產生一個CARRY_OUT信號作為下一個CNT10的時鐘信號，同時CQ清零，依次遞推到8個CNT10。

當清零端為低電平，使能端為低電平時停止計數。當清零端為高電平時，計數器清零。該模塊的信號仿真圖如下：

圖5 仿真波形圖

源程序如下：

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CNT10 IS PORT(CLK: IN STD_LOGIC;

CLR: IN STD_LOGIC;

ENA: IN STD_LOGIC;

CQ : OUT INTEGER RANGE 0 TO 9;

CARRY_OUT: OUT STD_LOGIC);END CNT10;ARCHITECTURE behav OF CNT10 IS SIGNAL CQI: INTEGER RANGE 0 TO 9;BEGIN PROCESS(CLR,CLK,ENA)BEGIN IF(CLR='1')THEN CQI<=0;ELSIF(CLK'EVENT AND CLK='1')THEN

IF(ENA='1')THEN

IF(CQI=9)THEN

CQI<=0;

CARRY_OUT<='1';

ELSE

CQI<=CQI+1;

CARRY_OUT<='0';

END IF;

END IF;END IF;END PROCESS;CQ<=CQI;END behav;

(3)32位鎖存器的功能模塊圖及其源程序

圖6 功能模塊圖

實現方式：LOAD信號上升沿到來時將對輸入到內部的CNT10計數信號進行鎖存。作用：鎖存信號，并將結果輸出給SELTIME。該模塊的信號仿真圖如下：

圖7 仿真波形圖

源程序如下：

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG32B IS

PORT(LOAD: IN STD_LOGIC;DIN: IN STD_LOGIC_VECTOR(31 DOWNTO 0);DOUT: OUT STD_LOGIC_VECTOR(31 DOWNTO 0));END ENTITY REG32B;ARCHITECTURE behav OF REG32B IS BEGIN

PROCESS(LOAD,DIN)IS BEGIN

IF LOAD'EVENT AND LOAD='1' THEN DOUT<=DIN;

END IF;END PROCESS;END ARCHITECTURE behav;

(4)數碼管掃描的功能模塊圖及其源程序

圖8 功能模塊圖

作用：鎖存信號輸出DIN[31..0]，然后由SELTIME進行掃描輸出，當SEL為”000”時選通第一個CNT10，輸出到LED7進行譯碼輸出。依次類推。該模塊的信號仿真圖如下：

圖9 仿真波形圖

源程序如下：

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SELTIME IS PORT（CLK : IN STD_LOGIC;

DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);

DAOUT: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);

SEL : OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END SELTIME;ARCHITECTURE behav OF SELTIME IS SIGNAL SEC : STD_LOGIC_VECTOR(2 DOWNTO 0);BEGIN PROCESS(CLK)BEGIN

IF(CLK'EVENT AND CLK='1')THEN

IF(SEC=“111”)THEN

SEC<=“000”;

ELSE

SEC<=SEC+1;

END IF;

END IF;END PROCESS;

PROCESS(SEC,DIN(31 DOWNTO 0))BEGIN CASE SEC IS WHEN “000”=>DAOUT<=DIN(3 DOWNTO 0);WHEN “001”=>DAOUT<=DIN(7 DOWNTO 4);WHEN “010”=>DAOUT<=DIN(11 DOWNTO 8);WHEN “011”=>DAOUT<=DIN(15 DOWNTO 12);WHEN “100”=>DAOUT<=DIN(19 DOWNTO 16);WHEN “101”=>DAOUT<=DIN(23 DOWNTO 20);WHEN “110”=>DAOUT<=DIN(27 DOWNTO 24);WHEN “111”=>DAOUT<=DIN(31 DOWNTO 28);WHEN OTHERS=>NULL;END CASE;END PROCESS;SEL<=SEC;END behav;

(5)七段數碼管譯碼顯示的功能模塊圖及其源程序

圖10 功能模塊圖

作用：將實驗結果使用數碼管直觀的顯示出來。該模塊的信號仿真圖如下：

圖11 仿真波形圖

源程序如下：

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY LED7 IS PORT(DIN:IN STD_LOGIC_VECTOR(3 DOWNTO 0);DOUT:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END LED7;ARCHITECTURE behav OF LED7 IS--SIGNAL LED7:STD_LOGIC_VECTOR(6 DOWNTO 0);BEGIN PROCESS(DIN)BEGIN CASE DIN IS WHEN “0000”=>DOUT<=“0111111”;WHEN “0001”=>DOUT<=“0000110”;WHEN “0010”=>DOUT<=“1011011”;WHEN “0011”=>DOUT<=“1001111”;WHEN “0100”=>DOUT<=“1100110”;WHEN “0101”=>DOUT<=“1101101”;WHEN “0110”=>DOUT<=“1111101”;WHEN “0111”=>DOUT<=“0000111”;WHEN “1000”=>DOUT<=“1111111”;WHEN “1001”=>DOUT<=“1101111”;WHEN “1010”=>DOUT<=“1110111”;WHEN “1011”=>DOUT<=“1111100”;WHEN “1100”=>DOUT<=“0111001”;WHEN “1101”=>DOUT<=“1011110”;WHEN “1110”=>DOUT<=“1111001”;WHEN “1111”=>DOUT<=“1110001”;WHEN OTHERS=>NULL;END CASE;END PROCESS;END ARCHITECTURE behav;(6)3-8譯碼器的功能模塊圖及其源程序

圖12 功能模塊圖

作用：利用3-8譯碼器將數碼管的位選信號選通。該模塊的信號仿真圖如下：

圖13 仿真波形圖

源程序如下：

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LS138 IS

PORT(Q: IN STD_LOGIC_VECTOR(2 DOWNTO 0);

D: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);

dp:OUT STD_LOGIC);END LS138;ARCHITECTURE behav OF LS138 IS BEGIN

WITH Q SELECT

D<=“11111110” WHEN “000”, “11111101” WHEN “001”, “11111011” WHEN “010”, “11110111” WHEN “011”, “11101111” WHEN “100”, “11011111” WHEN “101”, “10111111” WHEN “110”, “01111111” wHEN “111”, “11111111” WHEN OTHERS;WITH Q SELECT

dp<='1' WHEN “001”, '0' WHEN OTHERS;END behav;

六、頂層模塊圖

圖14 總體設計頂層模塊圖

其中8個十進制計數器模塊JSQ的底層模塊圖如圖15所示：

圖15 計數器模塊原理圖

本次課程設計的時鐘信號由試驗箱上面的5MHz的晶振提供，經過系統時鐘和控制模塊后分別產生0.05Hz和10kHz的脈沖信號0.05Hz的脈沖信號十進制計數器的使能信號，使計數器統計出待測信號在1s脈寬之間的脈沖數目。再由計數模塊將測得的信號傳送給數碼管顯示部分，通過譯碼模塊產生可以在數碼管上顯示的BCD碼。而1kHz是作為數碼管動態掃描的頻率，由于人的視覺暫留現象，頻率較高時，數碼管看起來就是連續發光。本設計中使個位顯示為數碼管的小數點后面一位，由此實現了頻率分辨率為1Hz的頻率計設計。

結論

EDA技術是電子設計的發展趨勢，利用EDA工具可以代替設計者完成電子系統設計中的大部分工作。EDA工具從數字系統設計的單一領域，發展到今天，應用范圍己涉及模擬、微波等多個領域，可以實現各個領域電子系統設計的測試、設計仿真和布局布線等，這些都是我在這次課設中深刻體會到的。經過這次課程設計，讓我真正認識了EDA這門學科，了解到這種方式下的設計方案，硬件電路簡潔，集成度高，體現了當今社會所需的先進技術，日后必定在有著廣闊的發展空間。

通過這次對EDA課程設計的進一步操作，能更好的在Quartus II上進行VHDL程序的編譯及各個模塊的仿真，雖然在實際操作過程中由于粗心造成了程序的缺失和錯誤，但都在老師和同學的幫助下一一解決了。很好地鞏固了我們學過的專業知識，使我對數字系統結構也有了更進一步的了解和認識，同時對數據庫軟件EDA技術、VHDL等系列知識都有了一定的了解。使用EDA技術開發頁面的能力也有了很大提高，也使我們把理論與實踐從真正意義上相結合了起來；考驗了我們借助互聯網絡搜集、查閱相關文獻資料，和組織材料的綜合能力。

在這次課程設計中，雖然應用的都是在書本上學過的知識，但是只有應用到實際中才算真正的學懂了這些知識。本次數字頻率計的涉及到了VHDL語言、Quartus II軟件，EDA技術等。涉及了微機原理和EDA所學的大部分內容。通過這次課程設計實踐鞏固了學過的知識并能夠較好的利用。課程設計實踐不單是將所學的知識應用于實際，在設計的過程中，只擁有理論知識是不夠的。邏輯思維、電路設計的步驟和方法、考慮問題的思路和角度等也是很重要，需要我們著重注意鍛煉的能力。在這次設計中還發現理論與實際常常常存在很大差距，為了使電路正常工作，必須靈活運用原理找出解決方法。

在課題設計中，通過使用Quartus II這個完全集成化、易學易用的可編程邏輯設計環境，利用VHDL語言設計完成八位十進制數字頻率計，能夠較好的測定所給頻率，并且具有自動清零和自動測試的功能，基本符合此次課程設計給出的要求。

第五篇：頻率計設計實訓報告范文

數字電路實訓報告

題目：數字頻率計 專業：電子信息工程 班級： 姓名： 學號：

摘要

系統功能介紹：

數字頻率計是一種基本的測量儀器，是用量最大、品種很多的產品，是計算機、通訊設備、音頻視頻等科研生產領域不可缺少的測量儀器。它是一種用十進制數字顯示被測信號頻率的數字測量儀器。它的基本功能是測量正弦信號，方波信號以及其他各種單位時間內變化的物理量。

本次設計選擇以集成芯片作為核心器件，利用數字電子技術基礎的相關知識，設計了一個簡易四位數字頻率計，以分頻器、觸發器和計數器為核心，由信號輸入、計數、數據處理和數據顯示等功能模塊組成。它是用數字顯示被測信號頻率的儀器，被測信號可以是正弦波，方波或其它周期性變化的信號。

目錄

一．數字頻率計的基本原理.................................................................................4 二．設計思路.........................................................................................................4

2.1秒信號........................................................................................................4 2.2分頻器........................................................................................................4 2.3計數器........................................................................................................4 2.4鎖存器........................................................................................................4 2.5顯示譯碼器與數碼管................................................................................4 三．元件.................................................................................................................5

3.1 CD4060(分頻器芯片)...............................................................................5 3.2 CD4013（D觸發器芯片）......................................................................5 3.3 CD4017（脈沖分配器）..........................................................................5 3.4 CD4029（計數器芯片）..........................................................................5 3.5 CD4511（譯碼芯片）..............................................................................5 3.6數碼管........................................................................................................5 3.7 7404（與非門芯片）,兩個電容（20~30pF），電阻(1M)。................5 四．仿真.................................................................................................................5 五．電路圖.............................................................................................................6 六．電路的調試過程.............................................................................................6 七．心得體會.........................................................................................................7 八．參考文獻.........................................................................................................8

數字頻率計的設計

一．數字頻率計的基本原理

二．設計思路

根據上面的分析，數字頻率計的基本電路由以下五個部分組成。

2.1

秒信號 2.2

分頻器 2.3

計數器 2.4

鎖存器 2.5

顯示模塊

三．元件

3.1

CD4060BE(分頻器芯片)3.2

SN74HC74N（D觸發器芯片）3.3

CD4017BE（脈沖分配器）3.4

CD4029BE（計數器芯片）3.5

CD4511BE（譯碼芯片）3.6

LG5011AH(數碼管3個）

3.7

SN74HC04N（與非門芯片）,兩個電容（20~30pF），電阻(1M)。

四．仿真

五．電路圖

六．電路的調試過程

電路板焊接完成之后，就需要進行調試過程了，剛開始有的同學焊接完成之后，讓老師進行查看，結果不顯示，或者顯示不成功，老師就給我們講解了如何進行調試電路，要學會自己查找問題，自己檢測電路時哪里的問題。首先就是不亮的問題，就是沒有焊接好或者某個地方焊接短路的，這就需要自己一根一根一部分一部分進行檢查檢測了。接著是數碼管全亮了，并沒有計數，老師告訴我們需要把三個4511的5腳三個接到4029的1腳上，不再接地了，如果不出什么意外而且其他電路部分沒有問題，這步完成后，電路應該就正常工作了。最后我的電路還遇到的問題是，頻率計計數了，但是就是不穩定，于是老師經過思考后，讓我們分別在三個數碼管上串聯一個電阻，經過這步后，我的電路基本調試完成，基本沒有什么大的問題了。以上這些是我的電路進行調試的過程中遇到的問題，可能還有其他調試過程中遇到的問題，這需要我們耐心調試，不懂的要多問老師同學，這樣電路才能調試成功。

七．心得體會

本次實訓讓我體味到設計電路、連接電路、調測電路過程中的苦與甜。設計是我們將來必需的技能，這次實訓恰恰給我們提供了一個應用自己所學知識的機會，從查找資料到對電路的設計以及對電路的調試再到最后電路的成型，都對我所學的知識進行了檢驗。

首先第一周是“嘮嗑”，老師給我們分了組，然我們在組內討論，各自發揮給子的優勢，分別能勝任什么工作。每個人的職責分配完畢后，接著就是“老板”招標，各組競標，每組根據老師提出的要求進行思考和組織語言，然后說服老師。然后大家就開動大腦，整理思路，組織語言，最后向老師匯報的時候，雖然大家都基本沒說到點子上，但是也說明大家還是動腦筋了。第一周的實訓看似簡單，但是老師在鍛煉我們的動腦能力和看問題要看本質以及最后鍛煉我們的語言表達能力，收獲很多。

第二周是電路的設計，在電腦上用仿真軟件設計電路，畢竟我們學得不是那么透徹，基本上沒法把書本上的知識和實力聯系起來，大家絞盡腦汁，也不知道如何下手，該從哪里下手，最后在老師的幫助下，我們完成了仿真電路的設計。在這個過程中，老師耐心的給我們講解每個元件的功能和用途，該如何連接到電路中。這周的實訓中充分暴露了我們理論和實際聯系的太少太少了，還有動手上機操作的能力不強，以后還有待提高。

第三周第四周就是硬件的電路焊接設計了。老師給我們發了所有的原件和電路板，我們把之前的仿真電路打印出來，然后就比葫蘆畫瓢的焊接，但是后來才發現，不認真弄清電路的構造只知道比葫蘆畫瓢的焊接，在后面的時候很容易焊接錯，所以首先得弄清電路構造。在電路板上布線設計硬件的連接方式，這一步還是比較輕松，主要是布的線要盡可能的不交叉。之后就開始對著圖焊板子，開始把元器件焊上去還是比較簡單好看的。可是緊接著進入焊線階段就難住我了，線拉不直，焊在板子上就很丑；另一方面，在焊的過程中就會發現有那么幾根線是按照布線圖來焊是實現不了的，于是，中途又會重新改布線圖。硬件部分我花了接近兩周的課余時間，反反復復的修改，焊接，終于初步完成了。最后一周是板子焊好后的進硬件調試階段以及總結大會。硬件調試時，發現了線路的一些錯誤接法和元器件位置的錯接等等，這樣又花了很多時間調試修改，硬件就基本上算是完成了。這周感悟也很多，不光要焊接成功電路，還要學會自己查找問題，解決問題，這才是真正地學到了知識。

通過五周的頻率計設計，真的是感觸頗多。這五周以來我們每周實訓課都積極參與其中，完成老師布置的任務。在課余時間去實驗室焊接電路。每天和大家在一起焊板子，一起討論問題，一起互相幫助的畫面還歷歷在目。這其中有歡聲笑語，也有苦有累。還有很多不足的地方，需要自己改進，還有一些缺點也要改掉。總之，這次實訓，收獲很多。希望自己以后還能更努力。

八．參考文獻

1.CD4511

CD4511 是一個用于驅動共陰極 LED（數碼管）顯示器的 BCD 碼—七段碼譯

碼器，特點：具有 BCD 轉換、消隱和鎖存控制、七段譯碼及驅動功能的 CMOS 電路能提供較大的拉電流。可直接驅動 LED 顯示器。引腳圖如圖所示。

其功能介紹如下：

BI：4 腳是消隱輸入控制端，當 BI=0 時，不管其它輸入端狀態如何，七 段數碼管均處于熄滅（消隱）狀態，不顯示數字。

LT：3 腳是測試輸入端，當 BI=1，LT=0 時，譯碼輸出全為 1，不管輸入

DCBA 狀態如何，七段均發亮，顯示“8”。它主要用來檢測數碼管是否損壞。LE：鎖定控制端，當 LE=0 時，允許譯碼輸出。LE=1 時譯碼器是鎖定 保持狀態，譯碼器輸出被保持在 LE=0 時的數值。A1、A2、A3、A4、為 8421BCD 碼輸入端。

a、b、c、d、e、f、g：為譯碼輸出端，輸出為高電平1 有效。

2.CD4029

CD4029 是一組可預設二進制/BCD、上數/下數計數器，其引腳圖如圖，功能有：

(1)4 位數據預設

(2)4 位二進制計數或BCD 計數(3)上數計數或下數計數

當其預設控制端PE 為1 時，不論其它輸入狀態為何，則QDQCQBQA=DCBA，其預設工作與Clock 無關，屬異步預設；當PE=0 時，則正常計數。CD4029 的計數選擇有4 種，分別由U/D(上數/下數)及B/D(二進制/十進制)兩腳來控制。

3.74LS74

74LS74

TTL 帶置位復位正觸發雙 D 觸發器

Vcc 2CR 2D 2Ck 2St 2Q-2Q ┌┴─┴─┴─┴─┴─┴─┴┐ 雙 D 觸發器 74LS74 │14 13 12 11 10 9 8 │）│

│ 1 2 3 4 5 6 7│

└┬─┬─┬─┬─┬─┬─┬┘

工作原理: SD 和RD 接至基本RS 觸發器的輸入端，它們分別是預置和清零端，低電平有效。當SD=0且RD=1時,不論輸入端D為何種狀態，都會使Q=1，Q=0，即觸發器置1；當SD=1且RD=0時，觸發器的狀態為0,SD和RD通常又稱為直接置1和置0端。我們設它們均已加入了高電平，不影響電路的工作。工作過程如下：

1.CP=0時，與非門G3和G4封鎖，其輸出Q3=Q4=1，觸發器的狀態不變。同時，由于Q3至Q5和Q4至Q6的反饋信號將這兩個門打開，因此可接收輸入信號D，Q5=D，Q6=Q5=D。2.當CP由0變1時觸發器翻轉。這時G3和G4打開，它們的輸入Q3和Q4的狀態由G5和G6的輸出狀態決定。Q3=Q5=D，Q4=Q6=D。由基本RS觸發器的邏輯功能可知，Q=D。3.觸發器翻轉后，在CP=1時輸入信號被封鎖。這是因為G3和G4打開后，它們的輸出Q3和Q4的狀態是互補的,即必定有一個是0，若Q3為0，則經G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS 觸發器的路徑；該反饋線起到了使觸發器維持在0狀態和阻止觸發器變為1狀態的作用,故該反饋線稱為置0維持線,置1阻塞線。Q4為0時，將G3和G6封鎖，D端通往基本RS觸發器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發器維持在1狀態的作用，稱作置1維持線；Q4輸出至G3輸入的反饋線起到阻止觸發器置0的作用,稱為置0阻塞線。

4.74LS04 74LS04 TTL 六反相器 六個與非門 集成到集成塊里

5.CD4017

CD4017 是5 位Johnson 計數器，具有10 個譯碼輸出端，CP、CR、INH 輸入端。時鐘輸入端的斯密特觸發器具有脈沖整形功能，對輸入時鐘脈沖上升和下降時間無限制。INH 為低電平時，計數器在時鐘上升沿計數；反之，計數功能無效。CR 為高電平時，計數器清零。Johnson 計數器，提供了快速操作、2 輸入譯碼選通和無毛刺譯碼輸出。防鎖選通，保證了正確的計數順序。譯碼輸出一般為低電平，只有在對應時鐘周期內保持高電平。在每10 個時鐘輸入周期CO 信號完成一次進位，并用作多級計數鏈的下級脈動時鐘。引腳圖如圖所示：

引出端功能符號 CO：進位脈沖輸淵 CP：時鐘輸入端 CR：清除端 INH：禁止端

Q0-Q9 計數脈沖輸出端 VDD：正電源

VSS：地CD4017組成的防抖動觸摸開關電路

5.CD4060 CD4060由一振蕩器和14級二進制串行計數器位組成，振蕩器的結構可以是RC或晶振電路，CR為高電平時，計數器清零且振蕩器使用無效。所有的計數器位均為主從觸發器。在CP1(和CP0)的下降沿計數器以二進制進行計數。在時鐘脈沖線上使用斯密特觸發器對時鐘上升和下降時間無限制。CD4060引腳圖: