第一篇：電子時鐘 電子技術基礎 課程設計

課程設計報告

課 程 名 稱 電子技術基礎 院 部 名 稱

機電工程學院

專

業

自動化

班 級 10自動化 指 導 教 師 趙國樹

金陵科技學院教務處制

目錄

一、課程設計應達到的目的............................................二、課程設計題目及要求..............................................三、課程設計任務及工作量的要求....................................1.設計要求.......................................................2.總體參考方案.................................................3.單元電路設計....................................................（1）.秒脈沖發生器.............................................（2）.秒、分、時計數器...........................................（3）.秒、分、時譯碼顯示模塊....................................（4）.校時電路................................................4.附圖說明各部分功能的實現....................................（1）.開始狀態................................................（2）.時、分、秒分別校時........................................（3）.3滿60秒向分鐘進位狀態...................................（4）.滿60分向小時進位狀態....................................（5）.23:59:59向00:00:00進位狀態................................5.整體電路圖....................................................6.實驗室調試....................................................（1）.元件清單.................................................（2）.調試過程...............................................（3）.調試結果(照片).........................................（4）.調試心得體會..............................................參考文獻.......................................................致謝........................................................一、課程設計應達到的目的

1、掌握組合邏輯電路、時序邏輯電路及數字邏輯電路系統的設計、安裝、測試方法；

2、進一步鞏固所學的理論知識，提高運用所學知識分析和解決實際問題的能力；

3、提高電路布局﹑布線及檢查和排除故障的能力；

4、培養書寫綜合實驗報告的能力。

二、課程設計題目及要求

數字電子時鐘設計

1、準確計時，以數字形式顯示時、分、秒的時間。

2、小時計時采用24進制的計時方式，分、秒采用60進制的計時方式。

3、具有快速校準時、分的功能。

三、課程設計任務及工作量的要求

1、設計要求

（1）、準確計時，以數字形式顯示時、分、秒的時間。

（2）、小時計時采用24進制的計時方式，分、秒采用60進制的計時方式。（3）、具有快速校準時、分的功能。

2、總體參考方案 框圖

T?0.7(R1?2R2)C?0.7(6k?2?4.7k)?100uF?1.078s

3.單元電路設計（1）.秒脈沖發生器

采用555施密特觸發器

相關計算如下

仿真圖

（2）.秒、分、時計數器

秒脈沖信號經過6級計數器，分別得到“秒”個位、十位、“分”個位、十位以及“時”個位、十位的計時。“秒”“分”計數器為六十進制，小時為二十四進制。

由秒脈沖獲得的1Hz的頻率首先送到計數器，這里采用的是十進制計數器74LS192，達到10次脈沖向前進位并且同步清零，一次來實現“秒”各位的十進制，然后產生一個進位信號，向“秒”的十位送達一個脈沖，“秒”的十位數字將要顯示六時，將Q1，Q2經過與門與MR相連，一次達到“秒”的六十清零的目的，同樣，分鐘的個位的計數要通過秒十位的Q1，Q2經過與門，與“分”個位的家計數器相連，時，“12翻1”小時計數器是按照“01——02——03——??——22——23——00——01——02——??”規律計數的，這與日常生活中的計時規律相同。在此實驗中，它是由兩片cc40192和一片cc4011構造成的同步二十四計數器，利用異步清零端實現起從23——00的翻轉，其中“24”為過渡狀態不顯示。其中，“時”十位是3進制，“時”個位是十進制。

74LS192功能及引腳圖

、可預置的十進制加/減計數器

仿真圖

（3）.秒、分、時譯碼顯示模塊

本系統用七段發光二極管來顯示譯碼器輸出的數字，顯示器有兩種：共陽極顯示器或共陰極顯示器。74LS48譯碼器對應的顯示器是共陰極顯示器。

（4）.校時電路

當數字鐘走時出現誤差時，需要校正時間。校時電路實現對“時”“分”

“秒”的校準。在電路中設有正常計時和校對位置。本實驗實現“時”“分”的校對。對校時的要求是，在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。需要注意的時，校時電路是由與門構成的組合邏輯電路如下圖示：

方法：“秒”校時采用等待校時法。正常工作時，將開關S1撥向VDD位置，不影響與門G1傳送秒計數信號。進行校對時，將S1撥向接地位置，封閉與門G1，暫停秒計時。標準時間一到，立即將S1撥回VDD位置，開放與門G1。“分”和“時”校時采用加速校時法。正常工作時，S2和S3接地，封閉與門G3或G5，不影響或門G2或G4傳送秒、分進位計數脈沖。進行校對時，將S2、S3撥向VDD位置，秒脈沖通過G3、G2或G5、G4直接引入“分”、“時”計數器，讓“分”、“時”計數器以秒節奏快速計數。待標準時、分一到，立即將S2、S3撥回接地位置，封鎖秒脈沖信號，開放或門G2、G4對秒、分進位計數脈沖的傳送

仿真圖

4、附圖說明各部分功能的實現

（1）.開始狀態

（2）.時、分、秒分別校時

.（3）..滿60秒向分鐘進位狀態

（4）、滿60分向小時進位狀態

（5）、23:59:59向00:00:00進位狀態

5.整體電路圖

6、實驗室調試（1）元件清單

（2）調試過程

于6月7日下午開始進行實物調試，歷時四個小時。首先調試的是秒脈沖發生器，以NE555為主要芯片其引腳示意圖如下圖示

選擇合適的電阻電容，根據仿真的數據以及連接方式，對其進行調試，由于脈沖產生的波形不穩定，可以采取將脈沖信號經過非門調試。計數器采用的是十進制計數器74LS192，其引腳示意圖以及功能表如下示

74ls192引腳圖

74ls192功能表

將192的輸出端Q1、Q2、Q3、Q4分別與譯碼器74LS48的A、B、C、D相連接，其引腳示意圖如下圖示

譯碼器與共陰極的七段數碼管分別相連接。主要部分已經完成，所需要注意的是，每一個芯片都要接通電源和地。至于控制電路以及邏輯進位和清零，所需要的芯片主要是與門和或門以及非門，三者的引腳示意圖分別如下示

（與門74LS08）(或門74LS32)（非門74LS00）

（3）調試結果(照片)由于跳動的太大，在進行校正時，可能不會盡如人意，照片如下圖示

（4）調試心得體會

通過這次數字電子鐘的課程設計，我們才把學到的東西與實踐相結合。從中對我們學的知識有了更進一步的理解，而且更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。也鍛煉了自己獨立思考問題的能力和通過查看相關資料來解決問題的習慣。雖然這只是一次簡單的課程設計，但通過這次課程設計我們了解了課程設計的一般步驟，和設計中應注意的問題。設計本身并不是有很重要的意義，而是同學們對待問題時的態度和處理事情的能力。各個芯片能夠完成什么樣的功能，使用芯片時應該注意那些要點。同一個電路可以用那些芯片實現，各個芯片實現同一個功能的區別。

另外，我還漸漸熟悉了pruteus這個仿真軟件的各個功能，讓我體會到了期中的樂趣，還在電腦制作文檔的過程中，使我對辦公軟件有了更進一步的了解和掌握。

參考文獻

1.現代數字電路與邏輯設計 清華大學出版社 北京交通大學出版社.2.模擬電子技術（修訂版）清華大學出版社 北京交通大學出版社

3.模擬電子技術教程 電子工業出版社

4.朱定華主編.電子電路測試與實驗.北京：清華大學出版社，2004.致謝

首先要感謝趙國樹老師的悉心教導，幾天來，趙老師的不辭勞苦給我留下了深刻的印象，趙老師嚴謹的教學態度以及他豐富的學識，讓我們學到了很多在《數字電子電路》等方面的知識，同時讓我們認識它的趣味性、實用性，讓我深深的喜歡上了這門學科。當我們在課程設計上遇到困難時，老師一邊又一遍的給我們講解，在此，向趙國樹老師致以最誠摯的謝意。

第二篇：數字電子技術基礎課程設計

蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

蘇州科技大學 電子與信息工程學院

數字電子技術基礎課程設計報告

專業班級：電子1412 學號：14200106214

姓名：孫瑋

指導教師：潘欣裕

2016年

07月

03日

蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

一、基礎部分（共55分，利用下列芯片，構建出具有驗證其邏輯或時序功能的系統，實現仿真電路，并附詳細參數計算及說明）1.1、基于74138、74148編碼、解碼系統。（10分）

圖1

圖2 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖1為編碼器電路，圖2為解碼器電路。他們的邏輯轉換表如下所示。

圖3

圖4 74HC148在S=0電路正常的工作狀態下，允許I0~ I7當中同時有幾個輸入端為低電

’’平，即有編碼輸入信號。I7的優先級最高，I0的優先級最低。當有多個輸入時，編碼器只

’’’會對優先級最高的進行編碼，優先級較低的不會進行編碼。當出現Y2、Y1、Y0都為0時，’’’可以用Ys和Yex的不同狀態來區分。只有當S為0時。編碼器才會工作，不為0 時，編碼

’’器不工作，輸出均為1。有輸入時Ys為1，Yex為0，當使用兩片接成16-4編碼器時，第一’’片的Ys連到第二片的S。

’’ 74HC138只有當S1=1，且S2=S3=0時才會工作。數據由S1段輸入，由A2A1A0來確定輸出口，所以S1成為數據輸入端，A2A1A0為地址輸入端，以反碼輸出。

將73HC148的輸出作為74HC138的地址輸入可以實現完整的編碼解碼電路。’

’

’1.2、基于74161或74160的計數電路。（10分）蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖5 圖5所示為基于74HC161的計數電路。該電路是由兩片74HC161級聯實現的256進制計數器。其輸入端邏輯電平如下圖所示。

圖6

’74HC161為十六進制計數器，其從0000到1111計數。RD為0時，74HC161不論其他引

’’腳的接法直接異步置零，當CLK為上升沿時，且RD為1，LD=0是芯片工作在預置數狀態，’’同步置數；CLK上升沿，RD=LD=1，芯片處于計數狀態，每來一次上升沿，芯片會有一次加一。圖中芯片處于計數狀態，~LOAD和~CLR接1，ENP與ENT接1，芯片開始正常計數。當數據加到1111時，在RCO處產生進位。此外，通過多個級聯可以實現多進制的計數器。

1.3、基于74151數據選擇器的功能電路。（10分）

圖7所示為基于74151數據選擇器的功能電路。圖8所示為74151數據選擇器的邏輯轉換表。74151是八選一的數據選擇器，使用ABC輸入地址代碼，可以選擇八個數據中的一個，并在Y輸出，~W輸出Y的取反值。例如如圖中所示，當輸入為D0=D1=D2=D4=D5=1，D3=D6=D7=0，A=0，B=C=1，數據選擇器選擇了D3，所以表現在二極管上是不導通。

蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖7

圖8 1.4、基于JK觸發器的時序電路。（10分）

圖9 圖9所示為由四個JK觸發器構成的十六進制計數電路。其輸出波形如下圖所示。

圖10 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

由圖可見，各觸發器驅動方程分別為T0=1 T1=Q0 T2=Q0Q1 T3=Q0Q1Q2。將上式代入T觸發器

*’*’’*’（由JK觸發器構成）的特性方程可得Q0=Q0Q1=Q0Q1+Q0Q1 Q2=Q0Q1Q2 *’’’Q3=Q0Q1Q2Q3+(Q0Q1Q2)Q3+(Q0Q1Q2)Q3。電路輸出方程為C= Q0Q1Q2Q3。其電路狀態轉換表如下圖所示。

圖11

1.5、555的信號產生電路、施密特觸發電路各一個。（15分）

圖12 如圖12所示為基于施密特觸發器的整波電路。它的功能是將正弦波轉化為方波信號。仿真的示波器截圖如下圖所示。蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖13 如圖14所示為基于555定時器的多諧振蕩電路。其充電周期T1=Ln2*（R1+R2）C2，放電周期T2=Ln2*R1*C2，T=T1+T2。因此，圖中電路所產生信號頻率為f=1/T=476Hz。測量波形如下圖所示。

圖14 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

二、提高部分（40分）

2.1、制作一個時鐘電路，具有時、分、秒顯示、重置、預置等功能，要求寫出必要的設計過程，并畫出對應的邏輯圖，實現仿真。（15分）計數部分截圖如圖15所示；置數如圖16所示；復位如圖17所示。

1、秒鐘設計：

秒鐘是六十進制，用兩片74HC160實現，第一片作為秒，十進制，第二片作為十秒，設置成六進制，并將第一片的進位信號連接到第二片的ENT與ENP；秒位滿十進制進位溢出給十秒位計數信號，所以秒位計十次，十秒位計一次，從而實現六十進制。74HC160輸出端接數碼管讀出計數。

2、分鐘設計：

原理和秒鐘一樣，也是采用六十進制。

3、時鐘設計：

時鐘與之前兩個不一樣，設置為二十四進制，整體進行置數，當時鐘達到24時直接置零，從頭開始計數。

4、秒鐘與分鐘之間的連接：

當秒鐘計到59時，會對分鐘產生進位。所以用與門將秒位的二進制九和十秒位上的二進制五通過與門連接到分鐘的ENT/ENP使得分鐘正常計數開始，從而實現秒鐘計數六十次，分鐘計數一次。

5、分鐘與時鐘的連接：

原理與秒鐘和分鐘的連接類似，將秒鐘和分鐘上的二進制位的59通過一個與門連接到時鐘的ENP/ENT，使得時鐘得以正常計數，從而實現分鐘計數60，時鐘計數一次。

6、整體時鐘的置零：

將各個位的CLR位引出來和六進制的復位連線經與門之后連接到單刀雙擲開關上，CLR是低電平有效，所以當單刀雙擲開關接地時，整個時鐘電路時置零。

7、整體時鐘電路置數：

將每一片的74HC160的輸入端連接到一個開關，通過控制開關的連接控制輸入1或者0。將所有芯片的Load端引至一個單刀雙擲開關，低電平有效，從而實現同時置數。

以上就是設計時鐘電路的簡要思路。

圖15 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖16

圖17

2.2、用兩片四位全加器74283和必要的邏輯門設計一個數制轉換電路，實現將輸入的兩位十進制數轉換成二進制數，十進制數的輸入采用8421BCD碼來表示，要求寫出必要的設計過程，并畫出對應的邏輯圖，實現仿真。（15分）

圖18 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

如圖18所示為仿真的截圖。其左端輸入BCD碼10001001，右端LED顯示的是01011001，均分別為十進制數89。設計思路：

假設有一個兩位十進制數X，其對應的八位BCD碼為ABCDEFGH，即ABCD*(10000)BCD +EFGH=(X)10。上式=ABCD*（1000）B+ABCD*（10）B+EFGH，所以二進制為ABCD000+ABCD0 +EFGH=ABCD000+ ABCD0+0EFG0+H。由上式可知，H可以直接輸出，其為二進制的最低位。然后我們可以用第一片74283將ABCD與0EFG求和，將得到的結果設為KLMN，進位為O。于是二進制數可以表示為KLMN0+ O00000+ABCD000+H。由此可見，M與N分別為二進制的倒數第三與第二位。而其前四位可由74283將ABCD與OKL相加得到，最終輸出七位二進制數。

2.3、自主設計一個具有特定功能，且包含4個以上不同類型芯片的系統，要求寫出必要的設計過程，并畫出對應的邏輯圖，實現仿真。（10分）

本部分我自主設計了一個四位二進制乘法器，其仿真截圖如下所示。圖中兩個輸入端分別輸入了1011與1101，其乘法運算結果為10001111，與仿真結果相符。

圖19 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

設計思路：

假設一個四位二進制數為ABCD，另外一個為EFGH，則其相乘的運算過程為：ABCD*EFGH=(A*E)(B*E)(C*E)(D*E)000+(A*F)(B*F)(C*F)(D*F)00+(A*G)(B*G)(C*G)(D*G)0+(A*H)(B*H)(C*H)(D*H)。因此我們可以將EFGH每一位提出來與ABCD每一位相乘，然后將其加起來求和。這里提出EFGH中每一位的過程可以通過移位寄存器實現。此外，因為74HC283只能實現4位二進制的全加過程，因此每次相加完都需要將和的最低位取出進行保存。此處保存使用移位寄存器（因為前面我們使用了移位寄存器，且其也移動四位，所以可以使用前面使用的移位寄存器來實現數據的保存）。另外，因為74HC283不是時序邏輯電路，所以需要將它輸出的用于下一步求和的數據（此處的數據為求和結果的高三位與進位）存于寄存器中。等待下個上升沿到來后，將數據傳輸到74HC283的B輸入口（B4輸入進位，B3~B1輸入前一次求和結果的高三位）。由此，經過四個周期之后，乘法運算就全部計算完畢。但由于在運行完四個周期后還會繼續運行，導致數據無法保存，所以需要加一個計數器（這里采用74HC160）。當計數計到0100的時候，通過邏輯電路將時鐘信號與計數器停止。下次運行時只需摁下復位開關將寄存器與計數器復位即可進行下次運算。

第三篇：模擬電子技術基礎課程設計

從理論到實踐

——機電學院創新設計圓滿完成 6月17日到23日機電學院12級電氣工程及其自動化專業全體學生進行了為期七天的模擬電子技術基礎課程設計，本次課程設計是對收音機進行焊接、組裝、調試，旨在對前一年學習的理論知識進行實踐。課程設計分為兩個模塊：首先是在老師的帶領下對電烙鐵、萬用表等一些常用工具的使用和如何進行電阻導線的焊接進行學習，同學們認真聽取老師的講解并且反復練習，為收音機的成功焊接打下了堅實的基礎；第二模塊就是對收音機進行組裝、調試，老師把注意事項進行了詳細講解后，其余工作全部由同學自己摸索進行，這不僅鍛煉了學生們的自主學習能力也提高了同學們的創新積極性。

本次課程設計進行的相當成功，在老師的帶領下同學們克服了天氣炎熱、實驗設施匱乏等困難，有90%以上的同學完成了收音機的制作。同學們也在此次課程設計中學到了更多的實踐知識，提升了自己的創新能力，為以后的學習生活積累了豐富的經驗，為機電學院深入實踐工作打下良好基礎。

機電學院 郭偉鑫

2014年6月23日

第四篇：數電電子時鐘課程設計

專業課程設計報告

題目：數字電子鐘課程設計

系

別

電氣工程系

專業班級

電氣班

學生姓名

指導教師

提交日期

2011年X月X日

一、設計目的3

二、設計要求和設計指標

三、設計內容

3.1方案設計與選擇

3.2原理設計和功能描述

3.2.1數字計時器的設計思想

3.2.2數字電子鐘總體框架圖

3.3單元電路的設計

3.3.1數字電子鐘原理效果圖

3.3.2晶體振蕩器電路

3.3.3分頻器電路

3.3.4時間計數器電路

3.3.5數碼管

3.3.6揚聲器

3.4元器件清單

3.4.1數字電子鐘仿真

四、本設計改進建議

五、感想

六、主要參考文獻

附錄

一、設計目的數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。

數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。

因此，我們此次設計與制做數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘.而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規模集成電路的作用及實用方法.且由于數字鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法。

二、設計要求和設計指標

1、設計一個能顯示時、分、秒的數字鐘，顯示時間從00：00：00到23：59：592、設計的電路包括產生時基信號，時、分、秒的計時電路，顯示電路。

3、擴展功能：能實現校時、教分、教秒；整點報時。

三、設計內容

3.1方案設計與選擇

數字電子技術的復雜性和靈活性決定了數字電子鐘的設計方案有多種，如下是我總結的部分方案。

方案一：

脈沖信號源的選擇。用555定時器制作的多諧振蕩器，信號發生器，脈沖芯片等方式都可以作為脈沖信號源，在此我選擇的是多諧振蕩器，主要考慮的是它的易于制作和很好的穩定性。

方案二：

時分秒計數器的選擇。時分秒計數器的選擇同樣有多種，74160N和74161N都是不錯的選擇，74LS160和

74LS161,74LS190和74LS191等等也都可以，考慮到其簡單易用和作為課本上重點內容在此我們選擇的是74160N。

方案三：

譯碼顯示器的選擇。DCD_HEX或7448加上SEVEN_SEG_COM_K等也是多種方案，這里我選擇的是DCD_HEX。

3.2原理設計和功能描述

3.2.1數字計時器的設計思想

要想構成數字鐘，首先應選擇一個脈沖源——能自動地產生穩定的標準時間脈沖信號。而脈沖源產生的脈沖信號地頻率較高，因此，需要進行分頻，使得高頻脈沖信號變成適合于計時的低頻脈沖信號，即“秒脈沖信號”（頻率為1Hz）。經過分頻器輸出的秒脈沖信號到計數器中進行計數。由于計時的規律是：60秒=1分，60分=1小時，24小時=1天，就需要分別設計60進制，24進制計數器，并發出驅動信號。各計數器輸出信號經譯碼器、驅動器到數字顯示器，是“時”、“分”、“秒”得以數字顯示出來。

3.2.2數字電子鐘總體框架圖

圖2-2

3.3單元電路的設計

3.3.1數字電子鐘原理效果圖

圖2-3-1

3.3.2晶體振蕩器電路

晶體振蕩器是電子鐘的核心，晶體振蕩器設計的質量直接影響了整個電的好壞。這里我用555定時器制作了一個多諧振蕩器。

其中R1=57.72

kΩ,R1=115.4

kΩ,C=100nF,Cf=10nF,f=1/0.7(Rw+2R)C=1/[0.7(57.72+2*115.4)*103*100*10-9]≈50Hz。

其產生的頻率為50Hz,然后經過整形、分頻獲得1Hz的秒脈沖。如圖：

圖2-3-2

3.3.3分頻器電路

分頻器是由兩個74160N組成的50進制計數器。則輸出端的頻率則是將原來的50Hz分成1Hz的頻率輸出，實現分頻效果。

圖2-3-3

3.3.4時間計數器電路

時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器、時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，時個位和時十位計數器為24進制計數器，其原理圖如下：

圖2-3-4

3.3.5數碼管

數碼管通常有發光二極管（LED）數碼管和液晶（LCD）數碼管，本設計提供的為LED數碼管DCD_HEX，其已內含譯碼器功能，所以不用再另加譯碼器。

圖2-3-5

3.3.6揚聲器

該揚聲器的額定頻率為200Hz，額定電壓為3V，額定電流為0.05A。

圖2-3-6

3.4元器件清單

元件名稱

數量(個)

DCD_HEX

74160N

555_VIRTUAL

4049BT_5V

74LS00D

57.72kΩ電阻

115.4kΩ電阻

5V直流電源

BUZZER

100nF電容

10nF電容

導線

若干

表2-4

3.4.1數字電子鐘仿真

下圖為仿真結果，仿真開始時，多諧振蕩器產生50Hz的正弦脈沖信號，然后經過分頻器后其輸出的頻率變為1Hz。計數器接收到脈沖信號后開始計數，計數結果顯示在數碼管上。當分秒計數器達到59分59秒，然后再來一個脈沖信號時揚聲器開始發聲，也就是整點報時。下面為其中的一張仿真圖。

圖3-1

四、本設計改進建議

1、應選用石英晶體振蕩器，為了簡化電路分頻選用CD4040。

2、本設計校時電路是將各個位上的使能端引出接一個單刀雙擲開關，一端（1端）接低位的進位信號，另一端（2端）接校時電路。校正某位上的時間時，可以將相應位的開關接到2端，通過撥動校時電路就能實現校時功能。

3、沒有校時電路。

五、感想

（1）

布局設計：要先根據主體電路圖和擴展電路圖想象各個元件的分布位置，哪塊電路板該放哪些元件，如何最大限度利用電路板的空間，怎么樣才能使走線明朗、簡潔。

（2）

布線工藝：一開始看到電線像蜘蛛網一樣，密密麻麻的，非常難看懂和檢查，后來看了預先設計的線路，而且用各種顏色的導線區分，顯得明朗清晰。

（3）

課題核心及使用價值：該課題用一個生活中的實力展示了振蕩電路、計數電路、譯碼電路的作用與銜接過程，揭示了電子鐘內部電路圖及其各部分的作用。我們通過此課題，結合上學期學習的模擬電子、數字電子技術的理論課知識，可以系統地學習電子設計與測試的流程、方法、原理，為我們以后設計更加專業、復雜的集成電路打下雄厚的基礎。

六、主要參考文獻

[1]

清華大學電子學教研組編，童詩白、華成英主編：《

模擬電子技術基礎

》

[

M

]

.（第四版）.北京：高等教育出版社,2006.5（2009重印）

[2]華中工學院電子學教研室編，康華光主編：《電子

基礎——數字部分》

[M]

.（第四版）.北京:高等教育出版社，1988年

[3]

清華大學電子學教研組編，閻

石主編：《

數學電子技術基礎

》

[M]

.（第五版).北京：高等教育出版社，2006.5（2008年重印）

[4]遼寧工程技術大學電工與電子技術實驗中心組編，馬玉芳、樸忠學、張國軍主編：《

電子技術實驗指導書

》，2010.3

[5]朱清慧、張鳳蕊、翟天蒿、王志奎編著：《

Proteus教程——電子線路設計、制版與仿真

》

[M]

.北京：清華大學教育出版社，2008.9

[6]熊幸明主編：《電子電工技能訓練》

[M].北京:電子工業出版社，2005年

華nan理工大學guang州學院

附錄

第五篇：數字電子時鐘課程設計2

數字電子時鐘課程設計

題目：

數字電子時鐘課程設計

目錄

一、設計任務及設計要求…………………………………………（3）

二、設計方案論證

…………………………..………….（3）1.總體方案及框圖 2.各部分論證

三、單元電路設計…………………………………………………（4）1.振蕩器 ………………………………………………………（4）2.秒、分、時計數器…………………………………………（5）

3.顯示譯碼/驅動器和LED七段數碼顯示管……………….（6）

4.分頻器……………………………………………………（7）5.報時電路…………………………………………………（9）

四、總體電路設計及原理………………………………………（13）

五、元器件明細表………………………………………………（10）

六、心得體會……………………………………………………（11）

七、參考文獻……………………………………………………（11）

一、設計任務及設計要求 1.設計任務

數字電子鐘的邏輯電路 2.設計要求

（1）由晶振電路產生1HZ的校準秒信號。

（2）設計一個有“時”、“分”、“秒”（23小時59分59秒）顯示切且具有校時、校分、校秒的功。

（3）整點報時功能。要求整點差10秒開始每隔1秒鳴叫一次，共五次，每次持續時間為一秒，前五次為500赫茲的聲音，最后依次為1000赫茲的聲音。（4）用中小規模集成電路組成電子鐘，并在實驗箱上進行組裝和調試。（5）劃出框圖和邏輯電路圖，寫出設計，實驗總結報告。

二、設計方案論證

數字鐘原理框圖如圖1所示，電路一般包括以下幾個部分：振蕩器、分頻器、譯碼顯示電路、時分秒計數器、校時電路、報時電路。

圖一

對于各個部分而言

數字鐘計時的標準信號應該是頻率相當穩定的1HZ秒脈沖，所以要設置標準時間源。?

數字鐘計時周期是24小時，因此必須設置24小時計數器，他應由模為60的秒計數器和分計數器及模為24的時計數器組成，秒、分、時由七段數碼管顯示。?

為使數字鐘走時與標準時間一致，校時電路是必不可少的。設計中采用開關控制校時直接用秒脈沖先后對“時”“分”“秒”計數器進行校時操作。?

能進行整點報時。在從59分50秒開始，每隔2秒鐘發出一次低音“嘟”的信號，連續五次，最后一次要求最高音“嘀”的信號，此信號結束即達到正點。?

三、單元電路設計 1.各獨立功能部件的設計（1）、振蕩器 振蕩器是計時器的核心，其作用是產生一個標準頻率的脈沖信號振蕩頻率的精度和 穩定度決定了數字鐘的質量。第一種方 案采用石英晶體振蕩器，如圖二。使用 振蕩頻率為32768HZ的石英晶體和反 向器構成一個穩定性極好、精度較高 的時間信號源。改變電容C可以

圖 二

石英晶體振蕩器

振蕩器的頻率進行微調，再通過一個反相器，輸出32768HZ的方波將此方波的頻率進行15次二分頻后，在輸出端剛好可得到頻率為1HZ的脈沖信號。

第二種方案如圖三采用集成電路555定時器與RC組成的多諧振蕩器。輸出的脈沖頻率為fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若參數選擇：R1=R2=10K歐姆，C1=47uF時，可以得到秒脈沖信號。

圖三 方波信號發生器

附555定時器的功能表 輸

出 輸

出

閥值輸入（v11）觸發輸入（v12）復位（RD）輸出（VO）發電管T × × 0 0 導通

<2/3VCC <1/3VCC 1 1 截止 >2/3VCC >1/3VCC 1 0 導通 <2/3VCC >1/3VCC 1 不變 不變

（2）秒、分、時計數器

U1到U6 六個74LS161構成數字鐘的秒、分、時計數器。

U1、U2共同構成秒計數器，它由兩個74LS161構成六--十進制的計數器，如圖四。U1作為秒個位十進制計數器，它的復位輸入RD、和置位輸入LD都接低電平，秒信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U2秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示譯碼/驅動器。?

U2作為秒十位六進制計數器，它的計數脈沖輸入受到秒個位U1的控制，其計數器使能端EP、ET與U1的輸出端C相連接。當U2計數器計到0011，即清零信號到復位輸入端時，Q1、Q2、Q3、Q4輸出的都是零。Q1、Q2、Q3、Q4作為秒十位的計時值送至秒十位七段顯示譯碼/驅動器。U3、U4分別構成分個位十進制和分十位六進制計數器，如圖四。U3、U4與U1、U2的連接方法相似。當計數器輸出為01011001狀態，U3（U1）、U4（U2）的LD端同時為“0”，使計數器立即返回到00000000狀態。這樣就構成了六十進制計數器。?

圖四 六十進制計數器

U5、U6共同構成時計數器，它由兩個74LS161構成六十進制的計數器?

如圖五。U5作為時十位計數器，它的復位輸入RD、和置位輸入LD都接低電平，時信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U6秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示譯碼/驅動器。當計數器輸出為00100100狀態，U5、U6的LD端同時為“0”，使計數器立即返回到00000000狀態。這樣就構成了二十四進制計數器。

U12

圖五

二十四進制計數器

（3）顯示譯碼/驅動器和LED七段數碼顯示管

六個74LS248集成電路構成數字鐘的七段數碼顯示管顯示譯碼/驅動器。74LS248七段顯示譯碼器輸出高電平有效，將8421BCD碼譯成七段（a、b、c、d、e、f、g）輸出，用以直接驅動LED七段數碼顯示對應的十進制數。74LS248的顯示功能：

顯示功能見功能表的上半部分。[DCBA]是二進制碼輸入，要正確的執行顯示功能，有關的功能端必須接合適的邏輯電平，這些功能端的作用隨后介紹。對于0～9輸入，[DCBA]相當BCD8421碼。當超過9以后，譯碼器仍然有字型輸出，具體見圖六。當[DCBA]=1111時，數碼管熄滅。實驗時要在筆劃段電極串聯電阻，以保護LED數碼管。表1 中規模顯示譯碼器74LS248的功能表 十進制

或功能 輸

入

輸

出

D

C

B

A

a

b

c

d

e

f

g 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 H H H H H H H H H H H H H H H H H ′ ′ ′ ′ ′ ′ ′ ′ ′ ′ ′ ′ ′

′ L

L L

L L

L L

L L

H L

L L

H H

L H

H L

L

L

H

L

H L

H

H

L L

H

H

H H H H H H H H H H H H H H H H H

H

H

H

H

H

H

L

L

H

H

L

L

L

L

H

H

L

H

H

L

H

H

H

H

H

L

L

H

L

H

H

L

L

H

H

H

L

H

H

L

H

H

H

L

H

H

H

H

H

H

H

H

L

L

L

L

圖六 74LS248顯示字型與輸入的對應關系

如圖七，六個LED七段數碼顯示管利用不同發光段組合的方式顯示不同數碼，都采用+5V電源作為每段發光二極管的驅動電源。需要發光的段為高電平，不發光的段為低電平。設計中采用共陰極數碼管，每段發光二極管的正向降壓，隨顯示光的顏色有所不同，通常約2V～3V，點亮電流在5～10mA。六個LED七段數碼顯示管分別顯示秒個位、十位；分個位、十位；時個位、十位的計數十進制數

圖七 顯示譯碼/驅動器和數碼顯示管（4）分頻器

分頻器電路是由三個74LS90構成，如圖八。74LS90是異步十進制計數器，它由一個一位二進制計數器和一個異步五進制計數器組成。將QA與CP2相連，計數脈沖由CP1端輸入，輸出由QA～QD引出，即得到十進制計數器。只有在復位輸入R0(1)= R0(2)=0和置位輸入S9(1)= S9(2)=0時，才能夠在計數脈沖（下降沿）作用下實現二—五—十進制加計算。因為要對輸入的脈沖進行三次10分頻，三片74LS90的復位輸入R0(1)、R0(2)和置位輸入S9(1)、S9(2)都接低電平。振蕩器輸出的方波脈沖計數器作為U1的CP1端的輸入時鐘脈沖，U1的QD端的輸出脈沖作為U2的CPA端的輸入時鐘脈沖，U2的QD端的輸出脈沖作為U3的CP1端的輸入時鐘脈沖，U3的QD端的輸出脈沖fO=fS/103???????=1HZ，即為秒信號方波脈沖，成為秒、分、時計數器的計數脈沖和時間校準信號。

將JK觸發器的J、K端都接在高電平，Qn+1=JQn+KQn=Qn,每輸入一個時鐘脈沖后，觸發器翻轉一次，觸發器處于計數狀態。經過觸發器的二分頻，Q端輸出為500HZ的脈沖作為低音脈沖。

經過U1、U2計數器的二次十分頻，輸出的脈沖頻率為10HZ，作為秒校時脈沖。

圖八

分頻器 附74LS90二—五—十進制計數器功能圖 復位輸入 置位輸入 輸出

R0(1)R0(2)S9(1)S9(2)QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 計數 L × × L 計數 × L L × 計數 × L × L 計數

JK觸發器的功能表 J K Qn Qn+1 說明 0 0 0 0 輸出狀態不變 1

0 1 0 0 輸出狀態與J端狀態相同

0 0 0 1 輸出狀態與K端狀態相同

1 1 0 1 每輸入一個脈沖輸出狀態改變一次

0

（五）報時電路

整點報時電路要求在每個整點發出音響，因此需要對每個整點進行時間譯碼，以其輸出驅動音響控制電路。如圖九。

若要在每一整點發出五低音、一高音報時，需要對59分50秒到59分59秒進行時間譯碼。QD4～QA4是分十位輸出，QD3～QA3是分個位輸出，QD2～QA2是秒十位輸出，QD1～QA1秒個位輸出。在59分時，A= QC4 QA4 QD3 QA3=1；在50秒時，B= QC2 QA2=1；秒個位為0、2、4、6、8秒時，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1僅在59分50秒、52秒、54秒、56秒、58秒時等于1，故可以用F1作低音的控制信號。當計數器每計到59分59秒時，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此時F2=AD=1。把F2接至JK觸發器控制端J端，CP端加秒脈沖，則再計1秒到達整點時F3=1,故可用F3作一次高音控制信號。

用F1控制5次低音、F3控制高音，經音響放大器放大，每當“分”和“秒”計數器累計到59分50、52、54、56、58秒發出頻率為500HZ的五次低音，0分0秒時發出頻率為1000HZ的一次高音，每次音響的時間均為一秒鐘，實現了整點報時的功能。

圖九

整點報時電路

四、原理圖（見最后一頁）

五、元器件明細表

序號 元器件名稱 型號規格 數量（個）備注 U0 集成定時器 5G555定時器 1 構成多諧振蕩器 U1～U6 同步加法計數器 74161 6 構成模加法計數器 U7～U9 異步十進制計數器 74LS90 3 構成分頻器

U10 七端顯示譯碼器 74LS248 6 分別顯示秒、分、時的數字 U11～U12 與非門 多輸入與非門 2 U13 J-K觸發器

C1、C2 電容C1=C2=104pf R1 R2 電阻R1 =2K、R2=5.1K R、R` 電阻R=1k,R`=47 U14 U20 門器件 非門 1

U15～U19 門器件 與門 6 多輸入與門 U21～U23 門器件 與非門 3 多輸入與非門 U24 觸發器 J-K觸發器 1 U25 晶體三級管 U26 喇叭實現鬧鈴

六、設計體會

在整個課程設計完后，總的感覺是：有收獲。以前上課都是上一些最基本的東西，而現在卻可以將以前學的東西作出有實際價值的東西。在這個過程中，我的確學得到很多在書本上學不到的東西，如：如何利用現有的元件組裝得到設計要求，如何找到錯誤的原因，如何利用計算機來畫圖等等。但也遇到了不少的挫折，有時遇到了一個錯誤怎么找也找不到原因所在，找了老半天結果卻是芯片的管腳接錯了，有時更是忘接電源了。在學習中的小問題在課堂上不可能犯，在動手的過程中卻很有可能犯。特別是在接電路時，一不小心就會犯錯，而且很不容易檢查出來。但現在回過頭來看，還是挺有成就感的。

七、參考文獻

姚福安.電子電路設計與實踐.山東科學技術出版社第一版.2002 楊志亮.電路原理圖設計技術.西北工業大學出版社第一版.2003 閻石.數字電子技術基礎..高等教育出版社第四版.1998 童詩白.模擬電子技術基礎.高等教育出版社第三版.2001 康華光.電子技術基礎.高等教育出版社.2002 蘇止麗.數字電子電路實驗.武漢理工大學.2003 陳明義.電子技術課程設計使用教程 中南大學出版社第一版.2002

回答者： 命途多舛0913-一

級

2008-1-5 21:54

數字電子時鐘課程設計

題目： 數字電子時鐘課程設計

目 錄

一、設計任務及設計要求…………………………………………（3）

二、設計方案論證 …………………………..………….（3）

1.總體方案及框圖

2.各部分論證

三、單元電路設計…………………………………………………（4）

1.振蕩器 ………………………………………………………（4）

2.秒、分、時計數器…………………………………………（5）

3.顯示譯碼/驅動器和LED七段數碼顯示管……………….（6）

4.分頻器……………………………………………………（7）

5.報時電路…………………………………………………（9）

四、總體電路設計及原理………………………………………（13）

五、元器件明細表………………………………………………（10）

六、心得體會……………………………………………………（11）

七、參考文獻……………………………………………………（11）

一、設計任務及設計要求

1.設計任務

數字電子鐘的邏輯電路

2.設計要求

（1）由晶振電路產生1HZ的校準秒信號。

（2）設計一個有“時”、“分”、“秒”（23小時59分59秒）顯示切且具有校時、校分、校秒的功。

（3）整點報時功能。要求整點差10秒開始每隔1秒鳴叫一次，共五次，每次持續時間為一秒，前五次為500赫茲的聲音，最后依次為1000赫茲的聲音。

（4）用中小規模集成電路組成電子鐘，并在實驗箱上進行組裝和調試。

（5）劃出框圖和邏輯電路圖，寫出設計，實驗總結報告。

二、設計方案論證

數字鐘原理框圖如圖1所示，電路一般包括以下幾個部分：振蕩器、分頻器、譯碼顯示電路、時分秒計數器、校時電路、報時電路。

圖一

對于各個部分而言

數字鐘計時的標準信號應該是頻率相當穩定的1HZ秒脈沖，所以要設置標準時間源。?

數字鐘計時周期是24小時，因此必須設置24小時計數器，他應由模為60的秒計數器和分計數器及模為24的時計數器組成，秒、分、時由七段數碼管顯示。?

為使數字鐘走時與標準時間一致，校時電路是必不可少的。設計中采用開關控制校時直接用秒脈沖先后對“時”“分”“秒”計數器進行校時操作。? 能進行整點報時。在從59分50秒開始，每隔2秒鐘發出一次低音“嘟”的信號，連續五次，最后一次要求最高音“嘀”的信號，此信號結束即達到正點。?

三、單元電路設計

1.各獨立功能部件的設計

（1）、振蕩器

振蕩器是計時器的核心，其作用是產生一個標準頻率的脈沖信號振蕩頻率的精度和

穩定度決定了數字鐘的質量。第一種方

案采用石英晶體振蕩器，如圖二。使用

振蕩頻率為32768HZ的石英晶體和反

向器構成一個穩定性極好、精度較高的時間信號源。改變電容C可以

圖 二 石英晶體振蕩器

振蕩器的頻率進行微調，再通過一個反相器，輸出32768HZ的方波將此方波的頻率進行15次二分頻后，在輸出端剛好可得到頻率為1HZ的脈沖信號。

第二種方案如圖三采用集成電路555定時器與RC組成的多諧振蕩器。輸出的脈沖頻率為fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若參數選擇：R1=R2=10K歐姆，C1=47uF時，可以得到秒脈沖信號。

圖三 方波信號發生器

附555定時器的功能表

輸 出 輸 出

閥值輸入（v11）觸發輸入（v12）復位（RD）輸出（VO）發電管T × × 0 0 導通

<2/3VCC <1/3VCC 1 1 截止

>2/3VCC >1/3VCC 1 0 導通

<2/3VCC >1/3VCC 1 不變 不變

（2）秒、分、時計數器

U1到U6 六個74LS161構成數字鐘的秒、分、時計數器。

U1、U2共同構成秒計數器，它由兩個74LS161構成六--十進制的計數器，如圖四。U1作為秒個位十進制計數器，它的復位輸入RD、和置位輸入LD都接低電平，秒信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U2秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示譯碼/驅動器。?

U2作為秒十位六進制計數器，它的計數脈沖輸入受到秒個位U1的控制，其計數器使能端EP、ET與U1的輸出端C相連接。當U2計數器計到0011，即清零信號到復位輸入端時，Q1、Q2、Q3、Q4輸出的都是零。Q1、Q2、Q3、Q4作為秒十位的計時值送至秒十位七段顯示譯碼/驅動器。

U3、U4分別構成分個位十進制和分十位六進制計數器，如圖四。U3、U4與U1、U2的連接方法相似。當計數器輸出為01011001狀態，U3（U1）、U4（U2）的LD端同時為“0”，使計數器立即返回到00000000狀態。這樣就構成了六十進制計數器。?

圖四 六十進制計數器

U5、U6共同構成時計數器，它由兩個74LS161構成六十進制的計數器? 如圖五。U5作為時十位計數器，它的復位輸入RD、和置位輸入LD都接低電平，時信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U6秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示譯碼/驅動器。當計數器輸出為00100100狀態，U5、U6的LD端同時為“0”，使計數器立即返回到00000000狀態。這樣就構成了二十四進制計數器。

U12 圖五 二十四進制計數器

（3）顯示譯碼/驅動器和LED七段數碼顯示管

六個74LS248集成電路構成數字鐘的七段數碼顯示管顯示譯碼/驅動器。74LS248七段顯示譯碼器輸出高電平有效，將8421BCD碼譯成七段（a、b、c、d、e、f、g）輸出，用以直接驅動LED七段數碼顯示對應的十進制數。74LS248的顯示功能：

顯示功能見功能表的上半部分。[DCBA]是二進制碼輸入，要正確的執行顯示功能，有關的功能端必須接合適的邏輯電平，這些功能端的作用隨后介紹。對于0～9輸入，[DCBA]相當BCD8421碼。當超過9以后，譯碼器仍然有字型輸出，具體見圖六。當[DCBA]=1111時，數碼管熄滅。實驗時要在筆劃段電極串聯電阻，以保護LED數碼管。

表1 中規模顯示譯碼器74LS248的功能表

圖六 74LS248顯示字型與輸入的對應關系

如圖七，六個LED七段數碼顯示管利用不同發光段組合的方式顯示不同數碼，都采用+5V電源作為每段發光二極管的驅動電源。需要發光的段為高電平，不發光的段為低電平。設計中采用共陰極數碼管，每段發光二極管的正向降壓，隨顯示光的顏色有所不同，通常約2V～3V，點亮電流在5～10mA。六個LED七段數碼顯示管分別顯示秒個位、十位；分個位、十位；時個位、十位的計數十進制數

圖七 顯示譯碼/驅動器和數碼顯示管

（4）分頻器

分頻器電路是由三個74LS90構成，如圖八。74LS90是異步十進制計數器，它由一個一位二進制計數器和一個異步五進制計數器組成。將QA與CP2相連，計數脈沖由CP1端輸入，輸出由QA～QD引出，即得到十進制計數器。只有在復位輸入R0(1)= R0(2)=0和置位輸入S9(1)= S9(2)=0時，才能夠在計數脈沖（下降沿）作用下實現二—五—十進制加計算。因為要對輸入的脈沖進行三次10分頻，三片74LS90的復位輸入R0(1)、R0(2)和置位輸入S9(1)、S9(2)都接低電平。振蕩器輸出的方波脈沖計數器作為U1的CP1端的輸入時鐘脈沖，U1的QD端的輸出脈沖作為U2的CPA端的輸入時鐘脈沖，U2的QD端的輸出脈沖作為U3的CP1端的輸入時鐘脈沖，U3的QD端的輸出脈沖fO=fS/103???????=1HZ，即為秒信號方波脈沖，成為秒、分、時計數器的計數脈沖和時間校準信號。

將JK觸發器的J、K端都接在高電平，Qn+1=JQn+KQn=Qn,每輸入一個時鐘脈沖后，觸發器翻轉一次，觸發器處于計數狀態。經過觸發器的二分頻，Q端輸出為500HZ的脈沖作為低音脈沖。

經過U1、U2計數器的二次十分頻，輸出的脈沖頻率為10HZ，作為秒校時脈沖。

圖八 分頻器

附74LS90二—五—十進制計數器功能圖

復位輸入 置位輸入 輸出 R0(1)R0(2)S9(1)S9(2)QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 計數

L × × L 計數

× L L × 計數

× L × L 計數

JK觸發器的功能表

J K Qn Qn+1 說明

0 0 0 0 輸出狀態不變1

0 1 0 0 輸出狀態與J端狀態相同0 0 0 1 輸出狀態與K端狀態相同1 1 0 1 每輸入一個脈沖輸出狀態改變一次0

（五）報時電路

整點報時電路要求在每個整點發出音響，因此需要對每個整點進行時間譯碼，以其輸出驅動音響控制電路。如圖九。

若要在每一整點發出五低音、一高音報時，需要對59分50秒到59分59秒進行時間譯碼。QD4～QA4是分十位輸出，QD3～QA3是分個位輸出，QD2～QA2是秒十位輸出，QD1～QA1秒個位輸出。在59分時，A= QC4 QA4 QD3 QA3=1；在50秒時，B= QC2 QA2=1；秒個位為0、2、4、6、8秒時，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1僅在59分50秒、52秒、54秒、56秒、58秒時等于1，故可以用F1作低音的控制信號。

當計數器每計到59分59秒時，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此時F2=AD=1。把F2接至JK觸發器控制端J端，CP端加秒脈沖，則再計1秒到達整點時F3=1,故可用F3作一次高音控制信號。

用F1控制5次低音、F3控制高音，經音響放大器放大，每當“分”和“秒”計數器累計到59分50、52、54、56、58秒發出頻率為500HZ的五次低音，0分0秒時發出頻率為1000HZ的一次高音，每次音響的時間均為一秒鐘，實現了整點報時的功能。

圖九 整點報時電路

四、原理圖（見最后一頁）

五、元器件明細表

序號 元器件名稱 型號規格 數量（個）備注

U0 集成定時器 5G555定時器 1 構成多諧振蕩器 U1～U6 同步加法計數器 74161 6 構成模加法計數器

U7～U9 異步十進制計數器 74LS90 3 構成分頻器

U10 七端顯示譯碼器 74LS248 6 分別顯示秒、分、時的數字

U11～U12 與非門 多輸入與非門 2 U13 J-K觸發器 1

C1、C2 電容 2 C1=C2=104pf R1 R2 電阻 2 R1 =2K、R2=5.1K R、R` 電阻 2 R=1k,R`=47 U14 U20 門器件 非門 1

U15～U19 門器件 與門 6 多輸入與門

U21～U23 門器件 與非門 3 多輸入與非門

U24 觸發器 J-K觸發器 1 U25 晶體三級管 1 U26 喇叭 1 實現鬧鈴

六、設計體會

在整個課程設計完后，總的感覺是：有收獲。以前上課都是上一些最基本的東西，而現在卻可以將以前學的東西作出有實際價值的東西。在這個過程中，我的確學得到很多在書本上學不到的東西，如：如何利用現有的元件組裝得到設計要求，如何找到錯誤的原因，如何利用計算機來畫圖等等。但也遇到了不少的挫折，有時遇到了一個錯誤怎么找也找不到原因所在，找了老半天結果卻是芯片的管腳接錯了，有時更是忘接電源了。在學習中的小問題在課堂上不可能犯，在動手的過程中卻很有可能犯。特別是在接電路時，一不小心就會犯錯，而且很不容易檢查出來。但現在回過頭來看，還是挺有成就感的。