第一篇：電子數字時鐘課程設計報告(數電)

數字電子鐘的設計

1.設計目的

數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。

因此，我們此次設計數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘。而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規模集成電路的作用及實用方法。且由于數字鐘包括組合邏輯電路和時敘電路。通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法。1.1設計指標

1.時間以12小時為一個周期； 2.顯示時、分、秒；

3.具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間； 1.2 設計要求

1、電路設計原理說明

2、硬件電路設計(要求畫出電路原理圖及說明)

3、實物制作：完成的系統能達到題目的要求。

4、完成3000字的課程設計報告

2.功能原理

2.1 數字鐘的基本原理

數字電子鐘由信號發生器、“時、分、秒”計數器、LED數碼管、校時電路、整點報時電路等組成。工作原理為時鐘源用以產生穩定的脈沖信號，作為數字種的時間基準，要求震蕩頻率為1HZ，為標準秒脈沖。將標準秒脈沖信號送入“秒計數器”，該計數器采用60進制計數器，每累計60秒發出一個“分脈沖”信號，該信號將作為“分計數器”的時鐘脈沖?！胺钟嫈灯鳌币膊捎?0進制計數器，每

累計60分，發出一個“時脈沖”信號，該信號將被送到“時計數器”?！皶r計數器”采用24進制計數器，可以實現24小時的累計。LED數碼管將“時、分、秒”計數器的輸出狀態顯示。校時電路是來對“時、分、秒”顯示數字進行校對調整。2.2 原理框圖

3.功能模塊

3.1 振蕩電路

多諧振蕩器也稱無穩態觸發器，它沒有穩定狀態，同時無需外加觸發脈沖，就能輸出一定頻率的矩形波形（自激振蕩）。用555實現多諧振蕩，需要R1，R2和電容，并接+5V的直流電源。

振蕩周期：T=0.69(R1+2R2)C 其中當R1=5K，R2=4.7K，C=100uF時，T=0.9936s

3.2 CD40110工作原理

CD40110為十進制可逆計數器/鎖存器/驅動器，具有加減計數，計數器狀態鎖存，七段譯碼輸出等共能。這次設計用到CD40110的加計數、七段譯碼輸出功能。

CD40110有2個計數時鐘輸入端CPu和CPd分別用作加計數時鐘輸入和減計數時鐘輸入。由于電力內部有一個時鐘信號預處理邏輯，以此當一個時鐘輸入端計數工作是，另一個時鐘輸入端可以是任意狀態，所以我們采用CPu接脈沖信號，CPd懸空。

CD40110的進位輸出CO和借位輸出BO一般為高電平，當計數器從9~0時，BO輸出脈沖，當計數器從0~9時，CO輸出脈沖，以此利用CO端可以實現大于10進制的計數功能。

BO

進位輸出端

CO

借位輸出端

CPd

減計數器時鐘輸入端

CPu

加計數器時鐘輸入端

CR

清除端

/CT

計數允許端

/LE

鎖存器預置端

VDD

正電源

VSS

地

Ya~Yg

鎖存譯碼輸出端

封裝圖

功能表

3.2 秒計數電路

秒的個位部分為逢十進一，十位部分為逢六進一，從而共同完成60進制計數器。當計數到59時清零并重新開始計數。秒的個位部分的設計：利用十進制計數器CD40110設計10進制計數器顯示秒的個位。個位計數器由0增加到9時產生進位，連在十位部計數器脈沖輸入端CP，從而實現10進制計數和進位功能。利用74LS161和74LS11設計6進制計數器顯示秒的十位，當十位計數器由0增加到5時利用74LS11與門產生一個高電平接到個位、十位的CD40110的清零端，同時產生一個脈沖給分的個位。

60進制--秒計數電路

3.3 分計數電路

分的個位部分為逢十進一，十位部分為逢六進一，從而共同完成60進制計數器。當計數到59時清零并重新開始計數。秒的個位部分的設計：來自秒計數電路的進位脈沖使分的個位加1，利用十進制計數器CD40110設計10進制計數器顯示秒的個位。個位計數器由0增加到9時產生進位，連在十位部計數器脈沖輸入端CP，從而實現10進制計數和進位功能。利用74LS161和74LS11設計6進制計數器顯示秒的十位，當十位計數器由0增加到5時利用74LS11與門產生一個高電平接到個位、十位的CD40110的清零端，同時產生一個脈沖給時的個位。

60進制--分計數電路

3.4 時計數電路

來自分計數電路的進位脈沖使時的個位加，個位計數器由0增加到9是產生進位，連在十位計數器脈沖輸入端CP，當十位計到2且個位計到3是經過74LS11與門產生一個清零信號，將所有CD40110清零。

24進制--時計數電路

3.5 顯示電路

由CD40110產生十進制數字，再由數碼管顯示出來。這里的LED數碼管是采用共陰的方法連接的。

3.6 校時電路

數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計

數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。這里利用輕觸開關來實現校時功能，輕觸開關的一端接高電平，另一端接時或分的個位CD40110的CP，當按下輕觸開關時，時或分的個位就會加1，這樣就能實現校時功能。

4.系統電路總圖

將設計的各個單元電路進行級聯，得到數字電子鐘系統電路原理圖見附錄1。

5.實物圖（見附錄2）6．經驗體會

通過這次對數字電子鐘的設計作，讓我了解了電路設計的基本步驟，也讓我了解了關于數字鐘的原理與設計理念，要設計一個電路先進行軟件模擬仿真再進行實際的電路制作。但是最后的成品卻不一定與仿真時完全一樣，因為，再實際接線中有著各種各樣的條件制約著。而且，在仿真中無法成功的電路接法，在實際中因為芯片本身的特性而能夠成功。所以，在設計時應考慮兩者的差異，從中找出最適合的設計方法。通過這次學習，讓我對各種電路都有了大概的了解，所以說，坐而言不如立而行，對于這些電路還是應該自己動手實際操作才會有深刻理解。

第二篇：數電電子時鐘課程設計

專業課程設計報告

題目：數字電子鐘課程設計

系

別

電氣工程系

專業班級

電氣班

學生姓名

指導教師

提交日期

2011年X月X日

一、設計目的3

二、設計要求和設計指標

三、設計內容

3.1方案設計與選擇

3.2原理設計和功能描述

3.2.1數字計時器的設計思想

3.2.2數字電子鐘總體框架圖

3.3單元電路的設計

3.3.1數字電子鐘原理效果圖

3.3.2晶體振蕩器電路

3.3.3分頻器電路

3.3.4時間計數器電路

3.3.5數碼管

3.3.6揚聲器

3.4元器件清單

3.4.1數字電子鐘仿真

四、本設計改進建議

五、感想

六、主要參考文獻

附錄

一、設計目的數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。

數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。

因此，我們此次設計與制做數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘.而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規模集成電路的作用及實用方法.且由于數字鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法。

二、設計要求和設計指標

1、設計一個能顯示時、分、秒的數字鐘，顯示時間從00：00：00到23：59：592、設計的電路包括產生時基信號，時、分、秒的計時電路，顯示電路。

3、擴展功能：能實現校時、教分、教秒；整點報時。

三、設計內容

3.1方案設計與選擇

數字電子技術的復雜性和靈活性決定了數字電子鐘的設計方案有多種，如下是我總結的部分方案。

方案一：

脈沖信號源的選擇。用555定時器制作的多諧振蕩器，信號發生器，脈沖芯片等方式都可以作為脈沖信號源，在此我選擇的是多諧振蕩器，主要考慮的是它的易于制作和很好的穩定性。

方案二：

時分秒計數器的選擇。時分秒計數器的選擇同樣有多種，74160N和74161N都是不錯的選擇，74LS160和

74LS161,74LS190和74LS191等等也都可以，考慮到其簡單易用和作為課本上重點內容在此我們選擇的是74160N。

方案三：

譯碼顯示器的選擇。DCD_HEX或7448加上SEVEN_SEG_COM_K等也是多種方案，這里我選擇的是DCD_HEX。

3.2原理設計和功能描述

3.2.1數字計時器的設計思想

要想構成數字鐘，首先應選擇一個脈沖源——能自動地產生穩定的標準時間脈沖信號。而脈沖源產生的脈沖信號地頻率較高，因此，需要進行分頻，使得高頻脈沖信號變成適合于計時的低頻脈沖信號，即“秒脈沖信號”（頻率為1Hz）。經過分頻器輸出的秒脈沖信號到計數器中進行計數。由于計時的規律是：60秒=1分，60分=1小時，24小時=1天，就需要分別設計60進制，24進制計數器，并發出驅動信號。各計數器輸出信號經譯碼器、驅動器到數字顯示器，是“時”、“分”、“秒”得以數字顯示出來。

3.2.2數字電子鐘總體框架圖

圖2-2

3.3單元電路的設計

3.3.1數字電子鐘原理效果圖

圖2-3-1

3.3.2晶體振蕩器電路

晶體振蕩器是電子鐘的核心，晶體振蕩器設計的質量直接影響了整個電的好壞。這里我用555定時器制作了一個多諧振蕩器。

其中R1=57.72

kΩ,R1=115.4

kΩ,C=100nF,Cf=10nF,f=1/0.7(Rw+2R)C=1/[0.7(57.72+2*115.4)*103*100*10-9]≈50Hz。

其產生的頻率為50Hz,然后經過整形、分頻獲得1Hz的秒脈沖。如圖：

圖2-3-2

3.3.3分頻器電路

分頻器是由兩個74160N組成的50進制計數器。則輸出端的頻率則是將原來的50Hz分成1Hz的頻率輸出，實現分頻效果。

圖2-3-3

3.3.4時間計數器電路

時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器、時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，時個位和時十位計數器為24進制計數器，其原理圖如下：

圖2-3-4

3.3.5數碼管

數碼管通常有發光二極管（LED）數碼管和液晶（LCD）數碼管，本設計提供的為LED數碼管DCD_HEX，其已內含譯碼器功能，所以不用再另加譯碼器。

圖2-3-5

3.3.6揚聲器

該揚聲器的額定頻率為200Hz，額定電壓為3V，額定電流為0.05A。

圖2-3-6

3.4元器件清單

元件名稱

數量(個)

DCD_HEX

74160N

555_VIRTUAL

4049BT_5V

74LS00D

57.72kΩ電阻

115.4kΩ電阻

5V直流電源

BUZZER

100nF電容

10nF電容

導線

若干

表2-4

3.4.1數字電子鐘仿真

下圖為仿真結果，仿真開始時，多諧振蕩器產生50Hz的正弦脈沖信號，然后經過分頻器后其輸出的頻率變為1Hz。計數器接收到脈沖信號后開始計數，計數結果顯示在數碼管上。當分秒計數器達到59分59秒，然后再來一個脈沖信號時揚聲器開始發聲，也就是整點報時。下面為其中的一張仿真圖。

圖3-1

四、本設計改進建議

1、應選用石英晶體振蕩器，為了簡化電路分頻選用CD4040。

2、本設計校時電路是將各個位上的使能端引出接一個單刀雙擲開關，一端（1端）接低位的進位信號，另一端（2端）接校時電路。校正某位上的時間時，可以將相應位的開關接到2端，通過撥動校時電路就能實現校時功能。

3、沒有校時電路。

五、感想

（1）

布局設計：要先根據主體電路圖和擴展電路圖想象各個元件的分布位置，哪塊電路板該放哪些元件，如何最大限度利用電路板的空間，怎么樣才能使走線明朗、簡潔。

（2）

布線工藝：一開始看到電線像蜘蛛網一樣，密密麻麻的，非常難看懂和檢查，后來看了預先設計的線路，而且用各種顏色的導線區分，顯得明朗清晰。

（3）

課題核心及使用價值：該課題用一個生活中的實力展示了振蕩電路、計數電路、譯碼電路的作用與銜接過程，揭示了電子鐘內部電路圖及其各部分的作用。我們通過此課題，結合上學期學習的模擬電子、數字電子技術的理論課知識，可以系統地學習電子設計與測試的流程、方法、原理，為我們以后設計更加專業、復雜的集成電路打下雄厚的基礎。

六、主要參考文獻

[1]

清華大學電子學教研組編，童詩白、華成英主編：《

模擬電子技術基礎

》

[

M

]

.（第四版）.北京：高等教育出版社,2006.5（2009重印）

[2]華中工學院電子學教研室編，康華光主編：《電子

基礎——數字部分》

[M]

.（第四版）.北京:高等教育出版社，1988年

[3]

清華大學電子學教研組編，閻

石主編：《

數學電子技術基礎

》

[M]

.（第五版).北京：高等教育出版社，2006.5（2008年重?。?/p>

[4]遼寧工程技術大學電工與電子技術實驗中心組編，馬玉芳、樸忠學、張國軍主編：《

電子技術實驗指導書

》，2010.3

[5]朱清慧、張鳳蕊、翟天蒿、王志奎編著：《

Proteus教程——電子線路設計、制版與仿真

》

[M]

.北京：清華大學教育出版社，2008.9

[6]熊幸明主編：《電子電工技能訓練》

[M].北京:電子工業出版社，2005年

華nan理工大學guang州學院

附錄

第三篇：數字電子時鐘課程設計2

數字電子時鐘課程設計

題目：

數字電子時鐘課程設計

目錄

一、設計任務及設計要求…………………………………………（3）

二、設計方案論證

…………………………..………….（3）1.總體方案及框圖 2.各部分論證

三、單元電路設計…………………………………………………（4）1.振蕩器 ………………………………………………………（4）2.秒、分、時計數器…………………………………………（5）

3.顯示譯碼/驅動器和LED七段數碼顯示管……………….（6）

4.分頻器……………………………………………………（7）5.報時電路…………………………………………………（9）

四、總體電路設計及原理………………………………………（13）

五、元器件明細表………………………………………………（10）

六、心得體會……………………………………………………（11）

七、參考文獻……………………………………………………（11）

一、設計任務及設計要求 1.設計任務

數字電子鐘的邏輯電路 2.設計要求

（1）由晶振電路產生1HZ的校準秒信號。

（2）設計一個有“時”、“分”、“秒”（23小時59分59秒）顯示切且具有校時、校分、校秒的功。

（3）整點報時功能。要求整點差10秒開始每隔1秒鳴叫一次，共五次，每次持續時間為一秒，前五次為500赫茲的聲音，最后依次為1000赫茲的聲音。（4）用中小規模集成電路組成電子鐘，并在實驗箱上進行組裝和調試。（5）劃出框圖和邏輯電路圖，寫出設計，實驗總結報告。

二、設計方案論證

數字鐘原理框圖如圖1所示，電路一般包括以下幾個部分：振蕩器、分頻器、譯碼顯示電路、時分秒計數器、校時電路、報時電路。

圖一

對于各個部分而言

數字鐘計時的標準信號應該是頻率相當穩定的1HZ秒脈沖，所以要設置標準時間源。?

數字鐘計時周期是24小時，因此必須設置24小時計數器，他應由模為60的秒計數器和分計數器及模為24的時計數器組成，秒、分、時由七段數碼管顯示。?

為使數字鐘走時與標準時間一致，校時電路是必不可少的。設計中采用開關控制校時直接用秒脈沖先后對“時”“分”“秒”計數器進行校時操作。?

能進行整點報時。在從59分50秒開始，每隔2秒鐘發出一次低音“嘟”的信號，連續五次，最后一次要求最高音“嘀”的信號，此信號結束即達到正點。?

三、單元電路設計 1.各獨立功能部件的設計（1）、振蕩器 振蕩器是計時器的核心，其作用是產生一個標準頻率的脈沖信號振蕩頻率的精度和 穩定度決定了數字鐘的質量。第一種方 案采用石英晶體振蕩器，如圖二。使用 振蕩頻率為32768HZ的石英晶體和反 向器構成一個穩定性極好、精度較高 的時間信號源。改變電容C可以

圖 二

石英晶體振蕩器

振蕩器的頻率進行微調，再通過一個反相器，輸出32768HZ的方波將此方波的頻率進行15次二分頻后，在輸出端剛好可得到頻率為1HZ的脈沖信號。

第二種方案如圖三采用集成電路555定時器與RC組成的多諧振蕩器。輸出的脈沖頻率為fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若參數選擇：R1=R2=10K歐姆，C1=47uF時，可以得到秒脈沖信號。

圖三 方波信號發生器

附555定時器的功能表 輸

出 輸

出

閥值輸入（v11）觸發輸入（v12）復位（RD）輸出（VO）發電管T × × 0 0 導通

<2/3VCC <1/3VCC 1 1 截止 >2/3VCC >1/3VCC 1 0 導通 <2/3VCC >1/3VCC 1 不變 不變

（2）秒、分、時計數器

U1到U6 六個74LS161構成數字鐘的秒、分、時計數器。

U1、U2共同構成秒計數器，它由兩個74LS161構成六--十進制的計數器，如圖四。U1作為秒個位十進制計數器，它的復位輸入RD、和置位輸入LD都接低電平，秒信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U2秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示譯碼/驅動器。?

U2作為秒十位六進制計數器，它的計數脈沖輸入受到秒個位U1的控制，其計數器使能端EP、ET與U1的輸出端C相連接。當U2計數器計到0011，即清零信號到復位輸入端時，Q1、Q2、Q3、Q4輸出的都是零。Q1、Q2、Q3、Q4作為秒十位的計時值送至秒十位七段顯示譯碼/驅動器。U3、U4分別構成分個位十進制和分十位六進制計數器，如圖四。U3、U4與U1、U2的連接方法相似。當計數器輸出為01011001狀態，U3（U1）、U4（U2）的LD端同時為“0”，使計數器立即返回到00000000狀態。這樣就構成了六十進制計數器。?

圖四 六十進制計數器

U5、U6共同構成時計數器，它由兩個74LS161構成六十進制的計數器?

如圖五。U5作為時十位計數器，它的復位輸入RD、和置位輸入LD都接低電平，時信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U6秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示譯碼/驅動器。當計數器輸出為00100100狀態，U5、U6的LD端同時為“0”，使計數器立即返回到00000000狀態。這樣就構成了二十四進制計數器。

U12

圖五

二十四進制計數器

（3）顯示譯碼/驅動器和LED七段數碼顯示管

六個74LS248集成電路構成數字鐘的七段數碼顯示管顯示譯碼/驅動器。74LS248七段顯示譯碼器輸出高電平有效，將8421BCD碼譯成七段（a、b、c、d、e、f、g）輸出，用以直接驅動LED七段數碼顯示對應的十進制數。74LS248的顯示功能：

顯示功能見功能表的上半部分。[DCBA]是二進制碼輸入，要正確的執行顯示功能，有關的功能端必須接合適的邏輯電平，這些功能端的作用隨后介紹。對于0～9輸入，[DCBA]相當BCD8421碼。當超過9以后，譯碼器仍然有字型輸出，具體見圖六。當[DCBA]=1111時，數碼管熄滅。實驗時要在筆劃段電極串聯電阻，以保護LED數碼管。表1 中規模顯示譯碼器74LS248的功能表 十進制

或功能 輸

入

輸

出

D

C

B

A

a

b

c

d

e

f

g 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 H H H H H H H H H H H H H H H H H ′ ′ ′ ′ ′ ′ ′ ′ ′ ′ ′ ′ ′

′ L

L L

L L

L L

L L

H L

L L

H H

L H

H L

L

L

H

L

H L

H

H

L L

H

H

H H H H H H H H H H H H H H H H H

H

H

H

H

H

H

L

L

H

H

L

L

L

L

H

H

L

H

H

L

H

H

H

H

H

L

L

H

L

H

H

L

L

H

H

H

L

H

H

L

H

H

H

L

H

H

H

H

H

H

H

H

L

L

L

L

圖六 74LS248顯示字型與輸入的對應關系

如圖七，六個LED七段數碼顯示管利用不同發光段組合的方式顯示不同數碼，都采用+5V電源作為每段發光二極管的驅動電源。需要發光的段為高電平，不發光的段為低電平。設計中采用共陰極數碼管，每段發光二極管的正向降壓，隨顯示光的顏色有所不同，通常約2V～3V，點亮電流在5～10mA。六個LED七段數碼顯示管分別顯示秒個位、十位；分個位、十位；時個位、十位的計數十進制數

圖七 顯示譯碼/驅動器和數碼顯示管（4）分頻器

分頻器電路是由三個74LS90構成，如圖八。74LS90是異步十進制計數器，它由一個一位二進制計數器和一個異步五進制計數器組成。將QA與CP2相連，計數脈沖由CP1端輸入，輸出由QA～QD引出，即得到十進制計數器。只有在復位輸入R0(1)= R0(2)=0和置位輸入S9(1)= S9(2)=0時，才能夠在計數脈沖（下降沿）作用下實現二—五—十進制加計算。因為要對輸入的脈沖進行三次10分頻，三片74LS90的復位輸入R0(1)、R0(2)和置位輸入S9(1)、S9(2)都接低電平。振蕩器輸出的方波脈沖計數器作為U1的CP1端的輸入時鐘脈沖，U1的QD端的輸出脈沖作為U2的CPA端的輸入時鐘脈沖，U2的QD端的輸出脈沖作為U3的CP1端的輸入時鐘脈沖，U3的QD端的輸出脈沖fO=fS/103???????=1HZ，即為秒信號方波脈沖，成為秒、分、時計數器的計數脈沖和時間校準信號。

將JK觸發器的J、K端都接在高電平，Qn+1=JQn+KQn=Qn,每輸入一個時鐘脈沖后，觸發器翻轉一次，觸發器處于計數狀態。經過觸發器的二分頻，Q端輸出為500HZ的脈沖作為低音脈沖。

經過U1、U2計數器的二次十分頻，輸出的脈沖頻率為10HZ，作為秒校時脈沖。

圖八

分頻器 附74LS90二—五—十進制計數器功能圖 復位輸入 置位輸入 輸出

R0(1)R0(2)S9(1)S9(2)QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 計數 L × × L 計數 × L L × 計數 × L × L 計數

JK觸發器的功能表 J K Qn Qn+1 說明 0 0 0 0 輸出狀態不變 1

0 1 0 0 輸出狀態與J端狀態相同

0 0 0 1 輸出狀態與K端狀態相同

1 1 0 1 每輸入一個脈沖輸出狀態改變一次

0

（五）報時電路

整點報時電路要求在每個整點發出音響，因此需要對每個整點進行時間譯碼，以其輸出驅動音響控制電路。如圖九。

若要在每一整點發出五低音、一高音報時，需要對59分50秒到59分59秒進行時間譯碼。QD4～QA4是分十位輸出，QD3～QA3是分個位輸出，QD2～QA2是秒十位輸出，QD1～QA1秒個位輸出。在59分時，A= QC4 QA4 QD3 QA3=1；在50秒時，B= QC2 QA2=1；秒個位為0、2、4、6、8秒時，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1僅在59分50秒、52秒、54秒、56秒、58秒時等于1，故可以用F1作低音的控制信號。當計數器每計到59分59秒時，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此時F2=AD=1。把F2接至JK觸發器控制端J端，CP端加秒脈沖，則再計1秒到達整點時F3=1,故可用F3作一次高音控制信號。

用F1控制5次低音、F3控制高音，經音響放大器放大，每當“分”和“秒”計數器累計到59分50、52、54、56、58秒發出頻率為500HZ的五次低音，0分0秒時發出頻率為1000HZ的一次高音，每次音響的時間均為一秒鐘，實現了整點報時的功能。

圖九

整點報時電路

四、原理圖（見最后一頁）

五、元器件明細表

序號 元器件名稱 型號規格 數量（個）備注 U0 集成定時器 5G555定時器 1 構成多諧振蕩器 U1～U6 同步加法計數器 74161 6 構成模加法計數器 U7～U9 異步十進制計數器 74LS90 3 構成分頻器

U10 七端顯示譯碼器 74LS248 6 分別顯示秒、分、時的數字 U11～U12 與非門 多輸入與非門 2 U13 J-K觸發器

C1、C2 電容C1=C2=104pf R1 R2 電阻R1 =2K、R2=5.1K R、R` 電阻R=1k,R`=47 U14 U20 門器件 非門 1

U15～U19 門器件 與門 6 多輸入與門 U21～U23 門器件 與非門 3 多輸入與非門 U24 觸發器 J-K觸發器 1 U25 晶體三級管 U26 喇叭實現鬧鈴

六、設計體會

在整個課程設計完后，總的感覺是：有收獲。以前上課都是上一些最基本的東西，而現在卻可以將以前學的東西作出有實際價值的東西。在這個過程中，我的確學得到很多在書本上學不到的東西，如：如何利用現有的元件組裝得到設計要求，如何找到錯誤的原因，如何利用計算機來畫圖等等。但也遇到了不少的挫折，有時遇到了一個錯誤怎么找也找不到原因所在，找了老半天結果卻是芯片的管腳接錯了，有時更是忘接電源了。在學習中的小問題在課堂上不可能犯，在動手的過程中卻很有可能犯。特別是在接電路時，一不小心就會犯錯，而且很不容易檢查出來。但現在回過頭來看，還是挺有成就感的。

七、參考文獻

姚福安.電子電路設計與實踐.山東科學技術出版社第一版.2002 楊志亮.電路原理圖設計技術.西北工業大學出版社第一版.2003 閻石.數字電子技術基礎..高等教育出版社第四版.1998 童詩白.模擬電子技術基礎.高等教育出版社第三版.2001 康華光.電子技術基礎.高等教育出版社.2002 蘇止麗.數字電子電路實驗.武漢理工大學.2003 陳明義.電子技術課程設計使用教程 中南大學出版社第一版.2002

回答者： 命途多舛0913-一

級

2008-1-5 21:54

數字電子時鐘課程設計

題目： 數字電子時鐘課程設計

目 錄

一、設計任務及設計要求…………………………………………（3）

二、設計方案論證 …………………………..………….（3）

1.總體方案及框圖

2.各部分論證

三、單元電路設計…………………………………………………（4）

1.振蕩器 ………………………………………………………（4）

2.秒、分、時計數器…………………………………………（5）

3.顯示譯碼/驅動器和LED七段數碼顯示管……………….（6）

4.分頻器……………………………………………………（7）

5.報時電路…………………………………………………（9）

四、總體電路設計及原理………………………………………（13）

五、元器件明細表………………………………………………（10）

六、心得體會……………………………………………………（11）

七、參考文獻……………………………………………………（11）

一、設計任務及設計要求

1.設計任務

數字電子鐘的邏輯電路

2.設計要求

（1）由晶振電路產生1HZ的校準秒信號。

（2）設計一個有“時”、“分”、“秒”（23小時59分59秒）顯示切且具有校時、校分、校秒的功。

（3）整點報時功能。要求整點差10秒開始每隔1秒鳴叫一次，共五次，每次持續時間為一秒，前五次為500赫茲的聲音，最后依次為1000赫茲的聲音。

（4）用中小規模集成電路組成電子鐘，并在實驗箱上進行組裝和調試。

（5）劃出框圖和邏輯電路圖，寫出設計，實驗總結報告。

二、設計方案論證

數字鐘原理框圖如圖1所示，電路一般包括以下幾個部分：振蕩器、分頻器、譯碼顯示電路、時分秒計數器、校時電路、報時電路。

圖一

對于各個部分而言

數字鐘計時的標準信號應該是頻率相當穩定的1HZ秒脈沖，所以要設置標準時間源。?

數字鐘計時周期是24小時，因此必須設置24小時計數器，他應由模為60的秒計數器和分計數器及模為24的時計數器組成，秒、分、時由七段數碼管顯示。?

為使數字鐘走時與標準時間一致，校時電路是必不可少的。設計中采用開關控制校時直接用秒脈沖先后對“時”“分”“秒”計數器進行校時操作。? 能進行整點報時。在從59分50秒開始，每隔2秒鐘發出一次低音“嘟”的信號，連續五次，最后一次要求最高音“嘀”的信號，此信號結束即達到正點。?

三、單元電路設計

1.各獨立功能部件的設計

（1）、振蕩器

振蕩器是計時器的核心，其作用是產生一個標準頻率的脈沖信號振蕩頻率的精度和

穩定度決定了數字鐘的質量。第一種方

案采用石英晶體振蕩器，如圖二。使用

振蕩頻率為32768HZ的石英晶體和反

向器構成一個穩定性極好、精度較高的時間信號源。改變電容C可以

圖 二 石英晶體振蕩器

振蕩器的頻率進行微調，再通過一個反相器，輸出32768HZ的方波將此方波的頻率進行15次二分頻后，在輸出端剛好可得到頻率為1HZ的脈沖信號。

第二種方案如圖三采用集成電路555定時器與RC組成的多諧振蕩器。輸出的脈沖頻率為fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若參數選擇：R1=R2=10K歐姆，C1=47uF時，可以得到秒脈沖信號。

圖三 方波信號發生器

附555定時器的功能表

輸 出 輸 出

閥值輸入（v11）觸發輸入（v12）復位（RD）輸出（VO）發電管T × × 0 0 導通

<2/3VCC <1/3VCC 1 1 截止

>2/3VCC >1/3VCC 1 0 導通

<2/3VCC >1/3VCC 1 不變 不變

（2）秒、分、時計數器

U1到U6 六個74LS161構成數字鐘的秒、分、時計數器。

U1、U2共同構成秒計數器，它由兩個74LS161構成六--十進制的計數器，如圖四。U1作為秒個位十進制計數器，它的復位輸入RD、和置位輸入LD都接低電平，秒信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U2秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示譯碼/驅動器。?

U2作為秒十位六進制計數器，它的計數脈沖輸入受到秒個位U1的控制，其計數器使能端EP、ET與U1的輸出端C相連接。當U2計數器計到0011，即清零信號到復位輸入端時，Q1、Q2、Q3、Q4輸出的都是零。Q1、Q2、Q3、Q4作為秒十位的計時值送至秒十位七段顯示譯碼/驅動器。

U3、U4分別構成分個位十進制和分十位六進制計數器，如圖四。U3、U4與U1、U2的連接方法相似。當計數器輸出為01011001狀態，U3（U1）、U4（U2）的LD端同時為“0”，使計數器立即返回到00000000狀態。這樣就構成了六十進制計數器。?

圖四 六十進制計數器

U5、U6共同構成時計數器，它由兩個74LS161構成六十進制的計數器? 如圖五。U5作為時十位計數器，它的復位輸入RD、和置位輸入LD都接低電平，時信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U6秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示譯碼/驅動器。當計數器輸出為00100100狀態，U5、U6的LD端同時為“0”，使計數器立即返回到00000000狀態。這樣就構成了二十四進制計數器。

U12 圖五 二十四進制計數器

（3）顯示譯碼/驅動器和LED七段數碼顯示管

六個74LS248集成電路構成數字鐘的七段數碼顯示管顯示譯碼/驅動器。74LS248七段顯示譯碼器輸出高電平有效，將8421BCD碼譯成七段（a、b、c、d、e、f、g）輸出，用以直接驅動LED七段數碼顯示對應的十進制數。74LS248的顯示功能：

顯示功能見功能表的上半部分。[DCBA]是二進制碼輸入，要正確的執行顯示功能，有關的功能端必須接合適的邏輯電平，這些功能端的作用隨后介紹。對于0～9輸入，[DCBA]相當BCD8421碼。當超過9以后，譯碼器仍然有字型輸出，具體見圖六。當[DCBA]=1111時，數碼管熄滅。實驗時要在筆劃段電極串聯電阻，以保護LED數碼管。

表1 中規模顯示譯碼器74LS248的功能表

圖六 74LS248顯示字型與輸入的對應關系

如圖七，六個LED七段數碼顯示管利用不同發光段組合的方式顯示不同數碼，都采用+5V電源作為每段發光二極管的驅動電源。需要發光的段為高電平，不發光的段為低電平。設計中采用共陰極數碼管，每段發光二極管的正向降壓，隨顯示光的顏色有所不同，通常約2V～3V，點亮電流在5～10mA。六個LED七段數碼顯示管分別顯示秒個位、十位；分個位、十位；時個位、十位的計數十進制數

圖七 顯示譯碼/驅動器和數碼顯示管

（4）分頻器

分頻器電路是由三個74LS90構成，如圖八。74LS90是異步十進制計數器，它由一個一位二進制計數器和一個異步五進制計數器組成。將QA與CP2相連，計數脈沖由CP1端輸入，輸出由QA～QD引出，即得到十進制計數器。只有在復位輸入R0(1)= R0(2)=0和置位輸入S9(1)= S9(2)=0時，才能夠在計數脈沖（下降沿）作用下實現二—五—十進制加計算。因為要對輸入的脈沖進行三次10分頻，三片74LS90的復位輸入R0(1)、R0(2)和置位輸入S9(1)、S9(2)都接低電平。振蕩器輸出的方波脈沖計數器作為U1的CP1端的輸入時鐘脈沖，U1的QD端的輸出脈沖作為U2的CPA端的輸入時鐘脈沖，U2的QD端的輸出脈沖作為U3的CP1端的輸入時鐘脈沖，U3的QD端的輸出脈沖fO=fS/103???????=1HZ，即為秒信號方波脈沖，成為秒、分、時計數器的計數脈沖和時間校準信號。

將JK觸發器的J、K端都接在高電平，Qn+1=JQn+KQn=Qn,每輸入一個時鐘脈沖后，觸發器翻轉一次，觸發器處于計數狀態。經過觸發器的二分頻，Q端輸出為500HZ的脈沖作為低音脈沖。

經過U1、U2計數器的二次十分頻，輸出的脈沖頻率為10HZ，作為秒校時脈沖。

圖八 分頻器

附74LS90二—五—十進制計數器功能圖

復位輸入 置位輸入 輸出 R0(1)R0(2)S9(1)S9(2)QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 計數

L × × L 計數

× L L × 計數

× L × L 計數

JK觸發器的功能表

J K Qn Qn+1 說明

0 0 0 0 輸出狀態不變1

0 1 0 0 輸出狀態與J端狀態相同0 0 0 1 輸出狀態與K端狀態相同1 1 0 1 每輸入一個脈沖輸出狀態改變一次0

（五）報時電路

整點報時電路要求在每個整點發出音響，因此需要對每個整點進行時間譯碼，以其輸出驅動音響控制電路。如圖九。

若要在每一整點發出五低音、一高音報時，需要對59分50秒到59分59秒進行時間譯碼。QD4～QA4是分十位輸出，QD3～QA3是分個位輸出，QD2～QA2是秒十位輸出，QD1～QA1秒個位輸出。在59分時，A= QC4 QA4 QD3 QA3=1；在50秒時，B= QC2 QA2=1；秒個位為0、2、4、6、8秒時，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1僅在59分50秒、52秒、54秒、56秒、58秒時等于1，故可以用F1作低音的控制信號。

當計數器每計到59分59秒時，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此時F2=AD=1。把F2接至JK觸發器控制端J端，CP端加秒脈沖，則再計1秒到達整點時F3=1,故可用F3作一次高音控制信號。

用F1控制5次低音、F3控制高音，經音響放大器放大，每當“分”和“秒”計數器累計到59分50、52、54、56、58秒發出頻率為500HZ的五次低音，0分0秒時發出頻率為1000HZ的一次高音，每次音響的時間均為一秒鐘，實現了整點報時的功能。

圖九 整點報時電路

四、原理圖（見最后一頁）

五、元器件明細表

序號 元器件名稱 型號規格 數量（個）備注

U0 集成定時器 5G555定時器 1 構成多諧振蕩器 U1～U6 同步加法計數器 74161 6 構成模加法計數器

U7～U9 異步十進制計數器 74LS90 3 構成分頻器

U10 七端顯示譯碼器 74LS248 6 分別顯示秒、分、時的數字

U11～U12 與非門 多輸入與非門 2 U13 J-K觸發器 1

C1、C2 電容 2 C1=C2=104pf R1 R2 電阻 2 R1 =2K、R2=5.1K R、R` 電阻 2 R=1k,R`=47 U14 U20 門器件 非門 1

U15～U19 門器件 與門 6 多輸入與門

U21～U23 門器件 與非門 3 多輸入與非門

U24 觸發器 J-K觸發器 1 U25 晶體三級管 1 U26 喇叭 1 實現鬧鈴

六、設計體會

在整個課程設計完后，總的感覺是：有收獲。以前上課都是上一些最基本的東西，而現在卻可以將以前學的東西作出有實際價值的東西。在這個過程中，我的確學得到很多在書本上學不到的東西，如：如何利用現有的元件組裝得到設計要求，如何找到錯誤的原因，如何利用計算機來畫圖等等。但也遇到了不少的挫折，有時遇到了一個錯誤怎么找也找不到原因所在，找了老半天結果卻是芯片的管腳接錯了，有時更是忘接電源了。在學習中的小問題在課堂上不可能犯，在動手的過程中卻很有可能犯。特別是在接電路時，一不小心就會犯錯，而且很不容易檢查出來。但現在回過頭來看，還是挺有成就感的。

第四篇：數字電子時鐘課程設計報告-2

前言

20世紀末，電子技術獲得了飛速的發展，在其推動下，現代電子產品幾乎滲透了社會的各個領域，有力地推動了社會生產力的發展和社會信息化程度的提高，同時也使現代電子產品性能進一步提高，產品更新換代的節奏也越來越快。時間對人們來說總是那么寶貴，工作的忙碌性和繁雜性容易使人忘記當前的時間。忘記了要做的事情，當事情不是很重要的時候，這種遺忘無傷大雅。但是，一旦重要事情，一時的耽誤可能釀成大禍。例如，許多火災都是由于人們一時忘記了關閉煤氣或是忘記充電時間。尤其在醫院，每次護士都會給病人作皮試，測試病人是否對藥物過敏。注射后，一般等待5分鐘，一旦超時，所作的皮試試驗就會無效。手表當然是一個好的選擇，但是，隨著接受皮試的人數增加，到底是哪個人的皮試到時間卻難以判斷。所以，要制作一個定時系統。隨時提醒這些容易忘記時間的人。

鐘表的數字化給人們生產生活帶來了極大的方便，而且大大地擴展了鐘表原先的報時功能。諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、定時啟閉電路、定時開關烘箱、通斷動力設備，甚至各種定時電氣的自動啟用等，所有這些，都是以鐘表數字化為基礎的。因此，研究數字鐘及擴大其應用，有著非常現實的意義。

論文的研究內容和結構安排

本系統采用石英晶體振蕩器、分頻器、計數器、顯示器和校時電路組成。由LED數碼管來顯示譯碼器所輸出的信號。采用了74LS系列中小規模集成芯片。使用了RS觸發器的校時電路。總體方案設計由主體電路和擴展電路兩大部分組成。其中主體電路完成數字鐘的基本功能,擴展電路完成數字鐘的擴展功能。論文安排如下：

1、緒論 闡述研究電子鐘所具有的現實意義。

2、設計內容及設計方案 論述電子鐘的具體設計方案及設計要求。

3、單元電路設計、原理及器件選擇 說明電子鐘的設計原理以及器件的選擇，主要從石英晶體振蕩器、分頻器、計數器、顯示器和校時電路五個方面進行說明。

4、繪制整機原理圖 該系統的設計、安裝、調試工作全部完成。

（一）設計內容要求

1、設計一個有“時”、“分”、“秒”（23小時59分59秒）顯示且有校時功能的電子鐘。

2、用中小規模集成電路組成電子鐘，并在實驗箱上進行組裝、調試。

3、畫出框圖和邏輯電路圖。4、功能擴展：(1)鬧鐘系統

(2)整點報時。在59分51秒、53秒、55秒、57秒輸出750Hz音頻信號，在59分59秒時，輸出1000Hz信號，音像持續1秒，在1000Hz音像結束時刻為整點。(3)日歷系統。

（二）設計方案及工作原理

數字電子鐘的邏輯框圖如圖1所示。它由石英晶體振蕩器、分頻器、計數器、譯碼器顯示器和校時電路組成。振蕩器產生穩定的高頻脈沖信號,作為數字鐘的時間基準,然后經過分頻器輸出標準秒脈沖。秒計數器滿60后向分計數器進位,分計數器滿60后向小時計數器進位,小時計數器按照“24翻1”規律計數。計數器的輸出分別經譯碼器送顯示器顯示。計時出現誤差時,可以用校時電路校時、校分。

三、單元電路設計 1.秒脈沖產生電路(1)1KHZ 振蕩器

振蕩器由 555 定時器組成。圖 3‐1 中是 由 555 定時器構成的 1KHZ 的自

激振蕩器 ,其原理是

0.7(2R3+R4+R5)C4=1ms f=1/t=1KHZ。

2、計數器

秒脈沖信號經過6級計數器，分別得到“秒”個位、十位，“分”個位、十位以及“時”個位、十位的計時?！懊搿?、“分”計數器為60進制，小時為24進制。1、60進制計數器

(1)計數器按觸發方式分類

計數器是一種累計時鐘脈沖數的邏輯部件。計數器不僅用于時鐘脈沖計數，還用于定時、分頻、產生節拍脈沖以及數字運算等。計數器是應用最廣泛的邏輯部件之一。按觸發方式，把計數器分成同步計數器和異步計數器兩種。對于同步計數器，輸入時鐘脈沖時觸發器的翻轉是同時進行的，而異步計數器中的觸發器的翻轉則不是同時。

(2)60進制計數器的工作原理

“秒”計數器電路與“分”計數器電路都是60進制，它由一級10進制計數器和一級6進制計數器連接構成，如圖4所示，采用兩片中規模集成電路74LS90串接起來構成的“

秒

”、分

”

計

數

器。

IC1是十進制計數器，QD1作為十進制的進位信號，74LS90計數器是十進制異步計數器，用反饋歸零方法實現十進制計數，IC2和與非門組成六進制計數。74LS90是在CP信號的下降沿翻轉計數，Q A1和 Q C2相與0101的下降沿，作為“分”（“時”）計數器的輸入信號，通過與非門和非門對下一級計數器送出一個高電平1（在此之前輸出的一直是低電平0）。Q B2 和Q C2計數到0110，產生的高電平1分別送到計數器的清零R0(1)，R0(2)，74LS90內部的R0(1)和R0(2)與非后清零而使計數器歸零，此時傳給下一級計數器的輸入信號又變為低電平0，從而給下一級計數器提供了一個下降沿，使下一級計數器翻轉計數，在這里IC2完成了六進制計數。由此可見IC1和 IC2串聯實現了六十進制計數。其中：74LS90——可二/五分頻十進制計數器 74LS04——非門 74LS00——二輸入與非門 2、24進制計數器

小時計數電路是由IC5和IC6組成的24進制計數電路，如圖5所示。當“時”個位IC5計數輸入端CP5來到第10個觸發信號時，IC5計數器自動清零，進位端QD5向IC6“時”十位計數器輸出進位信號，當第24個“時”(來自“分”計數器輸出的進位信號)脈沖到達時，IC5計數器的狀態為“0100”，IC6計數器的狀態為“0010”，此時“時”個位計數器的QC5和“時”十位計數器的QB6輸出為“1”。把它們分別送到IC5和IC6計數器的清零端R0(1)和R0(2)，通過7490內部的R0(1)和R0(2)與非后清零，從而完成24進制計數。

3.組合的數字時鐘

數字時鐘系統的組成利用上面的六十進制和二十四進制遞增計數器子電路 構成的數字鐘系統

4、校時電路的實現原理 當電子鐘接通電源或者計時發現誤差時，均需要校正時間。校時電路分別實現對時、分的校準，由于4個機械開關具有震顫現象，因此用RS觸發器作為去抖動電路。采用RS基本觸發器及單刀雙擲開關，閘刀常閉于2點，每搬動一次產生一個計數脈沖，實現校時功能

5.整點報時電路

電路應在整點前 10 秒鐘內開始整點報時，即當時間在 59 分 50 秒到 59 分59 秒期間時，報時電路報時控制信號。

當時間在 59 分 59 秒到 00分 00 秒期間時，分十位、分個位和秒十位均保持不變，分別為 5、9 和 5，因此可將分計數器十位的 Qc 和 Qa、個位的 Qd 和 Qa及秒計數器十位的 Qc 和 Qa 相與，從而產生報時控制信號。報時電路可選7個74F08D 來構成

6、電路復位

四、譯碼與顯示電路

1、顯示器原理（數碼管）

數碼管是數碼顯示器的俗稱。常用的數碼顯示器有半導體數碼管，熒光數碼管，輝光數碼管和液晶顯示器等。

本設計所選用的是半導體數碼管，是用發光二極管（簡稱LED）組成的字形來顯示數字，七個條形發光二極管排列成七段組合字形，便構成了半導體數碼管。半導體數碼管有共陽極和共陰極兩種類型。共陽極數碼管的七個發光二極管的陽極接在一起，而七個陰極則是獨立的。共陰極數碼管與共陽極數碼管相反，七個發光二極管的陰極接在一起，而陽極是獨立的。

當共陽極數碼管的某一陰極接低電平時，相應的二極管發光，可根據字形使某幾段二極管發光，所以共陽極數碼管需要輸出低電平有效的譯碼器去驅動。共陰極數碼管則需輸出高電平有效的譯碼器去驅動。

2、譯碼器原理（74LS47）

譯碼為編碼的逆過程。它將編碼時賦予代碼的含義“翻譯”過來。實現譯碼的邏輯電路成為譯碼器。譯碼器輸出與輸入代碼有唯一的對應關系。74LS47是輸出低電平有效的七段字形譯碼器，它在這里與數碼管配合使用，表2列出了74LS47的真值表，表示出了它與數碼管之間的關系。

四、詳細設計與調試

4.1 秒脈沖的產生

秒脈沖發生器

脈沖發生器是數字鐘的核心部分，它的精度和穩定度決定了數字鐘的質量，通常用晶體振蕩器產生標準頻率信號經過整形、分頻獲得1Hz的秒脈沖。石英晶體振蕩器的特點是振蕩頻率準確、電路結構簡單、頻率易調整。如晶32768 Hz，通過15次二分頻后可獲得1Hz的脈沖輸出。

4.2 秒計數、譯碼及顯示部分的設計

秒計數譯碼電路

秒計數器為M=60的計數器，即顯示00～59，采用中規模集成電路雙十進制計數器至少需要2片，因為10 < M < 100。它的個位為十進制，十位為六進制。本電路采用兩片74LS161實現。當個位計數至1010時，通過 74LS00 二輸入與非門連至清零端達到清零，當達到0000時，產生上升脈沖送給十位。十位計數至0110時清零。調試

六．總結

通過本次實驗對輸電知識有了更深入的了解，將其運用到了實際中來，明白了學習電子技術基礎的意義，也達到了其培養的目的。在實驗中，我也遇到了很多挫折，不過我都和同伴一一克服了，大家齊心協力解決了問題，使我明白了和他人共同合作的重要性。在以后的道路上我們也必須深刻認識到團隊合作精神，投入今后的發展之中。在進行電路連接的時候，在確保一切都連接無誤之后，時鐘顯示還是有問題，經過老師的指導不斷改正，還是出現這樣、那樣的問題，不過我們都堅持了下來，仔細測試電路，才明白原來應該這樣連接。尤其是時電路達到24要清零的時候，個位清零時鐘不是那么容易，后來請教了學長才明白需要經過一個與門電路，頓時茅塞頓開。成功就是在不斷摸索中前進實現的，遇到問題我們不能灰心、煩躁，甚至放棄，而要靜下心來仔細思考，分部檢查，找出最終的原因進行改正，這樣才會有進步，才會一步步向自己的目標靠近，才會取得自己所要追求的成功。

第五篇：數字時鐘課程設計

數字電子技術課程設計報告

一、設計目的

數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。

因此，我們此次設計與制做數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘.而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規模集成電路的作用及實用方法.且由于數字鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.二、設計要求

（1）設計指標

① 時間以12小時為一個周期； ② 顯示時、分、秒；

③ 具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間； ④ 計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時； ⑤ 為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號。（2）設計要求

① 畫出電路原理圖（或仿真電路圖）； ② 元器件及參數選擇； ③ 電路仿真與調試；

④ PCB文件生成與打印輸出。

（3）制作要求

自行裝配和調試，并能發現問題和解決問題。

（4）編寫設計報告

寫出設計與制作的全過程，附上有關資料和圖紙，有心得體會。

三、原理框圖

1．數字鐘的構成

數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。通常使用石英晶體振蕩器電路構成數字鐘。

0 / 12

（a）數字鐘組成框圖

2．晶體振蕩器電路

晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768Ｈz的方波信號，可保證數字鐘的走時準確及穩定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。一般輸出為方波的數字式晶體振蕩器電路通常有兩類，一類是用ＴＴＬ門電路構成；另一類是通過ＣＭＯＳ非門構成的電路，本次設計采用了后一種。如圖（b）所示，由ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振蕩器電路，Ｕ２實現整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作于放大區域，即非門的功能近似于一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。由于晶體具有較高的頻率穩定性及準確性，從而保證了輸出頻率的穩定和準確。

（b）CMOS 晶體振蕩器（仿真電路）/ 12 3．時間記數電路

一般采用10進制計數器如74HC290、74HC390等來實現時間計數單元的計數功能。本次設計中選擇74HC390。由其內部邏輯框圖可知，其為雙2-5-10異步計數器，并每一計數器均有一個異步清零端（高電平有效）。

秒個位計數單元為１０進制計數器，無需進制轉換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。ＣＰＡ（下降沒效）與１ＨZ秒輸入信號相連，Ｑ３可作為向上的進位信號與十位計數單元的ＣＰＡ相連。

秒十位計數單元為６進制計數器，需要進制轉換。將１０進制計數器轉換為６進制計數器的電路連接方法如圖 ２.４所示，其中Ｑ２可作為向上的進位信號與分個位的計數單元的ＣＰＡ相連。

十進制-六進制轉換電路

分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Ｑ３作為向上的進位信號應與分十位計數單元的ＣＰＡ相連，分十位計數單元的Ｑ２作為向上的進位信號應與時個位計數單元的ＣＰＡ相連。

時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為１２進制計數器，不是１０的整數倍，因此需將個位和十位計數單元合并為一個整體才能進行１２進制轉換。利用１片７４ＨＣ３９０實現１２進制計數功能的電路如圖（d）所示。

（d）十二進制電路

另外，圖（d）所示電路中，尚余－２進制計數單元，正好可作為分頻器２ＨZ輸出信號轉化為１ＨZ信號之用。

4．譯碼驅動及顯示單元電路

選擇ＣＤ４５１１作為顯示譯碼電路；選擇ＬＥＤ數碼管作為顯示單元電路。由CD4511把輸進來的二進制信號翻譯成十進制數字，再由數碼管顯示出來。這里的LED數碼管是采用共陰的方法連接的。

計數器實現了對時間的累計并以8421BCD碼的形式輸送到CD4511芯片，再由451/ 12 芯片把BCD碼轉變為十進制數碼送到數碼管中顯示出來。

5．校時電路

數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。即為用COMS與或非門實現的時或分校時電路，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處于校時狀態。

實際使用時，因為電路開關存在抖動問題，所以一般會接一個RS觸發器構成開關消抖動電路，所以整個較時電路就如圖（f）。

（f）帶有消抖電路的校正電路

6．整點報時電路

電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。

當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QＣ和QＡ、個位的QＤ和QＡ及秒計數器十位的QＣ和QＡ相與，從而產生報時控制信號。

報時電路可選74HC30來構成。74HC30為8輸入與非門。/ 12 說明：當時間在59分50秒到59分59秒期間時 分十位、分個 位和秒十位均保持不變，分別為5，9和5；因此，可以將分計數器十位的Qc和QA，個位的QD和QA及秒計數器十位的QC和QA相與，從而產生報時控制信號。IO1分計數器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分計數器個位的QD和QAIO456114V_0.5WIO512秒計數器十位的QC和QAIO674HC30D數字鐘設計－整點報時電路部分

四、元器件

1．四連面包板1塊（編號A45）2．鑷子1把 3．剪刀1把

4．共陰八段數碼管6個 5．網絡線2米/人 6．CD4511集成塊6塊 7．CD4060集成塊1塊 8．74HC390集成塊3塊 9．74HC51集成塊1塊 10．74HC00集成塊4塊 11．74HC30集成塊1塊 12．10MΩ電阻5個 13．500Ω電阻14個 14．30p電容2個

15．32.768k時鐘晶體1個 16．蜂鳴器10個（每班）1）芯片連接圖

1)74HC00D

2)CD4511 / 12

3)74HC390D

4)74HC51D

2．面包板的介紹

面包板一塊總共由五部分組成，一豎四橫，面包板本身就是一種免焊電板。面包板的樣式是：

/ 12 面包板的注意事項：

1． 面包板旁一般附有香蕉插座，用來輸入電壓、信號及接地。2． 上圖中連著的黑線表示插孔是相通的。

3． 拉線時，盡量將線緊貼面包板，把線成直角，避免交叉，也不要跨越元件。4． 面包板使用久后，有時插孔間連接銅線會發生脫落現象，此時要將此排插孔做記號。并不再使用。

五、各功能塊電路圖

數字鐘從原理上講是一種典型的數字電路，可以由許多中小規模集成電路組成，所以可以分成許多獨立的電路。

（一）六進制電路

由74HC390、7400、數碼管與4511組成，電路如圖一。

U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AV1 32Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U413DADBDCDD5OAOBOCODOE1211109151474HC390D43~ELOF~BI~LTOGVCC5V4511BD將十進制計數器轉換為六進制的連接方法

（二）十進制電路

由74HC390、7400、數碼管與4511組成，電路如圖二。/ 12 U4A3126U4B4574HC00D74HC00DComU3SEVEN_SEG_COM_KU1AV1 60Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U213DADBDCDD5OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT4511BD十進制接法測試仿真電路

（三）六十進制電路

由兩個數碼管、兩4511、一個74HC390與一個7400芯片組成，電路如圖三。

（四）雙六十進制電路

由2個六十進制連接而成，把分個位的輸入信號與秒十位的Qc相連，使其產生進位，電路圖如圖四。/ 12

ComComSEVEN_SEG_COM_KU1B6453U1A12U4SEVEN_SEG_COM_KU7U11BABCDEFG64513DADBDCDD5OAOBOCODOE~ELOF~BI~LTOG1211109151421CLR141INA1INB3U10A12ABCDEFG74HC00D74HC00DU3B15122INA2INB142CLR132QA2QB2QC2QD11109U2712674HC00D74HC00DU8A31QA1QB1QC1QD5677126U913DADBDCDD5OAOBOCODOE12111091514VCC5V74HC390D43U1C891011U1D12134511BD74HC390DComVCCU643~ELOF~BI~LTOG5VSEVEN_SEG_COM_K74HC00D74HC00DABCDEFG84511BDComU15C91011U16DSEVEN_SEG_COM_K1213U14U3A131INA1INB21CLR1QA1QB1QC1QD5677126U513DADBDCDD5OAOBOCODOE1211109151474HC00D74HC00DU12B15122INA2INB142CLR132QA2QB2QC2QD111097126U13DADBDCDD5OAOBOCODOEABCDEFG***14V1 100kHz 5V474HC390D43~ELOF~BI~LTOGVCC74HC390D5V43~ELOF~BI~LTOG4511BD4511BD

（五）時間計數電路

由1個十二進制電路、2個六十進制電路組成，因上面已有一個雙六十電路，只要把它與十二進制電路相連即可，詳細電路見圖五。

ComComComComComComU1SEVEN_SEG_COM_KU2SEVEN_SEG_COM_KU4SEVEN_SEG_COM_KU3SEVEN_SEG_COM_KU5SEVEN_SEG_COM_KU6SEVEN_SEG_COM_KABCDEFGABCDEFGABCDEFGVCCVCCABCDEFGABCDEFGABCDEFG5V***45VVCCVCC***49***45V***3121110***01514145V9VCCOG995V99OAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOG~LT~LT~EL~EL~BI~BI~ELDADCDDDADCDDDADC~LT~LT~LTDBDB~EL~EL~EL~BI~BIDADCDDDADCDDDADCDBDB3DBDD~BI5V73DBDD4511BD54511BD******12643U23CU25A74HC00D***8U21A74HC00D13111038U20C74HC00D3U19A74HC00D131110974HC00D9356356772QB1QD2QD2QD1QB1QC2QB2QC2QB2QC1QB1QA2QA2QA1QA1QC1QD2QA2QC2QD61QB2INA1CLR2CLR2CLR1INA1INB2INA2INB2INA2INB1INA1INA1INB74HC00D161CLR74HC390D6151INB74HC00D111CLRU26B74HC390D74HC390N1174HC390N74HC390DU20B1574HC00D1262INB74HC00D74HC00D***242V1 1000Hz 5V時，分，秒計時電路圖

（六）校正電路

由74CH51D、74HC00D與電阻組成，校正電路有分校正和時校正兩部分，電路如圖六。/ 12

142CLRU13AU16B1QA1QC1QDU24DU22BU14AU17BU20DU15AU18B74HC390N43~BI~LT4511BDOGU7U8OFU10VCC4511BDOGU9U114511BDOFU124511BD1010921921254***254IO1VCC正常輸入信號5V校正信號IO2R1U2C9108小時校正電路J110Mohm74HC00D注意：分校時時，不會進位到小時。U11111213910U2DKey = A12R210MohmIO313U2A8123時計數器IO574HC00D1123674HC00D正常輸入信號校正信號IO4R3U3A10Mohm12U2B456分計數器IO64574HC00D74HC51D3J274HC00DKey = B分鐘校正電路分校正時鎖定小時信號輸入R410MohmU3B456圖中采用基本RS觸發器構成開關消抖動電路，其中與非門選用74HC00；對J1和J2，因為校正信號與0相與為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態，當開關打向上時，情況正好與上述相反，這時電路處于校時狀態。74HC00D數字鐘設計－校時電路部分

（七）晶體振蕩電路

由晶體與2個30pF電容、1個4060、一個10兆的電阻組成，芯片3腳輸出2Hz的方波信號，電路如圖七。

（八）整點報時電路

由74HC30D和蜂鳴器組成，當時間在59:50到59:59時，蜂鳴報時，電路如圖八。/ 12 說明：當時間在59分50秒到59分59秒期間時 分十位、分個 位和秒十位均保持不變，分別為5，9和5；因此，可以將分計數器十位的Qc和QA，個位的QD和QA及秒計數器十位的QC和QA相與，從而產生報時控制信號。IO1分計數器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分計數器個位的QD和QAIO456114V_0.5WIO512秒計數器十位的QC和QAIO674HC30D數字鐘設計－整點報時電路部分

六、總接線元件布局簡圖

整個數字鐘由時間計數電路、晶體振蕩電路、校正電路、整點報時電路組成。

其中以校正電路代替時間計數電路中的時、分、秒之間的進位，當校時電路處于正常輸入信號時，時間計數電路正常計時，但當分校正時，其不會產生向時進位，而分與時的校位是分開的，而校正電路也是一個獨立的電路。

電路的信號輸入由晶振電路產生，并輸入各電路。簡圖如圖九。

七、芯片連接總圖

因仿真與實際元件上的差異，所以在原有的簡圖的基礎上，又按實際布局畫了這張按實際芯片布局的接線圖，如圖十。

八、總結

1． 實驗過程中遇到的問題及解決方法

① 面包板測試

測試面包板各觸點是否接通。

② 七段顯示器與七段譯碼器的測量 / 12 把顯示器與CD4511相連，第一次接時，數碼管完全沒有顯示數字，檢查后發現是數碼管未接地而造成的，接地后發現還是無法正確顯示數字，用萬用表檢測后，發現是因芯片引腳有些接觸不良而造成的，所以確認芯片是否接觸良好是非常重要的一件事。

③ 時間計數電路的連接與測試

六進制、十進制都沒有什么大的問題，只是芯片引腳的老問題，只要重新插過芯片就可以解決了。但在六十進制時，按圖接線后發現，顯示器上的數字總是100進制的，而不是六十進制，檢測后發現無論是線路的連通還是芯片的接觸都沒有問題。最后，在重對連線時發現是線路接錯引腳造成的，改過之后，顯示就正常了。

④ 校正電路

因上面程因引腳接錯而造成錯誤，所以校正電路是完全按照仿真圖所連的，在測試時，開始進行時校時時，沒有出現問題，但當進行到分校時時，發現計數電路的秒電路開始亂跳出錯。因此，電路一定是有地方出錯了，在反復對照后，發現是因為在接入校正電路時忘了把秒十位和分個位之間的連線拿掉而造成的，因此，在接線時一定要注意把不要的多余的線拿掉。

2． 設計體會

通過這次對數字鐘的設計與制作，讓我了解了設計電路的程序，也讓我了解了關于數字鐘的原理與設計理念，要設計一個電路總要先用仿真仿真成功之后才實際接線的。但是最后的成品卻不一定與仿真時完全一樣，因為，再實際接線中有著各種各樣的條件制約著。而且，在仿真中無法成功的電路接法，在實際中因為芯片本身的特性而能夠成功。所以，在設計時應考慮兩者的差異，從中找出最適合的設計方法。通過這次學習，讓我對各種電路都有了大概的了解，所以說，坐而言不如立而行，對于這些電路還是應該自己動手實際操作才會有深刻理解。

3． 對設計的建議

我希望老師在我們動手制作之前應先告訴我們一些關于所做電路的資料、原理，以及如何檢測電路的方法，還有關于檢測芯片的方法。這樣會有助于我們進一步的進入狀況，完成設計 / 12