第一篇：數字電子技術課程設計心得（小編推薦）

經過差不多一個星期的奮戰，我的搶答器終于完成了。在給老師檢查的那一刻，突然有一種如釋重負的感覺，從星期二道星期五，除上課以外的所有時間我都花在這里了，甚至連吃飯的時間都省掉，就為了這塊小小的電路板。幸好，結果沒有讓我太失望。雖然對于其他的同學來說完成的比較晚，但是我卻很欣慰，因為所有的東西都是自己完成的，電路板上的每一根線，每一個芯片，都是我自己安上去的，最重要的是，制作過程中所有的錯誤也都是自己找出來并更正的。其實在焊板之前，我并沒有下這么大的決心。心里總是有一種要別人幫助的期望，但是真正在焊板的時候才猛然發覺，原來我們班級選擇搶答器的就只有四位同學，更糟糕的是做在我們前面的自動化專業沒有搶答器這個選項。當時一下子就愣了，不知道在交板的時候我會是怎樣一種情況：是沒有實驗現象；沒做完；或是更糟糕的結果。我不敢想象。現在，我已經走出了那個實驗室，仔細想一想，從領板到交板，這一過程，讓我受益匪淺：

1． 器材領到了，心里總想著要快點開始。所以，拿著東西就立刻行動。因為之前根對所有本就對所有東西一無所知，只看到其他同學都拿著東西往板上裝，我也就跟著做。可是，等我所有的引腳都裝上去了才被同學告知，板上的孔是每三個用一個銅片相連的，也就是說，他們三個孔是相同的，在安裝的時候必須把他們隔開，可是，我卻完全沒有注意到這個問題，那一刻，真的感到一種很強烈的挫敗感。以為，這個實驗就這么被我弄砸了。不幸中的萬幸是，一般的引腳之間的距離都在三個孔以上，所以那些

不可能安錯，只有一個裝555芯片的引腳比較小。最后，在同學的幫助下，成功的幫我卸下了那個芯片引腳，我才能重新開始。

2． 裝完引腳之后，我開始布線。很快，我又遇到了一個嚴重的問題。就是因為在實驗之前完全沒有考慮過布線的問題，芯片的引腳都是憑自己的感覺胡亂裝上去的，根本沒有足夠的空間布出一副整齊的線路。但是因為所有的引腳都已經安裝上去了，已經沒有修改的余地，我也只能死馬當活馬醫，盡最大努力去布出每一根線。等布線完成之后一看，線路歪歪斜斜，沒有規律，更談不上美觀。再看一下其他某些同學的線路。有的簡直可以用藝術二字來形容。但是，沒有辦法，我只能接著往下做。

3． 等布線完成后，就開始測試了。我們這個搶答器的實驗有等兩部分：主電路和擴展電路。而且二者之間是分開的。我上面做的就只是主電路部分。可是等我接通電源一看，沒有一點反應，那幾根數碼管根本就沒有亮起來的念頭。我只有很無奈的開始進行檢查，沒有發現問題。一直到傍晚，我都停留在這個部分，沒有一點進展，而周圍有的做其他實驗的同學已經完成的差不多了，甚至已經有了實驗結果。而我，一直等到星期四下午才把主電路部分完成。在主電路的檢查過稱中，大致發現了一下幾個我的問題：

（一）每個芯片都有一個電源腳和一個地腳。而我在一開始的時

候竟然忘記了，這也就是一開始那個顯示器沒有任何顯示的原因。這也是我做這個實驗犯過的最嚴重的一個錯誤。

（二）開關問題。我們使用的開關跟仿真圖上的開關不一樣，仿

真圖上有多種開關可以選用。但是提供給我們做實物圖的開關就只有一種。（如下圖示）

在未接通時，1腳和3腳是接通的，2腳和4腳是接通的。但是在按下開關后，四個腳全部是接通的。在一開始，我把1腳和芯片對應的引腳相連，4腳和地相連，但是把三腳直接接5伏電源，而沒有接電阻（因為仿真圖上沒有電阻）。后面才發現，當把開關按下后，地和電源是直接接通的。所以在未接電阻時，也沒有正確的結果。

（三）電阻問題。知道做完實驗后才發現，電阻是實驗過程中非

常重要的一部分。這在我后面幫同學檢查線路的時候也發現了。那份線路沒有其他任何問題，就是把74LS279上面引出來的引腳與電源之間的那個電阻用的是5K，但是就是沒有結果，當我把那個電阻換成510歐姆的電阻之后，所有實驗現象就全出來了。而我自己開始的時候也是把那個電阻忘記了，也是一直沒有看到正確的顯示。

（四）芯片引腳。我們這個電路用到了74LS279。而我一開始就

按照仿真圖上的做法，直接用了兩個279芯片。后面才知道其

實只要一個芯片就可以。這當然也是歸結于自己開始的準備工作沒有做好。因為沒有認真仔細的看清楚每個芯片的使用情況。還有譯碼顯示管的引腳，等我連好線路圖的時候才發現我在網上找的那個引腳圖是錯誤的。

（五）連線。連線實際上也是制作電路板一個非常重要的方面。

連接過程中要時刻注意有沒有短路，有沒有斷路。在進行了很多次的修改之后，我的板上還是不能正確顯示所有的結果。結果還是0，0，2，2，4，4，6，7。根本沒有1,3,5這幾個數字。經過幾輪仔細的檢查后，才發現我的其中一個279芯片的引腳雖然看上去像連接在一起了，但是實際上他們之間并沒有通電。等更正過來后，終于0到7八個數字全部能過正確顯示。雖然這個過程非常漫長，但是，我卻有點享受其中的感覺。在老師檢查過后，老師又提出了另外一個問題：把0到7這幾個數字改成1到

8。心里想想也是，搶答器當然是希望數字一對一。而像我這種做法就是一號選手編號為0，二號選手編號為1??，八號選手編號為7。這樣當然會不方便。

做完主電路后，就開始做擴展電路。有了前面做主電路的經驗，所以在做擴展電路的時候就少走了很多彎路。但還是經過了一番曲折之后才看到實驗結果。

（一）首先也是開關問題。這次雖然接了電阻，但是我卻把接

74LS192芯片的引腳4和引腳五分別接電阻改成了兩端直接相連接一個電阻。其實，這在仿真圖上是可以的。但是就是

因為開關的不同導致接線的不同。后面我才發現，幾乎我們四個做搶答器實驗的同學都犯了這個錯誤。

（二）在做擴展電那個路圖時，我還發現了一個非常奇怪的問

題。因為我的仿真圖上74LS48與顯示管之間是接了排阻的，但是在連接實物圖時，為了節省位置，所以想把排阻去掉，但是在仿真圖上操作時，卻發現不能去掉排阻。可是事實上其他實驗中都用到了這兩個芯片，而且都沒有接排阻。后來，問了同學才知道，原來在仿真圖上去掉排阻就必須把顯示管上的接地端改成接GND端。這也讓我意識到，雖然，Multism容易掌握，但是實際上他有很多東西是不能隨便使用的。擴展電路比主電路完成要順利很多，所謂“實踐出真知”也就是這個道理吧。雖然，現在的我們因為面臨考試的原因時間變得非常緊張，而且這周也基本上完全沒有進行考試準備，反而覺得非常充實。也讓我有了很多體會：

1、團隊合作比較重要。開始的時候我一個人做，出現問題時候，自己找了好久才發現問題的所在。但是有幾次問了下同學或是和同學一起探討，問題很快就解決了。這也就是人多力量大吧，集思廣益，能把問題解決得更好。

2、焊接是一個鍛煉人動手能力的過程。要使自己的布線美觀而且焊接時有沒有虛焊，這要一個人要有耐心和細心。

3．做任何事情之前一定要認真做好準備。這樣才能未雨綢繆，做到

臨危不亂。如果所有的事情都等到發生了之后再去想辦法就已經來不及了。

3、這次課程設計給了我們一個很好的提高動手能力的機會。平常我們只是在頭腦中去抽象的記憶、理解那些課本上的理論知識。有的理論知識好像很懂，但是有的理論知識確是晦澀難懂的，甚至只是靠自己的死記硬背去記住。但是我們都知道，那樣的記憶只是一時的，很快你就會忘記。而這次的實習卻給了我們一個在實踐中靈活運用知識的機會，我們通過在實踐中發現問題，進而去書本中找相關的知識去解決問題，從而鞏固了理論知識。那樣的知識是你從根本上去認識它，理解它，所以你的記憶時間會很長。就像這次我對用過的這些芯片的引腳功能已經很熟悉一樣。我要感謝老師的細心教導和同學們的大力幫助，我相信這幾天的不懈努力會給我未來的學習帶來很多的啟發,我會在以后的工作生活中更好的理論聯系實際, 扎扎實實走好每一步。

第二篇：數字電子技術課程設計（模版）

數字電子技術課程設計

一、設計題目

1、多功能數字鐘的設計

設計要求：設計一個多功能數字鐘，要求能準確計時，并以數字形式顯示時、分、秒的時間，能校正時間。

2、數字頻率計的設計

設計要求：設計一個數字頻率計，要求可以測量方波、正弦波、三角波的頻率，并以四位十進制數字表示。

3、多路數字式競賽搶答器的設計

設計要求：設計一個可供六組參賽的數字式競賽搶答器，每組設計一個搶答按鈕，要求具有第一搶答信號的鑒別和鎖存功能，具有計分及計時功能，設置犯規報警。

4、病房呼叫系統

設計要求：用1~5個開關模擬5個病房的呼叫輸入信號，1號優先級最高；1~5優先級依次降低； 用一個數碼管顯示呼叫信號的號碼；沒信號呼叫時顯示0；有多個信號呼叫時，顯示優先級最高的呼叫號（其它呼叫號用指示燈顯示）；凡有呼叫發出的呼叫聲；對低優先級的呼叫進行存儲，處理完高優先級的呼叫，再進行低優先級呼叫的處理。

5、籃球24S倒計時

設計要求：具有顯示24S計時功能；設置外部操作開關，控制計時器的直接清零、啟動和暫停連續功能計時器為24S遞減計時器，其計時時間間隔為1S，計時器減計時到零時，發出報警信號。

6、16路數顯報警器

設計要求：設計16路數顯報警器，16路中某一路斷開時（可用高低電平表示斷開和接通），用十進制數顯示該路編號，并發出聲音信號；報警時間持續10秒鐘；當多路報警時，要有優先級，并將低優先級的報警存儲，處理完高優先級報警后，再處理之。

7、六十進制計數器。

設計要求：能實現六十進制計數，采用數碼顯示數字，有暫停功能，方波產生電路可不必設計。

8、電子門鈴

設計要求：設計一個電子門鈴，響聲為“嘀嘀”聲，或者叮咚聲等；響聲持續20S9、故障指示電路

設計要求：

1、一臺設備出故障，黃燈亮；兩臺設備出故障，紅燈亮；三臺設備出故障，黃燈和紅燈都亮。

2、設備工作或故障可用開關來模擬

二、課程設計說明書與圖紙要求

課程設計說明書包括內容：

1．設計任務及主要技術指標和要求；

2．選定方案的論證及整體電路的工作原理；

3．單元電路的設計計算，元器件選擇，電路圖；

4． 按國家有關標準畫出整體電路圖，列出元件、器件明細表；

5．對設計成果作出評價，說明本設計特點和存在的問題，提出改進意見，心得體會。

第三篇：數字電子技術基礎課程設計

蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

蘇州科技大學 電子與信息工程學院

數字電子技術基礎課程設計報告

專業班級：電子1412 學號：14200106214

姓名：孫瑋

指導教師：潘欣裕

2016年

07月

03日

蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

一、基礎部分（共55分，利用下列芯片，構建出具有驗證其邏輯或時序功能的系統，實現仿真電路，并附詳細參數計算及說明）1.1、基于74138、74148編碼、解碼系統。（10分）

圖1

圖2 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖1為編碼器電路，圖2為解碼器電路。他們的邏輯轉換表如下所示。

圖3

圖4 74HC148在S=0電路正常的工作狀態下，允許I0~ I7當中同時有幾個輸入端為低電

’’平，即有編碼輸入信號。I7的優先級最高，I0的優先級最低。當有多個輸入時，編碼器只

’’’會對優先級最高的進行編碼，優先級較低的不會進行編碼。當出現Y2、Y1、Y0都為0時，’’’可以用Ys和Yex的不同狀態來區分。只有當S為0時。編碼器才會工作，不為0 時，編碼

’’器不工作，輸出均為1。有輸入時Ys為1，Yex為0，當使用兩片接成16-4編碼器時，第一’’片的Ys連到第二片的S。

’’ 74HC138只有當S1=1，且S2=S3=0時才會工作。數據由S1段輸入，由A2A1A0來確定輸出口，所以S1成為數據輸入端，A2A1A0為地址輸入端，以反碼輸出。

將73HC148的輸出作為74HC138的地址輸入可以實現完整的編碼解碼電路。’

’

’1.2、基于74161或74160的計數電路。（10分）蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖5 圖5所示為基于74HC161的計數電路。該電路是由兩片74HC161級聯實現的256進制計數器。其輸入端邏輯電平如下圖所示。

圖6

’74HC161為十六進制計數器，其從0000到1111計數。RD為0時，74HC161不論其他引

’’腳的接法直接異步置零，當CLK為上升沿時，且RD為1，LD=0是芯片工作在預置數狀態，’’同步置數；CLK上升沿，RD=LD=1，芯片處于計數狀態，每來一次上升沿，芯片會有一次加一。圖中芯片處于計數狀態，~LOAD和~CLR接1，ENP與ENT接1，芯片開始正常計數。當數據加到1111時，在RCO處產生進位。此外，通過多個級聯可以實現多進制的計數器。

1.3、基于74151數據選擇器的功能電路。（10分）

圖7所示為基于74151數據選擇器的功能電路。圖8所示為74151數據選擇器的邏輯轉換表。74151是八選一的數據選擇器，使用ABC輸入地址代碼，可以選擇八個數據中的一個，并在Y輸出，~W輸出Y的取反值。例如如圖中所示，當輸入為D0=D1=D2=D4=D5=1，D3=D6=D7=0，A=0，B=C=1，數據選擇器選擇了D3，所以表現在二極管上是不導通。

蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖7

圖8 1.4、基于JK觸發器的時序電路。（10分）

圖9 圖9所示為由四個JK觸發器構成的十六進制計數電路。其輸出波形如下圖所示。

圖10 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

由圖可見，各觸發器驅動方程分別為T0=1 T1=Q0 T2=Q0Q1 T3=Q0Q1Q2。將上式代入T觸發器

*’*’’*’（由JK觸發器構成）的特性方程可得Q0=Q0Q1=Q0Q1+Q0Q1 Q2=Q0Q1Q2 *’’’Q3=Q0Q1Q2Q3+(Q0Q1Q2)Q3+(Q0Q1Q2)Q3。電路輸出方程為C= Q0Q1Q2Q3。其電路狀態轉換表如下圖所示。

圖11

1.5、555的信號產生電路、施密特觸發電路各一個。（15分）

圖12 如圖12所示為基于施密特觸發器的整波電路。它的功能是將正弦波轉化為方波信號。仿真的示波器截圖如下圖所示。蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖13 如圖14所示為基于555定時器的多諧振蕩電路。其充電周期T1=Ln2*（R1+R2）C2，放電周期T2=Ln2*R1*C2，T=T1+T2。因此，圖中電路所產生信號頻率為f=1/T=476Hz。測量波形如下圖所示。

圖14 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

二、提高部分（40分）

2.1、制作一個時鐘電路，具有時、分、秒顯示、重置、預置等功能，要求寫出必要的設計過程，并畫出對應的邏輯圖，實現仿真。（15分）計數部分截圖如圖15所示；置數如圖16所示；復位如圖17所示。

1、秒鐘設計：

秒鐘是六十進制，用兩片74HC160實現，第一片作為秒，十進制，第二片作為十秒，設置成六進制，并將第一片的進位信號連接到第二片的ENT與ENP；秒位滿十進制進位溢出給十秒位計數信號，所以秒位計十次，十秒位計一次，從而實現六十進制。74HC160輸出端接數碼管讀出計數。

2、分鐘設計：

原理和秒鐘一樣，也是采用六十進制。

3、時鐘設計：

時鐘與之前兩個不一樣，設置為二十四進制，整體進行置數，當時鐘達到24時直接置零，從頭開始計數。

4、秒鐘與分鐘之間的連接：

當秒鐘計到59時，會對分鐘產生進位。所以用與門將秒位的二進制九和十秒位上的二進制五通過與門連接到分鐘的ENT/ENP使得分鐘正常計數開始，從而實現秒鐘計數六十次，分鐘計數一次。

5、分鐘與時鐘的連接：

原理與秒鐘和分鐘的連接類似，將秒鐘和分鐘上的二進制位的59通過一個與門連接到時鐘的ENP/ENT，使得時鐘得以正常計數，從而實現分鐘計數60，時鐘計數一次。

6、整體時鐘的置零：

將各個位的CLR位引出來和六進制的復位連線經與門之后連接到單刀雙擲開關上，CLR是低電平有效，所以當單刀雙擲開關接地時，整個時鐘電路時置零。

7、整體時鐘電路置數：

將每一片的74HC160的輸入端連接到一個開關，通過控制開關的連接控制輸入1或者0。將所有芯片的Load端引至一個單刀雙擲開關，低電平有效，從而實現同時置數。

以上就是設計時鐘電路的簡要思路。

圖15 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

圖16

圖17

2.2、用兩片四位全加器74283和必要的邏輯門設計一個數制轉換電路，實現將輸入的兩位十進制數轉換成二進制數，十進制數的輸入采用8421BCD碼來表示，要求寫出必要的設計過程，并畫出對應的邏輯圖，實現仿真。（15分）

圖18 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

如圖18所示為仿真的截圖。其左端輸入BCD碼10001001，右端LED顯示的是01011001，均分別為十進制數89。設計思路：

假設有一個兩位十進制數X，其對應的八位BCD碼為ABCDEFGH，即ABCD*(10000)BCD +EFGH=(X)10。上式=ABCD*（1000）B+ABCD*（10）B+EFGH，所以二進制為ABCD000+ABCD0 +EFGH=ABCD000+ ABCD0+0EFG0+H。由上式可知，H可以直接輸出，其為二進制的最低位。然后我們可以用第一片74283將ABCD與0EFG求和，將得到的結果設為KLMN，進位為O。于是二進制數可以表示為KLMN0+ O00000+ABCD000+H。由此可見，M與N分別為二進制的倒數第三與第二位。而其前四位可由74283將ABCD與OKL相加得到，最終輸出七位二進制數。

2.3、自主設計一個具有特定功能，且包含4個以上不同類型芯片的系統，要求寫出必要的設計過程，并畫出對應的邏輯圖，實現仿真。（10分）

本部分我自主設計了一個四位二進制乘法器，其仿真截圖如下所示。圖中兩個輸入端分別輸入了1011與1101，其乘法運算結果為10001111，與仿真結果相符。

圖19 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告

電子1412

姓名：孫瑋

設計思路：

假設一個四位二進制數為ABCD，另外一個為EFGH，則其相乘的運算過程為：ABCD*EFGH=(A*E)(B*E)(C*E)(D*E)000+(A*F)(B*F)(C*F)(D*F)00+(A*G)(B*G)(C*G)(D*G)0+(A*H)(B*H)(C*H)(D*H)。因此我們可以將EFGH每一位提出來與ABCD每一位相乘，然后將其加起來求和。這里提出EFGH中每一位的過程可以通過移位寄存器實現。此外，因為74HC283只能實現4位二進制的全加過程，因此每次相加完都需要將和的最低位取出進行保存。此處保存使用移位寄存器（因為前面我們使用了移位寄存器，且其也移動四位，所以可以使用前面使用的移位寄存器來實現數據的保存）。另外，因為74HC283不是時序邏輯電路，所以需要將它輸出的用于下一步求和的數據（此處的數據為求和結果的高三位與進位）存于寄存器中。等待下個上升沿到來后，將數據傳輸到74HC283的B輸入口（B4輸入進位，B3~B1輸入前一次求和結果的高三位）。由此，經過四個周期之后，乘法運算就全部計算完畢。但由于在運行完四個周期后還會繼續運行，導致數據無法保存，所以需要加一個計數器（這里采用74HC160）。當計數計到0100的時候，通過邏輯電路將時鐘信號與計數器停止。下次運行時只需摁下復位開關將寄存器與計數器復位即可進行下次運算。

第四篇：數字電子技術電路課程設計

數字電子技術電路課程設計

題 目：數字時鐘說明書

所在學院：信息工程學院

專 業：通信工程

班 級：

授課教師：

小組成員：

時 間：

16--1

2014-6-10

數字時鐘說明書

數字鐘是一種用數字電子技術實現時，分，秒計時的裝置，具有較高的準確性和直 觀性等各方面的優勢，而得到廣泛的應用。此次設計數字電子鐘是為了了解數字鐘的原理，在設計數字電子鐘的過程中，用 數字電子技術的理論和制作實踐相結合，進一步加深數字電子技術課程知識的理解和應用，同時學會使用Multisim電子設計軟件。

一、設計目的

1.熟悉集成電路的引腳安排.2.掌握各芯片的邏輯功能及使用方法.3.了解面包板結構及其接線方法.4.了解數字鐘的組成及工作原理.5.熟悉數字鐘的設計與制作.二、設 計 要求

1.顯示時，分，秒，用24小時制 2.能夠進行校時，可以對數字鐘進行調時間 1.設計指標

時間以24小時為一個周期;顯示時,分,秒;有校時功能,可以分別對時及分進行單獨校時,使其校正到標準時間;為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號.畫出電路原理圖(或仿真電路圖);判斷元器件及參數選擇;電路仿真與調試;PCB文件生成與打印輸出.3.制作要求 自行裝配和調試,并能發現問題和解決問題.4.編寫設計報告 寫出設計與制作的全過程,附上有關資料和圖紙,有心得體會.1.數字鐘的構成

數字鐘實際上是一個對標準頻率(1HZ)進行計數的計數電路.由于計數的起始時間不可能與標準時間(如北京時間)一致,故需要在電路上加一個校時電路,同時標準的1HZ時間信號必須做到準確穩定.通常使用石英晶體振蕩器電路構成數字鐘.圖 3-1所示為數字鐘的一般構成框圖.1.秒脈沖發生器 脈沖發生器是數字鐘的核心部分，它的精度和穩定度決定了數字鐘的質量，通常用晶體振蕩器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻后可獲得1Hz的脈沖輸出.2.計數譯碼顯示

秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。

⑴晶體振蕩器電路

晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768Hz的方波信號,可保證數字鐘的走時準確及穩定.不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路.⑵分頻器電路

分頻器電路將32768Hz的高頻方波信號經32768()次分頻后得到1Hz的方波信號供秒計數器進行計數.分頻器實際上也就是計數器.⑶時間計數器電路

時間計數電路由秒個位和秒十位計數器,分個位和分十位計數器及時個位和時十位計數器電路構成,其中秒個位和秒十位計數器,分個位和分十位計數器為60進制計數器,而根據設計要求,時個位和時十位計數器為12進制計數器.⑷譯碼驅動電路

譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態,并且為保證數碼管正常工作提供足夠的工作電流.⑸數碼管

數碼管通常有發光二極管(LED)數碼管和液晶(LCD)數碼管,本設計提供的為LED數碼管.2.數字鐘的工作原理 1)晶體振蕩器電路

晶體振蕩器是構成數字式時鐘的核心,它保證了時鐘的走時準確及穩定.晶體XTAL的頻率選為32768HZ.該元件專為數字鐘電路而設計,其頻率較低,有利于減少分頻器級數.當要求頻率準確度和穩定度更高時,還可接入校正電容并采取溫度補償措施.由于CMOS電路的輸入阻抗極高,因此反饋電阻R1可選為1.8KΩ.較高的反饋電阻有利于提高振蕩頻率的穩定性.2)分頻器電路

通常,數字鐘的晶體振蕩器輸出頻率較高,為了得到1Hz的秒信號輸入,需要對振蕩器的輸出信號進行分頻.通常實現分頻器的電路是計數器電路,一般采用多級2進制計數器來實現.例如,將32768Hz的振蕩信號分頻為1HZ的分頻倍數為32768(215),即實現該分頻功能的計數器相當于15極2進制計數器.常用的2進制計數器有74HC393等.3）6進制計數器轉換電路

分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同,只不過分個位計數單元的Q3作為向上的進位信號應與分十位計數單元的CPA相連,分十位計數單元的Q2作為向上的進位信號應與時個位計數單元的CPA相連.時個位計數單元電路結構仍與秒或個位計數單元相同,但是要求,整個時計數單元應為12進制計數器,不是10的整數倍,因此需將個位和十位計數單元合并為一個整體才能進行12進制轉換.利用1片74HC390實現12進制計數功能的電路如圖3-6所示.4)譯碼驅動及顯示單元

計數器實現了對時間的累計以8421BCD碼形式輸出,選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流,選用CD4511作為顯示譯碼電路,選用LED數碼管作為顯示單元電路.5)校時電源電路

當重新接通電源或走時出現誤差時都需要對時間進行校正.通常,校正時間的方法是:首先截斷正常的計數通路,然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端,校正好后,再轉入正常計時狀態即可.根據要求,數字鐘應具有分校正和時校正功能,因此,應截斷分個位和時個位的直接計數通路,并采用正常計時信號與校正信號可以隨時切換的電路接入其中.圖3-7所示即為帶有基本RS觸發器的校時電路, 1.實驗中所需的器材 5V電源.面包板1塊.示波器.萬用表.鑷子1把.剪刀1把.網絡線2米/人.共陰八段數碼管6個.HD74LS48P芯片6個.HD74LS90P芯片6個.HD74LS08P芯片2個.555芯片一個.1.8KΩ電阻一個.設計圖為：

面包板內部結構圖

面包板右邊一列上五組豎的相通,下五組豎的相通,面包板的左邊上下分四組,每組中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之間不相通.個功能塊電路圖

一個CD4511和一個LED數碼管連接成一個CD4511驅動電路,數碼管可從0---9顯示,以次來檢查數碼管的好壞,見附圖5-1.利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00連接成一個十進制計數器,電路在晶振的作用下數碼管從0—9顯示, 總接線元件布局簡圖,見附圖6-1 芯片連接圖見附圖7-1 八,總結

設計過程中遇到的問題及其解決方法.在檢測面包板狀況的過程中,出現本該相通的地方卻未通的狀況,后經檢驗發現是由于萬用表筆尖未與面包板內部垂直接觸所至.在檢測CD4511驅動電路的過程中發現數碼管不能正常顯示的狀況,經檢驗發現主要是由于接觸不良的問題,其中包括線的接觸不良和芯片的接觸不良,在實驗過程中,數碼管有幾段二極管時隱時現,有時會消失.用5V電源對數碼管進行檢測,一端接地,另一端接觸每一段二極管,發現二極管能正常顯示的,再用萬用表歐姆檔檢測每一根線是否接觸良好,在檢測過程中發現有幾根線有時能接通,有時不能接通,把接觸不好的線重新接過后發現能正常顯示了.其次是由于芯片接觸不良的問題,用萬用表歐姆檔檢測有幾個引腳本該相通的地方卻未通,而檢測的導線狀況良好,其解決方法為把CD4511的芯片拔出,根據面包板孔的的狀況重新調整其引腳,使其正對于孔,再用力均勻地將芯片插入面包板中,此后發現能正常顯示,本次實驗中還發現一塊壞的LED數碼管和兩塊壞的CD4511,經更換后均能正常顯示.在連接晶振的過程中,晶振無法起振.在排除線與芯片的接觸不良問題后重新對照電路圖,發現是由于12腳未接地所至.在連接六進制的過程中,發現電路只能4,5的跳動,后經發現是由于接到與非門的引腳接錯一根所至,經糾正后能正常顯示.在連接校正電路的過程中,出現時和分都能正常校正時,但秒卻受到影響,特別時一較分鐘的時候秒亂跳,而不校時的時候,秒從40跳到59,然后又跳回40,分和秒之間無進位,電路在時,分,秒進位過程中能正常顯示,故可排除芯片和連線的接觸不良的問題.經檢查,校正電路的連線沒有錯誤,后用萬用表的直流電壓檔帶電檢測秒十位的QA,QB,QC和QD腳,發現QA腳時有電壓時而無電壓,再檢測秒到分和分到時的進位端,發現是由于秒到分的進位未拔掉所至.在制作報時電路的過程中,發現蜂鳴器在57分59秒的時候就開始報時,后經檢測電路發現是由于把74HC30芯片當16引腳的芯片來接,以至接線都錯位,重新接線后能正常報時.連接分頻電路時,把時個位的QD和時十位的1腳斷開,然后時十位的1腳接到晶振的3腳,時十位的3腳接到秒個位的1腳,所連接的電路圖無法正常工作,時十位從0-9的跳,時個位只能顯示一個0,在這個電路中3腳的分頻用到兩次,故無法正常顯示,因此要把12進制接到74HC390的一個邏輯電路空出來用于分頻即可,因此把時十位的CD4511的12,6腳接地,7腳改為接74HC390的5腳,74HC390的3,4腳斷開,然后4腳接9腳即可,其中空出的74HC390的3腳就可用于2Hz的分頻,分頻后變為1Hz,整個電路也到此為正常的數字鐘計數.2.設計體會

在此次的數字鐘設計過程中,更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法.在連接六進制,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯時便能準確地找出錯誤所在并及時糾正了.在設計電路中,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實際的電路連接中往往容易遺漏.又例如74HC390芯片,其本身就是一個十進制計數器,在仿真電路中必須連接反饋線才能正常顯示,而在實際電路中無需再連接,因此仿真圖和電路連接圖還是有一定區別的.在設計電路的連接圖中出錯的主要原因都是接線和芯片的接觸不良以及接線的錯誤所引起的.3.對該設計的建議

此次的數字鐘設計重在于仿真和接線,雖然能把電路圖接出來,并能正常顯示,但對于電路本身的原理并不是十分熟悉.總的來說,通過這次的設計實驗更進一步地增強了實驗的動手能力.

第五篇：數字電子技術課程設計報告

數字電子技術課程設計報告 題 目: 數字鐘的設計與制作

學 年 學 期:

專 業 班 級: 學 號:

姓 名:

指導教師及職稱: 時 間: 地點： 設計目的

熟悉集成電路的引腳安排.掌握各芯片的邏輯功能及使用方法.了解面包板結構及其接線方法.了解數字鐘的組成及工作原理.熟悉數字鐘的設計與制作.設計要求 1.設計指標

時間以24小時為一個周期;顯示時,分,秒;有校時功能,可以分別對時及分進行單獨校時,使其校正到標準時間;計時過程具有報時功能,當時間到達整點前5秒進行蜂鳴報時;為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號.2.設計要求

畫出電路原理圖(或仿真電路圖);元器件及參數選擇;電路仿真與調試;PCB文件生成與打印輸出.3.制作要求 自行裝配和調試,并能發現問題和解決問題.4.編寫設計報告 寫出設計與制作的全過程,附上有關資料和圖紙,有心得體會.設計原理及其框圖 1.數字鐘的構成

數字鐘實際上是一個對標準頻率(1HZ)進行計數的計數電路.由于計數的起始時間不可能與標準時間(如北京時間)一致,故需要在電路上加一個校時電路,同時標準的1HZ時間信號必須做到準確穩定.通常使用石英晶體振蕩器電路構成數字鐘.圖 3-1所示為數字鐘的一般構成框圖.圖3-1 數字鐘的組成框圖 ⑴晶體振蕩器電路

晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768Hz的方波信號,可保證數字鐘的走時準確及穩定.不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路.⑵分頻器電路 分頻器電路將32768Hz的高頻方波信號經32768()次分頻后得到1Hz的方波信號供秒計數器進行計數.分頻器實際上也就是計數器.⑶時間計數器電路

時間計數電路由秒個位和秒十位計數器,分個位和分十位計數器及時個位和時十位計數器電路構成,其中秒個位和秒十位計數器,分個位和分十位計數器為60進制計數器,而根據設計要求,時個位和時十位計數器為12進制計數器.⑷譯碼驅動電路

譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態,并且為保證數碼管正常工作提供足夠的工作電流.⑸數碼管

數碼管通常有發光二極管(LED)數碼管和液晶(LCD)數碼管,本設計提供的為LED數碼管.2.數字鐘的工作原理 1)晶體振蕩器電路

晶體振蕩器是構成數字式時鐘的核心,它保證了時鐘的走時準確及穩定.圖3-2所示電路通過CMOS非門構成的輸出為方波的數字式晶體振蕩電路,這個電路中,CMOS非門U1與晶體,電容和電阻構成晶體振蕩器電路,U2實現整形功能,將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波.輸出反饋電 阻R1為非門提供偏置,使電路工作于放大區域,即非門的功能近似于一個高增益的反相放大器.電容C1,C2與晶體構成一個諧振型網絡,完成對振蕩頻率的控制功能,同時提供了一個180度相移,從而和非門構成一個正反饋網絡,實現了振蕩器的功能.由于晶體具有較高的頻率穩定性及準確性,從而保證了輸出頻率的穩定和準確.晶體XTAL的頻率選為32768HZ.該元件專為數字鐘電路而設計,其頻率較低,有利于減少分頻器級數.從有關手冊中,可查得C1,C2均為30pF.當要求頻率準確度和穩定度更高時,還可接入校正電容并采取溫度補償措施.由于CMOS電路的輸入阻抗極高,因此反饋電阻R1可選為10MΩ.較高的反饋電阻有利于提高振蕩頻率的穩定性.非門電路可選74HC00.圖3-2 COMS晶體振蕩器 2)分頻器電路

通常,數字鐘的晶體振蕩器輸出頻率較高,為了得到1Hz的秒信號輸入,需要對振蕩器的輸出信號進行分頻.通常實現分頻器的電路是計數器電路,一般采用多級2進制計數器來實現.例如,將32768Hz的振蕩信號分頻為1HZ的分頻倍數為32768(215),即實現該分頻功能的計數器相當于15極2進制計數器.常用的2進制計數器有74HC393等.本實驗中采用CD4060來構成分頻電路.CD4060在數字集成電路中可實現的分頻次數最高,而且CD4060還包含振蕩電路所需的非門,使用更為方便.CD4060計數為14級2進制計數器,可以將32768HZ的信號分頻為2HZ,其內部框圖如圖3-3所示,從圖中可以看出,CD4060的時鐘輸入端兩個串接的非門,因此可以直接實現振蕩和分頻的功能.圖3-3 CD4046內部框圖 3)時間計數單元

時間計數單元有時計數,分計數和秒計數等幾個部分.時計數單元一般為12進制計數器計數器,其輸出為兩位8421BCD碼形式;分計數和秒計數單元為60進制計數器,其輸出也為8421BCD碼.一般采用10進制計數器74HC390來實現時間計數單元的計數功能.為減少器件使用數量,可選74HC390,其內部邏輯框圖如圖 2.3所示.該器件為雙2—5-10異步計數器,并且每一計數器均提供一個異步清零端(高電平有效).圖3-4 74HC390(1/2)內部邏輯框圖

秒個位計數單元為10進制計數器,無需進制轉換,只需將QA與CPB(下降沿有效)相連即可.CPA(下降沒效)與1HZ秒輸入信號相連,Q3可作為向上的進位信號與十位計數單元的CPA相連.秒十位計數單元為6進制計數器,需要進制轉換.將10進制計數器轉換為6進制計數器的電路連接方法如圖3-5所示,其中Q2可作為向上的進位信號與分個位的計數單元的CPA相連.圖3-5 10進制——6進制計數器轉換電路

分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同,只不過分個位計數單元的Q3作為向上的進位信號應與分十位計數單元的CPA相連,分十位計數單元的Q2作為向上的進位信號應與時個位計數單元的CPA相連.時個位計數單元電路結構仍與秒或個位計數單元相同,但是要求,整個時計數單元應為12進制計數器,不是10的整數倍,因此需將個位和十位計數單元合并為一個整體才能進行12進制轉換.利用1片74HC390實現12進制計數功能的電路如圖3-6所示.另外,圖3-6所示電路中,尚余-2進制計數單元,正好可作為分頻器2HZ輸出信號轉化為1HZ信號之用.圖3-6 12進制計數器電路 4)譯碼驅動及顯示單元

計數器實現了對時間的累計以8421BCD碼形式輸出,選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流,選用CD4511作為顯示譯碼電路,選用LED數碼管作為顯示單元電路.5)校時電源電路

當重新接通電源或走時出現誤差時都需要對時間進行校正.通常,校正時間的方法是:首先截斷正常的計數通路,然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端,校正好后,再轉入正常計時狀態即可.根據要求,數字鐘應具有分校正和時校正功能,因此,應截斷分個位和時個位的直接計數通路,并采用正常計時信號與校正信號可以隨時切換的電路接入其中.圖3-7所示即為帶有基本RS觸發器的校時電路, 圖3-7 帶有消抖動電路的校正電路 6)整點報時電路

一般時鐘都應具備整點報時電路功能,即在時間出現整點前數秒內,數字鐘會自動報時,以示提醒.其作用方式是發出連續的或有節奏的音頻聲波,較復雜的也可以是實時語音提示.根據要求,電路應在整點前10秒鐘內開始整點報時,即當時間在59分50秒到59分59秒期間時,報時電路報時控制信號.報時電路選74HC30,選蜂鳴器為電聲器件.元器件

1.實驗中所需的器材 5V電源.面包板1塊.示波器.萬用表.鑷子1把.剪刀1把.網絡線2米/人.共陰八段數碼管6個.CD4511集成塊6塊.CD4060集成塊1塊.74HC390集成塊3塊.74HC51集成塊1塊.74HC00集成塊5塊.74HC30集成塊1塊.10MΩ電阻5個.500Ω電阻14個.30p電容2個.32.768k時鐘晶體1個.蜂鳴器.2.芯片內部結構圖及引腳圖

圖4-1 7400 四2輸入與非門 圖4-2 CD4511BCD七段譯碼/驅動器 圖4-3 CD4060BD 圖4-4 74HC390D 圖4-5 74HC51D 圖4-6 74HC30 3.面包板內部結構圖

面包板右邊一列上五組豎的相通,下五組豎的相通,面包板的左邊上下分四組,每組中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之間不相通.個功能塊電路圖

一個CD4511和一個LED數碼管連接成一個CD4511驅動電路,數碼管可從0---9顯示,以次來檢查數碼管的好壞,見附圖5-1.圖5-1 4511驅動電路

利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00連接成一個十進制計數器,電路在晶振的作用下數碼管從0—9顯示,見附圖5-2.圖5-2 74390十進制計數器

利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00和一個晶振連接成一個六進制計數器,數碼管從0—6顯示,見附圖5-3.圖5-3 74390六進制計數器 利用一個六進制電路和一個十進制連接成一個六十進制電路,電路可從0—59顯示,見附圖5-4.圖5-4 六十進制電路

利用兩個六十進制的電路合成一個雙六十進制電路,兩個六十進制之間有進位,見附圖5-5.圖5-5 雙六十進制電路

利用CD4060,電阻及晶振連接成一個分頻——晶振電路,見附圖5-6.圖5-6 分頻—晶振電路

利用74HC51D和74HC00及電阻連接成一個校時電路,見附圖5-7.圖5-7 校時電路

利用74HC30和蜂鳴器連接成整點報時電路.見附圖5-8.圖5-8 整點報時電路

利用兩個六十進制和一個十二進制連接成一個時,分,秒都會進位的電路總圖,見附圖5-9.圖5-9 時,分,秒的進位連接圖 總接線元件布局簡圖,見附圖6-1 芯片連接圖見附圖7-1 八,總結

設計過程中遇到的問題及其解決方法.在檢測面包板狀況的過程中,出現本該相通的地方卻未通的狀況,后經檢驗發現是由于萬用表筆尖未與面包板內部垂直接觸所至.在檢測CD4511驅動電路的過程中發現數碼管不能正常顯示的狀況,經檢驗發現主要是由于接觸不良的問題,其中包括線的接觸不良和芯片的接觸不良,在實驗過程中,數碼管有幾段二極管時隱時現,有時會消失.用5V電源對數碼管進行檢測,一端接地,另一端接觸每一段二極管,發現二極管能正常顯示的,再用萬用表歐姆檔檢測每一根線是否接觸良好,在檢測過程中發現有幾根線有時能接通,有時不能接通,把接觸不好的線重新接過后發現能正常顯示了.其次是由于芯片接觸不良的問題,用萬用表歐姆檔檢測有幾個引腳本該相通的地方卻未通,而檢測的導線狀況良好,其解決方法為把CD4511的芯片拔出,根據面包板孔的的狀況重新調整其引腳,使其正對于孔,再用力均勻地將芯片插入面包板中,此后發現能正常顯示,本次實驗中還發現一塊壞的LED數碼管和兩塊壞的CD4511,經更換后均能正常顯示.在連接晶振的過程中,晶振無法起振.在排除線與芯片的接觸不良問題后重新對照電路圖,發現是由于12腳未接地所至.在連接六進制的過程中,發現電路只能4,5的跳動,后經發現是由于接到與非門的引腳接錯一根所至,經糾正后能正常顯示.在連接校正電路的過程中,出現時和分都能正常校正時,但秒卻受到影響,特別時一較分鐘的時候秒亂跳,而不校時的時候,秒從40跳到59,然后又跳回40,分和秒之間無進位,電路在時,分,秒進位過程中能正常顯示,故可排除芯片和連線的接觸不良的問題.經檢查,校正電路的連線沒有錯誤,后用萬用表的直流電壓檔帶電檢測秒十位的QA,QB,QC和QD腳,發現QA腳時有電壓時而無電壓,再檢測秒到分和分到時的進位端,發現是由于秒到分的進位未拔掉所至.5 在制作報時電路的過程中,發現蜂鳴器在57分59秒的時候就開始報時,后經檢測電路發現是由于把74HC30芯片當16引腳的芯片來接,以至接線都錯位,重新接線后能正常報時.連接分頻電路時,把時個位的QD和時十位的1腳斷開,然后時十位的1腳接到晶振的3腳,時十位的3腳接到秒個位的1腳,所連接的電路圖無法正常工作,時十位從0-9的跳,時個位只能顯示一個0,在這個電路中3腳的分頻用到兩次,故無法正常顯示,因此要把12進制接到74HC390的一個邏輯電路空出來用于分頻即可,因此把時十位的CD4511的12,6腳接地,7腳改為接74HC390的5腳,74HC390的3,4腳斷開,然后4腳接9腳即可,其中空出的74HC390的3腳就可用于2Hz的分頻,分頻后變為1Hz,整個電路也到此為正常的數字鐘計數.2.設計體會

在此次的數字鐘設計過程中,更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法.在連接六進制,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯時便能準確地找出錯誤所在并及時糾正了.在設計電路中,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實際的電路連接中往往容易遺漏.又例如74HC390芯片,其本身就是一個十進制計數器,在仿真電路中必須連接反饋線才能正常顯示,而在實際電路中無需再連接,因此仿真圖和電路連接圖還是有一定區別的.在設計電路的連接圖中出錯的主要原因都是接線和芯片的接觸不良以及接線的錯誤所引起的.3.對該設計的建議

此次的數字鐘設計重在于仿真和接線,雖然能把電路圖接出來,并能正常顯示,但對于電路本身的原理并不是十分熟悉.總的來說,通過這次的設計實驗更進一步地增強了實驗的動手能力.