第一篇：《數字電路與邏輯設計》(網絡)教學大綱

《脈沖與數字電路》教學大綱（計算機類）

一、課程性質、地位和作用

《脈沖與數字電路》是通信專業、電子工程專業的一門重要專業技術基礎課，屬核心必修課。本課程理論嚴謹、實踐性和應用性強。其任務在于研究數字邏輯電路和脈沖電路的基本概念、基本理論和電路的分析與設計方法，為后續課程提供必要的理論基礎，并為學生畢業后從事日新月異發展的數字電子科學技術提供一定的適應能力與基礎。

二、課程教學對象、目的和要求

計算機類專業課程教學目的及要求：

（一）從內容上，應使學生牢固掌握各種進制數的相互轉換；數字系統中常用的編碼；邏輯代數的基本公式、定理及運算規則；邏輯函數的公式法和卡諾圖法化簡；中小規模組合邏輯電路、時序邏輯電路的分析與設計方法。了解常用集成邏輯器件、可編程邏輯器件、存儲器及模數與數模轉換器的功能及其應用等內容。

（二）從能力方面，應使學生在學習本課程理論知識的同時，重視和加強實踐訓練，注重應用能力的培養，使理論和實踐緊密結合，在實踐訓練中逐步學會分析、查尋和排除故障的方法，培養正確選用集成器件進行邏輯設計和解決實際問題的能力。

（三）從教學方法上，著重基本概念的解釋，引導學生正確應用所學知識，分析和解決實際問題。

三、相關課程及關系

本課程的先修課程包括“電路分析基礎”、“電子線路”等，本課程的學習應在學生掌握一定電子電路知識的基礎上進行。與此同時，本課程為后續的“單片機”、“EDA”、“微機接口技術”、“數字信號處理”等課程打下了必要的理論基礎。

四、課程內容及學時分配（*表示不作主要要求）

總學時：56學時

（一）數制與編碼：3學時

1、數的各種進制及相互轉換

2、數子系統中的常用編碼

—1—

3、二進制數的負數表示法（原碼、反碼、補碼）

要求學生掌握：不同數制間的相互轉換、常用編碼及二進制數的負數表示法。

（二）邏輯代數基礎：10學時

1、邏輯代數的基本公式和運算規則

2、邏輯函數及其表示方法

3、邏輯函數的公式化簡法

4、邏輯函數的卡洛圖化簡法

要求學生理解：最小項和相鄰項的意義；最大項與最小項關系及性質；任意項、約束項、無關項的概念。掌握：邏輯代數中的基本邏輯運算、基本定律、基本公式和用卡諾圖。重點掌握：邏輯函數的公式法和卡洛圖法化簡。

（三）集成邏輯門：4學時

1、基本邏輯門電路

2、TTL集成邏輯門

3、*CMOS集成邏輯門

4、*TTL電路與CMOS電路的接口

要求學生了解：二極管、三極管的開關特性及分立元件門電路；各類集成邏輯門電路使用中應注意的問題。掌握：TTL集成邏輯門的邏輯功能、外特性及相關參數；CMOS集成門邏輯門的邏輯功能及特點。

（四）組合邏輯電路：10學時

1、組合邏輯電路分析（SSI、MSI）

2、組合邏輯電路設計（SSI、MSI）

3、常用集成組合邏輯器件

4、*組合電路的競爭冒險

要求學生了解：組合邏輯電路的競爭冒險產生的原因和消除的方法；掌握：組合邏輯電路分析（SSI、MSI）；常用集成組合邏輯器件的功能、應用及函數表達式；SSI設計組合邏輯電路的方法（輸入端只允許有原變量，器件數最少（補充））。重點掌握：MSI設計組合邏輯電路的方法（比較法、擴展法、降維圖法（補充））。

（五）集成觸發器：：8學時

1、基本觸發器（同步R-S、D、J-K、T、T?）

—2—

2、主從觸發器（R-S、J-K）

3、邊沿觸發器（R-S、D；J-K；傳輸門構成的邊沿觸發器）

4、不同類型觸發器的相互轉換

要求學生深刻理解：同步觸發器的空翻現象；同步清零與異步清零；主從JK觸發器的一次翻轉現象；不同類型觸發器的工作原理及各自的特點。牢固掌握：同步、主從、邊沿觸發器的邏輯功能、特性表、特性方程、狀態圖及時序波形的畫法。

（六）時序邏輯電路：12學時

1、時序邏輯電路概述

2、時序邏輯電路分析（同步、異步）

3、同步時序邏輯電路設計

4、*異步時序邏輯電路設計

5、*序列信號發生器

要求學生深刻理解：數碼寄存器、移位寄存器、加法計數器、減法計數器、移存型計數器的定義及工作原理。牢固掌握：同步、異步時序電路的特點、功能描述和分析方法；同步時序電路的設計，中規模集成器件實現任意模值計數（分頻）器）。

（七）數模和模數轉換器：4學時

1、D/A轉換器

2、A/D轉換器

要求學生了解：D/A、A／D轉換器的電路結構、工作原理及性能指標。

（八）半導體存儲器：4學時

1、順序存取存貯器（SAM）

2、隨機存取存儲器（RAM）

3、只讀存儲器（ROM）

要求學生了解：各類存儲器的電路結構和工作原理；用ROM 實現組合邏輯函數的方法。掌握：存儲器容量的字擴展和位擴展方法。

（九）可編程邏輯器件：2學時

1、可編程邏輯器件（PAL）

2、通用陣列邏輯(GAL)

3、*現場可編程門陣列（FPGA）

—3—

4、*在系統可編程邏輯器件（ISP-PLD）

要求學生了解：可編程邏輯器件的基本結構和工作原理。

五、實踐教學環節

《脈沖與數字電路》單獨開設實驗課，本大綱僅適用于理論課程。

六、作業（習題）要求

要求每章節結束后布置相應的作業，作業量以中等程度學生在二小時左右完成為宜。

七、考核

本科課程采用閉卷考試，內容包括教學大綱所列全部內容，以大綱所列重點為主。

八、教材與主要參考書

（一）推薦使用教材： 楊志忠主編

《數字電子技術基礎》

高等教育出版社

（二）主要參考書目： 閻石主編

《數字電子技術基礎》

高等教育出版社

王毓銀編

《數字電路邏輯設計》

高等教育出版社 劉寶琴編

《數字電路與系統》

清華大學出版社

—4—

第二篇：數字電路與邏輯設計教學大綱

《數字電路與邏輯設計》教學大綱

適用專業：通信工程、信息工程、自動化、測控技術與儀器、電氣工程及其自動化 課程類別：專業基礎課 先修課程：電路原理 總 學 時：66 學

分：3 考核方式：考試

一、課程的性質與任務

本課程是信息工程、通信工程、自動化、測控技術與儀器和電氣工程及其自動化專業學生必修的技術基礎課程，是一門實踐性很強的課程。通過本課程的學習，使學生掌握數字邏輯和數字系統的基礎知識、基本分析方法和設計方法，培養使用標準邏輯器件的能力，初步了解可編程器件的知識，為深入學習后續課程和從事數字技術實際工作打下良好基礎。

二、課程內容、基本要求與學時分配

1、緒論（2學時）

了解數字信號與模擬信號的定義與區別； 掌握各種數制間的轉換； 了解常用的各種碼制； 了解數字電路的分類；

2、邏輯函數及其化簡（6學時）掌握布爾代數的運算規則；

掌握邏輯變量與邏輯函數的表示方法； 掌握邏輯函數的公式法化簡法；

掌握卡諾圖的繪制方法和用圖解法化簡邏輯函數；

3、集成邏輯門（6學時）

了解晶體管的開關特性；

了解TTL集成邏輯門的外部特性； 了解CMOS集成邏輯門的外部特性；

4、組合邏輯電路（8學時）掌握組合邏輯電路的分析方法；

掌握用邏輯門電路設計組合邏輯電路的方法； 掌握用中規模集成電路設計組合邏輯電路的方法； 了解組合邏輯電路的冒險現象；

5、觸發器（8學時）

掌握各類觸發器的特征方程和功能描述方法； 掌握基本觸發器和鐘控觸發器的工作原理； 了解主從觸發器和邊沿觸發器的工作原理；

6、時序邏輯電路（8學時）

掌握同步、異步時序邏輯電路的分析方法； 了解常用集成時序邏輯器件的使用方法；

掌握用小規模IC器件和中規模IC器件設計同步時序邏輯電路的方法； 了解異步時序邏輯電路的設計方法。

7、半導體存儲器（2學時）

了解隨機存取存儲器和只讀存儲器的工作原理； 掌握隨機存儲器的擴展方法；

了解用只讀存儲器設計組合邏輯函數的方法；

8、可編程邏輯器件及其應用（2學時）

初步了解可編程邏輯陣列、通用陣列邏輯（GAL）、復雜可編程邏輯器件（CPLD）、現場可編程門陣列（FPGA）的結構特點和工作原理

9、脈沖單元電路（2學時）了解自激多諧振蕩器的工作原理； 了解單穩觸發器的功能；

了解555時基電路的結構特點和應用；

10、模數轉換器和數模轉換器（4學時）了解數模轉換器和模數轉換器的基本原理； 了解常用數模轉換器和模數轉換器的特性

本課程的理論教學時數為48學時，2.5學分。

三、課程的其他教學環節

本課程安排有實驗教學環節18學時，0.5學分。

四、參考教材

1、《數字電子技術》龐學民主編 清華大學出版社 2005年

2、《數字電路邏輯設計》王毓銀主編 高等教育出版社 1999年

3、《電子技術基礎》數字部分（第四版）康華光主編 高等教育出版社 2000年

4、《數字邏輯與數字系統》白中英、岳怡、鄭巖編著 科學出版社 1998年

五、說明

本課程在教學方法上采用講授理論與實驗動手相結合的形式進行，以便學生更好的理解所學的理論知識。在理論教學過程中，要注重方法的講解，以提高學生分析問題、解決問題的能力。

大綱執筆人：劉煒

大綱審定人：張廣忠 2006年3月31日

第三篇：《數字電路與邏輯設計》課程教學大綱

《數字電路與邏輯設計》課程教學大綱

先修課程：高等數學、普通物理、電路與電子學

（一）課程地位、性質和任務

《數字電路與邏輯設計》是計算機科學與技術專業的主干課程，是一門專業技術基礎課。它不僅為《計算機組成原理與匯編程序設計》、《微機接口技術》、《計算機系統結構》、《數據通信與計算機網絡》等后續課程提供必要的基礎知識，而且是一門理論與實踐結合密切的硬件基礎課程。

（二）課程教學基本要求

本課程是計算機科學與技術專業的一門專業基礎課程，通過本課程的學習，使學生熟悉數字電路的基礎理論知識，理解基本數字邏輯電路的工作原理，掌握數字邏輯電路的基本分析和設計方法，具有應用數字邏輯電路，初步解決數字邏輯問題的能力，為學習計算機硬件打下扎實的基礎。

（三）課程主要內容及學時分配

第一章 邏輯代數基礎

邏輯代數是分析和設計數字電路的數學工具，本章主要介紹邏輯代數的公式、定理及邏輯函數的化簡方法，要求掌握常用進制及其轉換，基本和常用邏輯運算，邏輯代數的公式、定理，邏輯函數的公式、圖形化簡化，邏輯函數的五種表示方法及相互之間的轉換。教學重點：

邏輯代數的公式、定理，邏輯函數的公式、圖形化簡法。教學難點：

公式、定理、規則的正確應用，邏輯函數化簡的準確性。方法提示：

通過多舉例子，多做練習以提高對公式應用的熟練性。

第二章 邏輯門電路

集成邏輯門是構成數字電路的基本單元，本章主要介紹MOS和TTL集成邏輯門的邏輯功能的電氣特性。要求掌握高、低電平與正、負邏輯的概念，二極管、三極管、MOS管的開關特性，熟悉二極管與門和或門，三極管非門的電路結構及工作原理，掌握其電氣特性和功能。掌握與門、或門、非門、與非門、或非門、與或非門、異或門、三態門、OC門、CMOS傳輸門的邏輯符號、邏輯功能，熟悉各種門電路的特點和使用方法。教學重點：

CMOS和TTL集成門電路重點是外部特性，即邏輯功能和電氣特性。教學難點：

CMOS和TTL集成門電路的電氣特性

方法提示：

理論與實踐相結合，加深對TTL集成門電路的電氣特性的理解掌握。

第三章 組合邏輯電路

本章主要介紹組合邏輯電路的分析和設計方法以及常用典型組合電路的功能、應用。要求掌握組合電路的特點、基本分析和設計方法。掌握編碼器、譯碼器、數值比較器、數據分配器、數據選擇器、加法器等常用組合電路的功能、應用及實現方法。熟悉典型中規模集成組合邏輯器件的功能及用中規模集成器件實現組合邏輯函數的方法，了解組合電路中的競爭冒險。

教學重點：

組合邏輯電路的分析和設計方法，常用中規模集成器件的功能和應用。教學難點：

組合邏輯電路的設計

方法提示：理論聯系實際，加深理解記憶。

第四章 觸發器

本章主要介紹各類觸發器的邏輯功能及觸發公式，它是構成時序電路的基本單元，要求熟悉RS、JK、D、T觸發器的電路結構、工作原理，掌握RS、JK、D、T觸發器的邏輯符號、邏輯功能表示方法、觸發方式及觸發器間的相互轉換。教學重點：

各類觸發器的邏輯功能及觸發方式。教學難點：

觸發器的觸發方式。方法提示：

多舉例、多看、多練習，在第五章時序邏輯電路的教學中再強調。

第五章

時序邏輯電路

本章主要介紹時序電路的分析和設計方法，以及計數器等常用典型時序電路的功能及應用。要求：掌握時序電路的特點、分類、功能描述方法，時序電路的基本分析和設計方法。熟悉計算器、寄存器、移位寄存器、順序脈沖發生器的功能、應用。掌握同步、異步計數器的工作原理，常用中規模集成計數器的功能、應用以及用中規模集成計數器構成N進制計數器的方法。

教學重點：

時序電路的分析和設計方法，計數器、寄存器的功能、分類，常用中規模集成計數器功能、應用。

教學難點：

時序邏輯電路的設計方法。

第六章

半導體存儲器

本章介紹只讀存儲器（ROM）、隨機存儲器（RAM）以及存儲器的擴展。教學重點：

存儲器的擴展 教學難點：

存儲器內部結構、原理

第七章 數模、模數轉換電路

本章主要介紹D/A轉換器和A/D轉換器的基本原理，幾種典型D/A，A/D轉換器電路。要求熟悉D/A，A/D轉換器的基本原理及倒T型電阻網絡D/A轉換器，逐次逼近型、雙積分型A/D轉換器的基本工作原理。教學重點：

典型D/A,，A/D轉換器的基本工作原理。教學難點：

典型D/A，A/D轉換器的基本工作原理。

第八章 可編輯邏輯器件

本章介紹可編程邏輯器件（PLD）的基本結構及分類，PLA，PAL，GAL的基本原理特點及應用。

教學重點：

PLD的基本結構，PLA的基本原理、特點及應用。教學難點： PLA、GAL的基本原理、特點及應用。

第九章 可編程邏輯器件的開發及應用

自學提高

第十章 數字電路CAD技術

自學提高

（四）使用教材及參考書目：

1、使用教材

《數字電路與邏輯設計》

子節濤等編著

國防科技大學出版社

2、參考書目

《數字電子技術基礎》

閻石主編

高等教育出版社 《數字電子技術基本教程》

宋樟林等主編著

《電子技術基礎》（數字部分）

康華光主編

高等教育出版社

《操作系統》課程教學大綱

（一）本課程地位、性質和任務

《操作系統》是計算機專業的必修主要課程之一，是研究如何有效地管理、使用計算機的一門學科，為《編譯系統》、《計算機網絡》、《分布式操作系統》等課程提供必要的基礎知識。操作系統是計算機系統必須配置的一種系統軟件，幾乎所有的計算機系統都離不開操作系統，它在計算機系統中具有舉足輕重的地位，它向下隱藏了計算機系統的具體細節，向上為計算機系統中其他軟件提供一致的服務和使用界面，為用戶提供一個良好的操作環境。通過學習和研究操作系統，可以打破操作系統的神秘性，了解操作系統的內部結構。掌握操作系統的設計方法，熟悉操作系統的操作和使用。為鍛煉學生開發系統的綜合能力打下扎實的基礎。

（二）課程教學的基本要求

該課程采用講授和上機實驗相結合的教學方法，要求學生通過該課程的學習： 正確理解操作系統的概念，分類和形成與發展；特別是操作系統的基本特征和操作系統的功能結構；

正確理解系統的基本工作單位和進程的五大特征，熟悉掌握操作系統中進程管理的功能；

掌握操作系統存儲管理有關的基本概念，深入理解幾種常用存儲管理的基本原理及實現方法；

理解操作系統設備管理的任務，掌握中斷技術、通道技術和緩沖技術實現中央處理器與外部設備的并行工作，理解設備的調度和分配；

理解文件系統的功能和文件的安全性，掌握文件系統中文件的組織和存儲； 正確理解作業的調度和控制、操作系統的接口；

所學的操作系統原理對現行主流操作系統進行實例分析；

（三）課程主要內容及學時分配

1、操作系統概論

知識點：操作系統的定義、視點及認識；操作系統的基本類型及其特點；操作系統的形成與發展；

重點：掌握操作系統的基本特征和操作系統的地位、作用和效果； 教學難點：虛擬機概念的講解。

2、處理器管理 知識點：中斷、多道程序設計、并發程序設計、進程的概念；進程管理功能；進程的控制及調度；處理器基本工作單位的控制粒度；進程并發的含義；進程的同步機制；進程通信；死鎖。

重點難點：處理器管理

3、存儲器管理

知識點：存儲器管理的基本概念；連續存儲空間存儲管理的原理實現；非連續存儲空間存儲管理的原理及實現；虛擬存儲空間的概念及實現。重點難點：存儲管理

4、文件系統管理

知識點：文件及文件系統的概念；文件目錄；文件的共享、保護及保密。重點：文件的組織與存儲 難點：文件操作的執行過程。

5、設備管理

知識點：I/O操作與設備和概念；緩沖技術及PnP技術；中斷處理及驅動程序。

重點：設備的分配和調度

難點：I/O控制方式及具有通道的I/O系統管理；虛擬設備、設備一致性、設備無關性的概念。

6、作業管理

知識點：操作系統的結構模型；作業管理的概念；作業管理的功能；作業的狀態，調度控制等問題；

重點：作業管理的功能；

難點：作業調度與控制。

7、用戶接口與操作環境

知識點：操作系統的用戶接口的分類；命令接口，程序接口，環境接口的功能與實現； 重點難點：三種接口的功能。

8、操作系統的安全

知識點：操作系統安全性概念；安全機制；安全系統的設計； 重點：系統安全概念與機制； 難點：安全系統的設計。

（四）使用教材與參考書目

1、建議選用教材：劉乃琦，吳躍編著《計算機操作系統》 電子工業出版社。

2、主要參考書：

史美林等編著《計算機操作系統教程》 清華大學出版社。

第四篇：修訂版2010年《數字電路與邏輯設計》教學大綱

《數字電路與邏輯設計》課程本科教學大綱3 Digital Circuit And Logic Design

一、課程編號：010131

二、課程類型：

課程性質：必修課

適用專業：通信工程、電子信息工程、電子信息科學與技術，信息工程等專業普通班

課程學時/學分: 56學時/3.5學分

先修課程：電路分析基礎、線性電子電路

三、課程任務：

本課程是通信工程、電子信息工程、電子信息科學與技術等專業的主要技術基礎課。本課程具有極強的邏輯性和實用性，是一門硬件基礎課程，它作為上述專業眾多的后續課程的基礎，作為電子、通信領域中實際應用的基礎，其作用舉足輕重。通過本課程的學習，使學生掌握邏輯代數和邏輯設計基礎理論，掌握數字電路分析和數字電路設計的基本方法。為學生今后在信息技術天地中馳騁奠定堅實的硬件基礎。教學活動中應當強調啟迪學生的邏輯思維方法，建立學生的邏輯思維能力，給學生留有足夠的想象空間，引導學生培養創新應用、開發數字電路器件的能力。

四、課程主要內容及學時分配：

第1章

數字邏輯基礎（10學時）第2章

邏輯門電路（6學時）第3章

組合邏輯電路（8學時）第4章

集成觸發器（6學時）第5章

時序邏輯電路（12學時）

第7章

半導體存儲器和可編程邏輯器件（7學時）第8章 D/A和A/D轉換（1學時）第9章

脈沖電路（4學時）機動（2學時）

五、教學基本要求：

1、掌握數字系統中常用的數制（二進制、八進制、十進制、十六進制）及其轉換方法，掌握常用編碼及其表示十進制數的方法，掌握邏輯代數的邏輯運算、公式和規則，掌握邏輯函數及其表示方法，掌握邏輯函數的化簡方法；

2、掌握TTL、CMOS邏輯門的邏輯功能、電氣特性、應用和使用注意事項；

3、掌握組合邏輯電路的特點，掌握用傳統方法分析和設計組合邏輯電路，重點掌握常見中規模組合邏輯器件（MSI）（譯碼器、數據選擇器、運算電路）的邏輯功能和應用，了解組合邏輯電路中的冒險現象；

4、掌握觸發器的分類和邏輯功能，重點掌握主從型和邊沿觸發器的特點和應用；

5、掌握時序邏輯電路的特點、時序邏輯電路的分析方法和設計方法，重點掌握常見中規模時序邏輯器件（MSI（）CT74160、CT74161、CT74163、CT7490、CT74194）的邏輯功能和用MSI器件構成任意模值計數器的方法；

6、熟悉半導體存儲器（SAM、ROM、RAM）的結構特點、工作原理和擴展方法，掌握ROM、PROM陣列在組合邏輯設計中的應用；理解PLA、PAL、GAL和FPGA等各種可編程邏輯器件的基本結構特點和工作原理；了解各種PLD器件如何配置以實現基本組合或時序邏輯功能。

7、了解A/D轉換和D/A轉換的基本工作原理；了解常用A/D轉換器和D/A轉換器的電路結構和應用特點；了解常用的集成ADC和集成DAC，了解A/D轉換器和D/A轉換器的主要參數；

8、掌握脈沖信號和脈沖電路的特點，掌握用555定時器構成數字電路中的常見脈沖電路，如施密特觸發器，單穩態觸發器和多諧振蕩器的方法。

十、教材及主要參考書：

教 材： 《數字電路與邏輯設計》 鄒虹主編 人民郵電出版社 2008年

主要參考書：

《數字電路與邏輯設計》（第三版）王毓銀主編 高等教育出版社1999年

《數字基礎》

科學出版社 2002年3月

《數字電子技術基礎》（第四版）閻石主編 高等教育出版社1998年

第五篇：數字電路與邏輯設計實驗報告

實驗 報告書

課程名稱

數字電路與邏輯設計

專

業

計算機科學與技術

班

級

姓

名

劉

騰

飛

學

號

09030234

指導教師

王

丹

志

成績

2010年 年 11月 月 10 日

實驗題目：

譯碼器、數據選擇器及其應用

一、實驗目的 1、掌握中規模集成譯碼器與數據選擇器的邏輯功能與使用方法

2、熟悉數碼管的使用 3、學習用數據選擇器構成組合邏輯電路的方法 二、實驗原理 1 1、中規模集成譯碼器 74 LS 138

74LS138是集成3線－8線譯碼器，在數字系統中應用比較廣泛。圖-1是其引腳排列。其中 A2、A1、A0為地址輸入端，0Y～ 7Y為譯碼輸出端，S1、2S、3S為使能端。

圖-1 74LS138真值表圖-2如下：

圖-2 74HC138工作原理為：當S1=1，S— 2+S — 3=0時，器件使能，電路完成譯碼功能，輸出低電平有效。當S=0，S— 2+S — 3=X時，或S1=1, S— 2+S — 3=1,譯碼器被禁止，所有輸出同時為1 2 2、雙4 4 選1 1 數據選擇器

74LS153 ?

所謂雙4選1數據選擇器就是在一塊集成芯片上有兩個4選1數據選擇器。引腳排列如圖-3所示，功能表如圖-4所示。

圖-3

輸入 輸出 S—

A1 A0 Q 1 0 0 0 0 X 0 0 1 1 X 0 1 0 1 0 D0 D1 D2 D3 圖-4

1S—、2S — 為兩個獨立的使能端；A1、A0為兩個公用的地址輸入端；1D0~1D3和2D0~2D3分別為兩個4選1數據選擇器的數據輸入端；Q1、Q2為兩個輸出端。

當使能端1S—（2S —）=1時，多路開關被禁止，無輸出，Q=0。

當使能端1S—（2S —）=0時，多路開關正常工作，根據地址碼A1、A0的狀態，將相應的數據D0~D3送到輸出端Q。3、8 8 選1 1 數據選擇器 74LS151

74LS151為互補輸出的8選1數據選擇器，引腳排列如圖-5所示，功能表如圖-6所示。

圖-5

圖-6 選擇控制端（地址端）為A2~A0，按二進制譯碼，從8個輸入數據D0~D7中，選擇一個需要的數據送到輸出端Q，S— 為使能端，低電平有效。

使能端S— =1時，不論A2~A0狀態如何，均無輸出，多路開關被禁止。

使能端S— =0時，多路開關正常工作，根據地址碼A2、A1、A0的狀態選擇D0~D7中某一個通道的數據輸送到輸出端Q。

三、實驗設備及器件 ●

硬件：PC機一臺 ●

軟件：QuartusⅡ5.0集成開發環境 四、實驗內容 1.使用74LS138實現邏輯函數 F=A’B’C’+AB’C’+ABC 2.使用74LS151實現邏輯函數 F=AB’+A’B+AB 3.使用74LS153實現邏輯函數 F=A’BC+AB’C+ABC’+ABC

五、實 驗過程 1、使用74LS138實現邏輯函數 F=A’B’C’+AB’C’+ABC ① 由74LS138功能表（圖-1）可知電路圖連接如圖-7所示

圖-7 ② 經編譯檢查無錯（圖-8）

圖-8

③ 對其進行仿真，設置好一定仿真時間區域與輸入波形后啟動仿真器得仿真結果如圖-9

圖-9 2、使用74LS151實現邏輯函數F=AB’+A’B+AB

①將輸入變量C、B、A作為8選1數據選擇器的地址碼A2、A1、A0。使8選1數據選擇器的各個數據輸入D0~D7分別與函數F的輸出值一一對應，即A2A1A0=CBA、D0=D2=D3=0、D0=D4=D5=D6=D7=1則輸出Q便實現了函數AB’+A’B+AB接線圖如圖-10

圖-10 ②經編譯檢查無錯（圖-11）

圖-11 ③對其進行仿真，設置好一定仿真時間區域與輸入波形后啟動仿真器得仿真結果如圖-12

圖-12 3、使用74LS153實現邏輯函數 F=A’BC+AB’C+ABC’+ABC

①函數F有3個輸入變量A、B、C，而數據選擇器有2個地址端A1、A0少于數據函數輸入變量個數，在設計時可任選A接A1，B接A0。接線如圖-13

圖-13

②經編譯檢查無錯如圖-14

圖-14 ③對其進行仿真，設置好一定仿真時間區域與輸入波形后啟動仿真器得仿真結果如圖-15

圖-15 六、實驗心得 通過這次試驗，我熟練掌握了74LS138譯碼器、74LS151和74LS153數據選擇器的使用特點和方法。加強了對這些知識的了解，熟練掌握了QuartusⅡ5.0集成開發環境的使用。