第一篇：數字電子技術復習資料4

第四章自我檢查題

一、填空題

1.組合邏輯電路的特點是輸出狀態(tài)只與。2編碼器按功能不同分為三種：，3.譯碼器按功能不同分為三種：，4.輸入3位二進制代碼的二進制譯碼器應有個輸出端，共輸出個最小項。

5.8選1數據選擇器在所有輸入數據都為1時，其輸出標準與或表達式共有

6.全加器有三個輸入端，它們分別為，；輸出端有兩個，分別為、7．數值比較器的功能是。

8.在組合邏輯電路中，消除競爭冒險現象的主要方法有：，二、判斷題

1.門電路是最簡單的組合邏輯電路。V

2.組合邏輯電路全部由門電路組成。V

3.數據選擇器用以將一個輸入數據分配到多個指定輸入端的電路。X

4.顯示譯碼器 CC14547既可用以驅動半導體數碼顯示器，也可用以驅動液晶顯示器。X

5.數值比較器是用于對兩組二進制數大小或相等的電路。V

6.加法器是用于對兩組二進制數進行比較的電路。X

7.優(yōu)先編碼器只對多個輸入編碼信號中優(yōu)先權最高的信號進行編碼。V

三、選擇題

1.二—十制編碼器的輸入編碼信號應有D

A．2個B．4個C．8個D．10個

2.輸入為n位二進制代碼的譯碼器輸出端個數為 C

A．n個B．2n個C．2D．n個

3.8位串行進位加法器由A

A.8個全加器組成B.8個半加器組成C.4個全加器和4個半加器組成 D.16個全加器組成4.從多個輸入數據中選擇其中一個輸出的電路是 B

A.數據分配器B.數據選擇器 C.數值比較器 D.編碼器

5.能對二進制數進行比較的電路是 C

A.數據分配器B.數據選擇器 C.數值比較器 D.編碼器

6.輸出低電平有效的二—十進制譯碼器輸出Y5?0時，它的輸入代碼為A

A.0010B.0011C.1001D.0111 2n

第二篇：4數字電子技術實驗大綱

“數字電子技術”實驗教學大綱

課程編碼：F0104534

學 時 數：12

學 分 數：無

適用專業(yè)：計算機科學與技術

先修課程：高等數學、普通物理學、電路基礎、模擬電子技術

考核方式：考查

一、實驗課程的性質與任務

“數字電子技術”是計算機科學中的一門重要的專業(yè)基礎課程，主要任務是，通過本課程的學習，使學生熟悉數字電路的基礎理論知識，理解基本數字邏輯電路的工作原理，掌握數字邏輯電路的基本分析和設計方法，具有應用數字邏輯電路，初步解決數字邏輯問題的能力，為學習本專業(yè)后繼課程以及從事數字電子技術領域的工作打下扎實的基礎，通過實驗，培養(yǎng)學生的動手能力，加強學生在基礎訓練、綜合應用能力、創(chuàng)新能力、計算機輔助分析與設計能力方面的培養(yǎng)，使他們適應現代電子技術飛速發(fā)展的需要。

二、實驗項目

實驗一門電路(2學時)

1.實驗的目的和要求

熟悉門電路的邏輯功能。

2.實驗內容或原理

TTL集成與非門是數字電路中廣泛使用的一種基本邏輯門。使用時，必須對它的邏輯功能、主要參數和特性曲線進行測試，以確定其性能的好壞。與非門邏輯功能測試的基本方法是按真值表逐項進行。但有時按真值表測試顯得有些多余。根椐與非門的邏輯功能可知,當輸入端全為高電平時，輸出是低電平；當有一個或幾個輸入端為低電平時，輸出為高電平。

可以化簡邏輯函數或進行邏輯變換。

實驗二編碼器與譯碼器(2學時)

1.實驗的目的和要求

(1)驗證編碼器與譯碼器的邏輯功能；

(2)熟悉集成編碼器與譯碼器的測試方法及使用方法。熟悉門電路的邏輯功能。

2.實驗內容或原理

編碼器的功能是將一組信號按照一定的規(guī)律變換成一組二進制代碼。74148為8線--3線優(yōu)先編碼器，有8個編碼輸入端I0、Il、?I7和3個編碼輸出端A2A1A0。輸出為842l碼的反碼，輸入低電平有效。在邏輯關系上，I7為最高位，且優(yōu)先級最高。

譯碼器的功能是將具有特定含義二進制碼轉換成相應的控制信號。7442為4線--10線譯碼器(BCD輸入)，有4個輸入端D、C、B、A(A為低位)和10個輸出端Y0、Y1．．．Y9。譯碼輸出為低電平。

實驗三數據選擇器(2學時)

1.實驗的目的和要求

(1)熟悉數據選擇器的基本功能及測試方法；

(2)學習用數據選擇器作邏輯函數產生器的方法。

2.實驗內容或原理

數據選擇器的功能是從多個通道的數據中選擇一個傳送到唯一的公共數據通道上。74151是一種典型的集成數據選擇器，它有3個地址輸入端S2S1S0，可選擇I0～I78個數據源，具有兩個互補輸出端Z和Z。

數據選擇器除了實現有選擇的傳送數據以外，還可作邏輯函數產生器，與計數器配合可實現并行數據到串行數據的轉換等。

實驗四組合數字邏輯電路的設計與調試(2學時)

1.實驗的目的和要求

(1)熟悉EWB軟件的仿真實驗方法，加深理解組合邏輯電路的分析與設計方法；

(2)測試所設計電路的邏輯功能。

2.實驗內容或原理

(1)設計、組裝邏輯電路。

(2)驗證電路的邏輯功能。

(3)完成電路的聯調，并測試其功能。

實驗五集成觸發(fā)器(2學時)

1.實驗的目的和要求

(1)熟悉JK和D觸發(fā)器兩種類型集成觸發(fā)器的功能及使用方法；

(2)熟悉觸發(fā)器的應用。

2.實驗內容或原理

JK觸發(fā)器(74LS112)的功能測試

D觸發(fā)器(74LS74)的功能測試

實驗六移位寄存器(2學時)

1.實驗的目的和要求

(1)掌握中規(guī)模四位雙向移位寄存器邏輯功能及測試方法；

(2)研究由移位寄存器構成的環(huán)形計數器和串行累加器工作原理。

2.實驗內容或原理

在數字系統(tǒng)中能寄存二進制信息，并進行移位的邏輯部件稱為移位寄存器。根據移位寄__

存儲信息的方式有：串入串出、串入并出、并入串出、并入并出四種形式，按移位方向有左移、右移兩種。

寄存器有四種不同操作模式：①并行寄存；②右移；③右移；④保持。

移位寄存器應用很廣，可構成移位寄存型計數器；順序脈沖發(fā)生器；串行累加器；可用作數據轉換，即把串行數據轉換為并行數據，或把并行數據轉換為串行數據等。本實驗研究移位寄存器用作環(huán)形計數器和串行累加器的情況。

三、實驗報告要求

1.實驗一、二、三、五、六均為驗證性實驗，要求整理實驗數據,對數據及波形進行一一分析，比較實驗結果，作出實測的真值表，討論器件的輸入、輸出有效電平及使能端的作用，分析實驗中發(fā)生的現象和問題，總結實驗體會。

2.實驗四為設計性實驗，要求

(1)寫出設計過程、畫出實驗電路原理圖，并標明各元件的參數值；

(2)整理實驗數據，并加以說明；

(3)寫出實驗過程中出現的故障現象及其解決辦法；

(4)心得、體會與建議。

四、教材和參考資料

1.教材

《Multisim 9入門及應用》，莊俊華主編，機械工業(yè)出版社

2.參考資料

[1] 《數字電子技術基礎》，閻石主編，高等教育出版社

[2]《數字電子技術》，程開明、唐治德主編，重慶大學出版社

[3]《電子技術基礎》(數字部分)，康華光主編，高等教育出版社

[4]《電子技術基礎實驗》，陳大欽主編，高等教育出版社

[5]《電子電路實驗與虛擬技術》，范愛平編著，山東科學技術出版社

[6]《電子線路實踐》，王堯主編，東南大學出版社

[7]《電路與數字邏輯設計實踐》，王澄非主編，東南大學出版社

[8]《虛擬電子實驗平臺應用技術》，彭華林等編，湖南科學技術出版社

[9]《電子電路實驗與虛擬技術》，范愛平編，山東科學技術出版社

執(zhí)筆人 ：黃櫻

教研室主任簽字：

系主任簽字：

年月日

第三篇：數字電子技術復習資料3

第三章自我檢查題

一、填空題

1．TTL與非門輸出帶同類門電路灌電流負載個數增多時，其輸出電平。

2.三態(tài)輸出門輸出的三個狀態(tài)是 高電平、低電平、高阻態(tài)。

3.某TTL與非門的延遲時間tpLH=15ns、tpHl=10ns,輸入信號為占空比q=50%的方波，則該方波的頻率不得高于 40MHz。

4.CMOS電路的特點：靜態(tài)功耗 很小，輸入電阻 很大噪聲容限 高。

5．使用2輸入與門傳輸數字信號時，一個輸入端數字信號，則作為控制端的另一個輸入端應加高電平。

6.HCMOS系列的工作速度與TTL門電路的CT74LS 系列相當,CT74HCT系列能與TTL相互兼容。

二、判斷題

1.CMOS傳輸門可輸入高電平、低電平和高阻三個狀態(tài)。V

2.同或門一個輸入端接低電平時，可作反相器使用。X

3.2輸入或非門的一個輸入端接低電平時，可構成非門。V

4.CMOS與非門串聯驅動管個數增多時，對輸出低電平沒有影響。X

5.多個集電極開路門（OC門）輸出端并聯且通過電阻接電源時，可實現線與。V

6.CMOS與非門輸入端懸空時相當于輸入高電平。X

三、選擇題

1.在開關電路中，功耗最低的是C

A．二極管B.雙極型二極管C.MOS管

2.2輸入或非門的一個輸入端接低電平，另一個輸入端接數字信號時，則輸出數字信號與輸入數字信號的關系為D

A.高電平B.低電平C.同相D.反相

3.TTL與非門帶同類門電路拉電流負載個數增多時，其輸出高電平B

A.上升B.下降C.不變

4.要使異或門成為反相器使用時，則另一個輸入端應接B

A.0B.1C.兩輸入端相連

5集電極開路門（OC門）在使用時，輸出端需通過電阻接B

A.地B.電源VCCC.輸入端

6.CMOS或非門串聯負載管個數增多時，輸入高電平B

A.上升B.下降C.不變

第四篇：數字電子技術 學習體會

學習《數字電子技術》的幾點體會

摘要：《數字電子技術》是一門發(fā)展迅速、實踐性很強的專業(yè)，是電工電子類專業(yè)的重要技術基礎課程，在學習上具有較大的難度。電子技術不斷發(fā)展的新形勢，是當今時代發(fā)展的熱點議題。本文中主要談談學習過程中一些的幾點體會。

一、合理取舍內容，選取學習重心

數字電子技術的飛速發(fā)展和廣泛應用以及數字電路的集成化趨勢，增大了課程的學習難度，為了適應這種發(fā)展，我把“門電路與結合邏輯電路”和“觸發(fā)器與時序邏輯電路”兩大類作為學習重心，“脈沖信號的產生與轉換”這部分內容從屬于邏輯電路。以我們現有的知識水平和理解能力，在保證基本理論完整的原則下，我認為應該盡量以集成電路為主干，刪除和精簡分立原件電路，以分立為集成服務的思路作為學習的主心骨。如在邏輯門電路單元，對 TTL集成門電路工作原的學習中，不必過于側重數值計算和門路電開關速度的分析，只作一些定性的分析即可，應重點關注集成門路的外特性和主要參數，并且善于發(fā)現集成門電路使用中的實際問題。學習各種數字部件時，不僅要對其電路原理分析有所了解，更要重點把握一些典型邏輯單元的外部邏輯功能、使用方法以及功能的擴展。

二、采用對比法，提高學習效果

對比是理論課教學中經常使用的有效的教學手段，是學生理解和掌握知識的重要方法。恰當地使用對比，有利于學生正確地掌握、準確地分析和運用所學知識去分析學習過程中出現的問題。縱向對比，搞好斜接教學。在學習數學電子技術課程之前，學生已經學過模擬電子技術的知識，而數字電路有許多區(qū)別于模擬電路的特點。模擬電路處理的電信號在實踐和數值上都是連續(xù)變化的信號，即模擬信號；數字電路處理的電信號則是在時間和數值上都是離散的信號，也就是它們的變化在時間和數值上是不連續(xù)的，多以脈沖信號的形式出現。橫向對比，促進知識的系統(tǒng)化。

每門課程所研究的內容都有其規(guī)律性和系統(tǒng)性，每部分中有關內容都有一定的共性和內在聯系，在教學過程中，將帶研究內容與已知內容對比講解，由已知推及未知，既能使學生抓住知識的共性去分析、理解、應用新知識，又能把握知識的不同點，使知識形成一個完整的系統(tǒng)。如在學習時序邏輯電路的分析方法這部分內容時，我們知道計數器按技術脈沖的引入方式可分為異步型和同步型計數器兩類，同步計數器是將輸入計數脈沖同時加到各觸發(fā)器的時鐘輸入端，使各觸發(fā)器在計數脈沖到來時同時翻轉；而異步計數器，當計數脈沖到來時，各觸發(fā)器的翻轉時刻不同，兩者的分析步驟基本相同，但在分析異步計數器時，要特別注意各觸發(fā)器翻轉所對應的有效時鐘條件，需列寫時鐘方程。因而，在講解時應先學習同步計數器，在此基礎上，再對比講解異步計數器，通過引導啟發(fā)，點名他們的差異性及一致性，這樣根據初學者認識事物的規(guī)律，由淺入深，循序漸進，使學生能很好地理解掌握知識的關鍵點。三、一題多解對比，培養(yǎng)學生的創(chuàng)造思維能力。

經常有意識地讓學生做一些一題多解練習并加以比較，可擴展學生的思維空間，增強運用知識的靈活性，促進知識融會貫通，有利于培養(yǎng)學生創(chuàng)造思維能力。如邏輯函數的化簡方法有代數法和圖形化簡法（即卡諾圖法）；實現某一邏輯函數可用八選一數據選擇器 74HC51，也可用譯碼器 74HC138；組成任意進制的計數器，可利用集成計數器的清零端或預置并行數據控制端等實現。因而，可以要求學生用不同方法求解同一題，分析各自的特點，這樣做一道題可回顧兩 部分內容，收到事半功倍的效果。正誤對比，糾正錯誤思維。

正誤對比，是習題課常用的方式之一。在學習課程的過程中，總難免存在一些錯誤的思維方式，這些錯誤思維在回答問題及作業(yè)中回顯露出，通過正誤的對比，使學生能清晰地發(fā)

現錯誤的根源，從而吃一塹長一智，化消極因素為積極因素。

四、實踐實驗和仿真實驗相結合，培養(yǎng)解決實際問題的能力

數字電子技術是一門實踐性很強的及時基礎課程，必須重視實驗和課程設計，是本課程不可缺少的重要環(huán)節(jié)。通過實驗操作，有利于提高動手能力，培養(yǎng)創(chuàng)造性思維的能力和解決實際問題的能力，但有時實驗課的開設，會受到時間、元器件和儀器等各方面的限制，而且要想通過一兩次實驗就完全掌握儀器的使用方法、理解實驗的步驟是很困難的，利用 EWB的仿真優(yōu)勢，輔助實驗教學，可以提高教學效果。隨著計算機的應用和普及，各校相繼建立校園網絡系統(tǒng)以及多媒體教室，這一切為利用 EWB軟件實現電子電路的仿真實驗，輔助實驗教學提供了前提和可能性。EWB（即 Electronics Work Bench）虛擬了一個可以對模擬、數字電子電路進行模擬仿真的工臺，具有較完善的各種元器件模型庫和幾種常用的分析儀器，能進行電子電路的設計，并能對電子電路進行較詳細的分析，不但是一個非常優(yōu)秀的電子設計軟件，俄日且也是一個非常優(yōu)秀的電子技術模擬實驗訓練軟件。

第五篇：數字電子技術電路課程設計

數字電子技術電路課程設計

題 目：數字時鐘說明書

所在學院：信息工程學院

專 業(yè)：通信工程

班 級：

授課教師：

小組成員：

時 間：

16--1

2014-6-10

數字時鐘說明書

數字鐘是一種用數字電子技術實現時，分，秒計時的裝置，具有較高的準確性和直 觀性等各方面的優(yōu)勢，而得到廣泛的應用。此次設計數字電子鐘是為了了解數字鐘的原理，在設計數字電子鐘的過程中，用 數字電子技術的理論和制作實踐相結合，進一步加深數字電子技術課程知識的理解和應用，同時學會使用Multisim電子設計軟件。

一、設計目的

1.熟悉集成電路的引腳安排.2.掌握各芯片的邏輯功能及使用方法.3.了解面包板結構及其接線方法.4.了解數字鐘的組成及工作原理.5.熟悉數字鐘的設計與制作.二、設 計 要求

1.顯示時，分，秒，用24小時制 2.能夠進行校時，可以對數字鐘進行調時間 1.設計指標

時間以24小時為一個周期;顯示時,分,秒;有校時功能,可以分別對時及分進行單獨校時,使其校正到標準時間;為了保證計時的穩(wěn)定及準確須由晶體振蕩器提供表針時間基準信號.畫出電路原理圖(或仿真電路圖);判斷元器件及參數選擇;電路仿真與調試;PCB文件生成與打印輸出.3.制作要求 自行裝配和調試,并能發(fā)現問題和解決問題.4.編寫設計報告 寫出設計與制作的全過程,附上有關資料和圖紙,有心得體會.1.數字鐘的構成

數字鐘實際上是一個對標準頻率(1HZ)進行計數的計數電路.由于計數的起始時間不可能與標準時間(如北京時間)一致,故需要在電路上加一個校時電路,同時標準的1HZ時間信號必須做到準確穩(wěn)定.通常使用石英晶體振蕩器電路構成數字鐘.圖 3-1所示為數字鐘的一般構成框圖.1.秒脈沖發(fā)生器 脈沖發(fā)生器是數字鐘的核心部分，它的精度和穩(wěn)定度決定了數字鐘的質量，通常用晶體振蕩器發(fā)出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻后可獲得1Hz的脈沖輸出.2.計數譯碼顯示

秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。

⑴晶體振蕩器電路

晶體振蕩器電路給數字鐘提供一個頻率穩(wěn)定準確的32768Hz的方波信號,可保證數字鐘的走時準確及穩(wěn)定.不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路.⑵分頻器電路

分頻器電路將32768Hz的高頻方波信號經32768()次分頻后得到1Hz的方波信號供秒計數器進行計數.分頻器實際上也就是計數器.⑶時間計數器電路

時間計數電路由秒個位和秒十位計數器,分個位和分十位計數器及時個位和時十位計數器電路構成,其中秒個位和秒十位計數器,分個位和分十位計數器為60進制計數器,而根據設計要求,時個位和時十位計數器為12進制計數器.⑷譯碼驅動電路

譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態(tài),并且為保證數碼管正常工作提供足夠的工作電流.⑸數碼管

數碼管通常有發(fā)光二極管(LED)數碼管和液晶(LCD)數碼管,本設計提供的為LED數碼管.2.數字鐘的工作原理 1)晶體振蕩器電路

晶體振蕩器是構成數字式時鐘的核心,它保證了時鐘的走時準確及穩(wěn)定.晶體XTAL的頻率選為32768HZ.該元件專為數字鐘電路而設計,其頻率較低,有利于減少分頻器級數.當要求頻率準確度和穩(wěn)定度更高時,還可接入校正電容并采取溫度補償措施.由于CMOS電路的輸入阻抗極高,因此反饋電阻R1可選為1.8KΩ.較高的反饋電阻有利于提高振蕩頻率的穩(wěn)定性.2)分頻器電路

通常,數字鐘的晶體振蕩器輸出頻率較高,為了得到1Hz的秒信號輸入,需要對振蕩器的輸出信號進行分頻.通常實現分頻器的電路是計數器電路,一般采用多級2進制計數器來實現.例如,將32768Hz的振蕩信號分頻為1HZ的分頻倍數為32768(215),即實現該分頻功能的計數器相當于15極2進制計數器.常用的2進制計數器有74HC393等.3）6進制計數器轉換電路

分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同,只不過分個位計數單元的Q3作為向上的進位信號應與分十位計數單元的CPA相連,分十位計數單元的Q2作為向上的進位信號應與時個位計數單元的CPA相連.時個位計數單元電路結構仍與秒或個位計數單元相同,但是要求,整個時計數單元應為12進制計數器,不是10的整數倍,因此需將個位和十位計數單元合并為一個整體才能進行12進制轉換.利用1片74HC390實現12進制計數功能的電路如圖3-6所示.4)譯碼驅動及顯示單元

計數器實現了對時間的累計以8421BCD碼形式輸出,選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流,選用CD4511作為顯示譯碼電路,選用LED數碼管作為顯示單元電路.5)校時電源電路

當重新接通電源或走時出現誤差時都需要對時間進行校正.通常,校正時間的方法是:首先截斷正常的計數通路,然后再進行人工出觸發(fā)計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端,校正好后,再轉入正常計時狀態(tài)即可.根據要求,數字鐘應具有分校正和時校正功能,因此,應截斷分個位和時個位的直接計數通路,并采用正常計時信號與校正信號可以隨時切換的電路接入其中.圖3-7所示即為帶有基本RS觸發(fā)器的校時電路, 1.實驗中所需的器材 5V電源.面包板1塊.示波器.萬用表.鑷子1把.剪刀1把.網絡線2米/人.共陰八段數碼管6個.HD74LS48P芯片6個.HD74LS90P芯片6個.HD74LS08P芯片2個.555芯片一個.1.8KΩ電阻一個.設計圖為：

面包板內部結構圖

面包板右邊一列上五組豎的相通,下五組豎的相通,面包板的左邊上下分四組,每組中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之間不相通.個功能塊電路圖

一個CD4511和一個LED數碼管連接成一個CD4511驅動電路,數碼管可從0---9顯示,以次來檢查數碼管的好壞,見附圖5-1.利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00連接成一個十進制計數器,電路在晶振的作用下數碼管從0—9顯示, 總接線元件布局簡圖,見附圖6-1 芯片連接圖見附圖7-1 八,總結

設計過程中遇到的問題及其解決方法.在檢測面包板狀況的過程中,出現本該相通的地方卻未通的狀況,后經檢驗發(fā)現是由于萬用表筆尖未與面包板內部垂直接觸所至.在檢測CD4511驅動電路的過程中發(fā)現數碼管不能正常顯示的狀況,經檢驗發(fā)現主要是由于接觸不良的問題,其中包括線的接觸不良和芯片的接觸不良,在實驗過程中,數碼管有幾段二極管時隱時現,有時會消失.用5V電源對數碼管進行檢測,一端接地,另一端接觸每一段二極管,發(fā)現二極管能正常顯示的,再用萬用表歐姆檔檢測每一根線是否接觸良好,在檢測過程中發(fā)現有幾根線有時能接通,有時不能接通,把接觸不好的線重新接過后發(fā)現能正常顯示了.其次是由于芯片接觸不良的問題,用萬用表歐姆檔檢測有幾個引腳本該相通的地方卻未通,而檢測的導線狀況良好,其解決方法為把CD4511的芯片拔出,根據面包板孔的的狀況重新調整其引腳,使其正對于孔,再用力均勻地將芯片插入面包板中,此后發(fā)現能正常顯示,本次實驗中還發(fā)現一塊壞的LED數碼管和兩塊壞的CD4511,經更換后均能正常顯示.在連接晶振的過程中,晶振無法起振.在排除線與芯片的接觸不良問題后重新對照電路圖,發(fā)現是由于12腳未接地所至.在連接六進制的過程中,發(fā)現電路只能4,5的跳動,后經發(fā)現是由于接到與非門的引腳接錯一根所至,經糾正后能正常顯示.在連接校正電路的過程中,出現時和分都能正常校正時,但秒卻受到影響,特別時一較分鐘的時候秒亂跳,而不校時的時候,秒從40跳到59,然后又跳回40,分和秒之間無進位,電路在時,分,秒進位過程中能正常顯示,故可排除芯片和連線的接觸不良的問題.經檢查,校正電路的連線沒有錯誤,后用萬用表的直流電壓檔帶電檢測秒十位的QA,QB,QC和QD腳,發(fā)現QA腳時有電壓時而無電壓,再檢測秒到分和分到時的進位端,發(fā)現是由于秒到分的進位未拔掉所至.在制作報時電路的過程中,發(fā)現蜂鳴器在57分59秒的時候就開始報時,后經檢測電路發(fā)現是由于把74HC30芯片當16引腳的芯片來接,以至接線都錯位,重新接線后能正常報時.連接分頻電路時,把時個位的QD和時十位的1腳斷開,然后時十位的1腳接到晶振的3腳,時十位的3腳接到秒個位的1腳,所連接的電路圖無法正常工作,時十位從0-9的跳,時個位只能顯示一個0,在這個電路中3腳的分頻用到兩次,故無法正常顯示,因此要把12進制接到74HC390的一個邏輯電路空出來用于分頻即可,因此把時十位的CD4511的12,6腳接地,7腳改為接74HC390的5腳,74HC390的3,4腳斷開,然后4腳接9腳即可,其中空出的74HC390的3腳就可用于2Hz的分頻,分頻后變?yōu)?Hz,整個電路也到此為正常的數字鐘計數.2.設計體會

在此次的數字鐘設計過程中,更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法.在連接六進制,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯時便能準確地找出錯誤所在并及時糾正了.在設計電路中,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實際的電路連接中往往容易遺漏.又例如74HC390芯片,其本身就是一個十進制計數器,在仿真電路中必須連接反饋線才能正常顯示,而在實際電路中無需再連接,因此仿真圖和電路連接圖還是有一定區(qū)別的.在設計電路的連接圖中出錯的主要原因都是接線和芯片的接觸不良以及接線的錯誤所引起的.3.對該設計的建議

此次的數字鐘設計重在于仿真和接線,雖然能把電路圖接出來,并能正常顯示,但對于電路本身的原理并不是十分熟悉.總的來說,通過這次的設計實驗更進一步地增強了實驗的動手能力.