第一篇：硬件工程師培訓教程（八）

中國電腦救援中心

硬件工程師培訓教程

（八）二、AM D 公司的新款C P U.D u r on 處理器

D u r on 的研發代號為S p i t f i r e(烈火)，其中文名字叫鉆龍。D u r on 一詞源于拉丁語“durare ”，意思是“長久”，再加上后綴“-on ”，顯然A MD 選擇 Duron 作為處理器的名字是因為希望它能為用戶的投資價值 延長壽命。當Athlon 終于在高端C PU 領域把I n t el 重重打 了一拳后，2000 年4 月27 日，AMD 宣布正式推出D u r on 作 為其新款廉價處理器的商標，并以此準備在低端市場向 I n t el 發起更大的沖擊。

Duron 處理器采用了ThunderBird(雷鳥)處理器的核心，0.18 μm 鋁工藝制造，集成有全速的1 2 8 KB 一級緩存，采 用Socket A 架構并支持200MHz 的前端總線頻率，具有增強 了的3DNow!多媒體技術。Duron 處理器的晶體管數目為2500萬個，工作電壓和電流分別為1.6 5V 和2 5A。總功耗為 4 1W，是

C e l e r o n Ⅱ 600MHz 處理器的兩倍多，因此發 熱量較大。正式上市的D u r on 起始主頻為600MHz。目前 已經發布了6 0 0 M Hz、6 5 0 M Hz、7 0 0 M Hz 和8 0 0 M Hz 等幾種 型號，稍后還會有更高主頻的型號上市。由于D u r on 全 部采用A M D T h u n d e r B i r d(雷鳥)處理器的核心，因此具 有全面優于K6 系列的卓越性能，能耗較之原來的K6 系列 大幅降低，三通道的浮點運算處理能力使一直讓A MD 倍 感頭痛的浮點運算問題得以解決。

從技術角度分析，A M D D u r on 處理器與I n t elC e l e r o n Ⅱ處理器有許多類似之處，但也有著極大的不同。相同的是，這兩款低價位的處理器都針 對于需要廉價電腦的商業和家庭用戶，而且技術應用也十分相似，都是采用0.18 μm 的制造工藝，將全速L2 Cache 集成在Die(CPU 內核)中。不同的是，Duron 處理器的L2 Cache 為64KB，而Celeron Ⅱ則為128KB。Duron 處理器采用的是ThunderBird(雷鳥)處理器的核心，其L1 Cache 為1 2 8 KB，外 頻為100MHz，而Celeron Ⅱ采用的是Coppermine 核心，而且其L1 Cache 為3 2 KB，外頻僅為66MHz。

眾所周知，CPU 的二級緩存和內存之間的數據傳輸率始終是系統運行的瓶頸所在。Duron 內置的128KB 一級緩存從數量上已經是Celeron Ⅱ的4 倍，這樣在平時工作中就允許有足夠多的數據存放在一級緩 存中，一級緩存的命中率提高了，二級緩存的瓶頸就可以得到有效遏制。從這一點上分析，盡管 Duron 只有64KB 的全速二級緩存，但其性能表現已超過具備1 2 8 KB 全速二級緩存的C e l e r o n Ⅱ。

由于D u r on 與C e l e r o n Ⅱ一樣也引入了0.18 μm 的鋁工藝技術制造，能耗降低的好處自然就是 超頻性能的提升。.T h u n d e r b i rd 處理器

新款的Thunderbird(雷鳥)處理器和P Ⅲ Coppermine 處理器相比有以下幾點區別:首先，在緩存 系統構架方面，Thunderbird 處理器采用的是外置緩存構架，而I n t el 公司一貫采用的是內置緩存構 架。基于內置緩存系統的P Ⅲ Coppermine 處理器在正常工作時，其存儲在L1 Cache 中所有的數據都 被復制到L2 Cache 中。

基于外置緩存的Thunderbird 處理器則恰好與內置緩存運作相反，其在工作時不是將L1 Cache 中 的數據復制到L2 Cache 中，L2 Cache 中只是包含了將要寫回內存子系統的備份緩存模塊。因此，A MD 一直強調其Thunderbird 處理器核心采用了384KB 片內緩存，因為如果Thunderbird 處理器內建了128KB 的L1 Cache 后再加上容量為L1 Cache 一倍的高達256KB 的L2 Cache，累計起來正好384KB。

其次，雖然Thunderbird 處理器仍采用64 位數據通道，但這種64 位的數據通道比P Ⅲ Coppermine 處理器所采用的256 位數據通道窄得多，而這相差3 /4 的二級緩存數據帶寬勢必會妨礙Thunderbird 處 理器較之P Ⅲ Coppermine 有更佳的性能表現。第三，Thunderbird 處理器和P Ⅲ Coppermine 處理器 的二級緩存還有一個不同之處在于，T h u n d e r b i rd 處理器內置了16 通道的二級緩存訪問，而P Ⅲ Coppermine 處理器僅設置有8 通道二級緩存訪問。顯而易見，擁有16 通道相對L2 Cache 的Thunderbird

處理器比只帶有8 通道相對L2 Cache 的P Ⅲ Coppermine 處理器有著更高的數據命中率。

中國電腦救援中心.P a l o m i no 和M o r g a n(摩根馬)

Palomino 處理器是AMD 對Intel Pentium 4 處理器的回應，而且很有意思的是發布的時候它居然 被叫做了Athlon 4，此前并無Athlon 2 或Athlon 3 的說法。從設計規劃上看它有能力威脅到Intel Pentium Ⅲ處理器的市場份額。這款芯片擁有512KB 全速二級緩存；起始工作頻率大約在1.5 G Hz 上 下;芯片組采用

A M D 7 60、A M D 7 6 0 MP、V I A K X 2 66 和V I A K T 1 33。

Morgan 是用來替換AMD Duron 處理器的。這樣的升級可以保證A MD 在一個時候只制造一種處理器核心，而不是高端已經升級，低端卻仍然保留在過去的水平上，從而降低成本。M o r g an 的關鍵技 術特征有:64KB 或128KB 全速二級緩存;起始時鐘頻率900MHz;芯片組:VIA KM133、KL-133、SiS 730S。這款處理器被期望在2001 年3 季度轉而采用0.13 微米的技術加以制造。(AMD 可能會和IBM 有某種 方式的合作，來提升生產力)。這種轉換將有助于降低電力消耗和增加核心的時鐘速度。.T h o r o u g h b r ed、A p p a l o o sa 和B a r t on0 01 年年底之前，AMD 將把其第七代處理器過渡到更小、更先進的0.13 微米制作工藝。第一塊 0.13 微米芯片將是P a l o m i no 繼承者，代號“T h o r o u g h b r ed ”。目前，A MD 還沒有透露有關T h o r-o u g h b r ed 的更多信息。據我們所知，A MD 預計在年底開始限量供貨，到2 0 02 年上半年全線生產 Thoroughbred。既然AMD 以前把2002 年初的奮斗目標定在2GHz，我們就有理由相信Thoroughbred 將 是2GHz 的產品。而M o r g an 的繼承者是“A p p a l o o sa ”，AMD 計劃以這種0.13 微米的處理器進軍經濟 型市場。AMD 的規劃顯示，A p p a l o o sa 將比T h o r o u g h b r ed 稍微晚一點點發布。

A MD 處理器未來的規劃中還包括了一個新的面向高性能市場的速龍核心，代號“B a r t on ”。和 Thoroughbred 一樣，有關B a r t on 的信息AMD 說得含糊不清，惟一知道的一點是它將運用從IBM 獲得

許可的SOI(Silicon-On-Insulator)技術。Barton 將在2 0 02 年下半年某個時候推出，屆時，AMD 還 計劃推出它的第一個64 位處理器“H a m m er ”。.K8

代碼為“SledgeHammer ”(大錘)的K8 處理器是AMD 與Intel Pentium 4 競爭的下一代技術產品。從 AMD 已經公布的資料分析，K8 處理器將不再采用全新的64 位設計，而是重新回到x86-64 的軌道上來(即 增強型的x 8 6-3 2)，以便與現有的32 位和16 位程序兼容。K8 就是這種設計下的第一款成品。

新一代的K8 芯片尺寸將會進一步縮小，達到1 1 0 mm 2，同時可以在一個內核中集成兩個處理器并 使之并行工作。K8 處理器將不再采用E V6 總線結構，而是全新的LDT(Lightning Data Transport，閃電數據傳輸總線)。它能提供高達6.4 G B /s 的數據傳輸率，并且兼容當今的外圍設備和輸入/輸出 裝置。A MD 也在開發適用于此總線的API(Application Programming Interfaces，應用程序接口)和插拔接口。第一顆K8 將使用與摩托羅拉共同開發的0.18 微米銅線互連技術制造，初始速度為1 G Hz，2 0 01 年正式上市。A MD 如果能成功開發出K8，勢必會如愿以償地 成為x 86 體系的領導者。

三、其他廠商的新款C P U.V IA 的C y r i x Ⅲ處理器 C y r ix 曾經是一家相當有實力的處理 器設計公司。早在486 時代，C y r ix 便紅 極一時，甚至儼然已經可以和當時的 I n t el 分庭抗禮。C y r ix 所設計的5 x 6120MHz 處理器是一款比奔騰75 還要快的4 86 級處理器，推翻了下一代處理器總比上一代處理器要快 的結論，不僅創造了一個奇跡，也延長了4 86 處理器的生命。不過進入5 86 時代后C y r ix 公司便 開始下滑，連年虧損最終被V I A(威盛)收購。而586 時代的另一個C PU 廠商I DT 也因為經營困難而 被V IA 收購。C y r i x Ⅲ便是威盛收購C y r ix 和I DT 之后開發的。

Cyrix Ⅲ原名Joshua(約書亞)，定位于低端 市場，鋒芒直指I n t el 的C e l e r on 處理器。但 Joshua 沒有上市，后來VIA 將IDT 的WinChip4 重 新命名為C y r i x Ⅲ，這就是S a m u el。與前一款 產品不同的是，新款Cyrix Ⅲ的芯片面積大幅度 縮小，內核電壓也降為1.8V，一級緩存為 128KB，但沒有二級緩存。由于Cyrix Ⅲ內置了 MMX 和3DNow！指令，因此在多媒體領域應該還是 具有一定實力的。早在處理器面市之

前，VIA 便聲稱Cyrix Ⅲ將是搶奪Celeron Ⅱ處理器市場份額的利器。首先，Cyrix Ⅲ的外頻可以支持66MHz、1 0 0 M Hz 甚至133MHz，而且為了改變C y r i x Ⅲ處理器天生浮點運算能力較差的弱點，新款

C y r i x Ⅲ提供了兩個80 位的浮點處理單元。其次，C y r i x Ⅲ與 Celeron Ⅱ處理器一樣采用了Socket 370 接口，可以兼 容C e l e r o n Ⅱ處理器所使用的芯片組。第三，C y r i x Ⅲ 處理器較之C e l e r o n Ⅱ還有一點優勢，那就是C y r i x Ⅲ 可以同時支持Intel 的MMX 和AMD 的3DNow！多媒體指令集。但一些權威媒體的測試表明，由于沒有了二級緩存，新 款C y r i x Ⅲ的性能大打折扣，綜合性能趕不上同頻的 C e l e r o n Ⅱ。.V I A C3 2 0 01 年5 月25 日，V IA 在CeBIT 2001 上發布新的C3

36處理器，采用標準的Socket 370 接口，起始頻率為7 3 3 M Hz。該處理器采用0.15 微米工藝制造，核 心面積只有5 2 mm 2，內部集成了1 2 8 KB 全速一級緩存，6 4 KB 二級緩存。支持1 3 3 M Hz 前端總線頻率、3 D N ow！和MMX 多媒體指令集。

另外VIA 的整合型處理器M a t t h ew 的計劃依舊，并沒有受到Intel Timna 夭折的影響。這顆內建 S a m u e l 2 核心、A p o l l o P r o 1 3 3A、S3 Savage4、音效、網卡、M o d em，采用0.18 微米制程的處 理器，是V IA 進軍低價筆記本電腦的有力武器。.C r u s oe0 00 年1 月16 日，一家在業界很不出名的公司T r a n s m e ta 突然宣布了他們自行研發的處理器 Crusoe。一石激起千層浪，惹得I n t el、AMD 兩家自以為世上無人再有能力生產便攜機CPU 的廠商大 跌眼鏡。Crusoe 是一款應用于筆記本電腦和Internet 網絡設備的新型處理器。Crusoe 芯片的開發者Transmeta 公司在芯片研發過程中采用了一種革命性的微處理器設計方案。與主流的x86 處理器完全使 用硬件設計不同，Crusoe 處理器的解決方案采用軟硬兼施辦法，即硬件引擎核心和軟件核心的合成結 構。Crusoe 處理器的硬件核心組成部分采用了高性能低功耗的VLIW(Very Long Instruction Word，超長指令)引擎，其核心指令與普通的x86 處理器指令沒有相同之處。這種VLIW 結構的處理器邏輯控 制芯片，采用非常簡單的設計和軟件的指令時序安排。它允許一個簡單和非常直接的硬件執行流程，包括7 條整數管道流水線和10 條浮點管道流水線，使得參與處理器邏輯控制的晶體管數量大為減少。

而Crusoe 處理器的軟件核心則是包圍的軟件層構造，以此使得Crusoe 能與x 86 硬件結構的處理 器運行指令相同。這個具有全新定義的軟件層又稱之為“C o d e M o r p h i ng ”(代碼融合)軟件，它可 以動態“M o r p h i n g(融合)”x86 指令進入本地硬件引擎。在指令執行時，Cruose 編譯x86 指令塊一 次，就將編譯的結果保存到編譯緩沖區中，下一次(已經編譯)的代碼執行時，系統跳過編譯這一 步，以全速直接運行已編譯過的指令。

第二篇：硬件工程師培訓教程(十一)

http://hao518.cctve.cn/

硬件工程師培訓教程

（十一）第三節 主板芯片組綜述

一、主板與芯片組的關系

芯片組是主板的靈魂，決定了主板的性能和價格。主板上的芯片組又稱之為控制芯片組(Chipset)，與主板的關系就好像CPU 對于整機的關系一樣，提供了主板所需的完整核心邏輯。正如人的大腦分左腦和右腦，主板上的芯片組由北橋芯片和南橋芯片組成。其中北橋芯片負責管理L2 Cache、支持存的類型及最大容量、是否支持AGP 加速圖形接口及ECC 數據糾錯等。對USB 接口、UDMA/33 EIDE 傳和ACPI(Advanced Configuration and Power Interface，高級電源管理)的支持以及是否包括KBC(鍵盤控制模塊)和RTC(實時時鐘模塊)則由南橋芯片決定。因此，芯片組的類型將直接影響主板甚至整 機的性能。

二、主流芯片組一覽

在386 和486 時代，生產主板芯片組的廠商很多，其中包括VIA、UMC(聯華)、SiS 和ALi 等。Pentium

處理器上市后，由于各芯片組制造廠商對其技術不熟悉，使得早期586 級主板對Pentium 處理器的支持 不盡人意。在這種情況下，Intel 公司開始自己研發主板芯片組，使其能夠更好地支持Pentium 系列處 理器。在Intel 公司正式加入芯片組競爭的短短幾年中，很多專業芯片組廠商的市場份額大幅下降，甚 至轉行生產其他產品，Intel 芯片組的市場份額也一度達到了近90%。

1.Intel 芯片組

(1)Intel 430TX

Intel 430TX 是Intel 于幾年前推出的專門支持Pentium MMX 級 CPU 的芯片組，針對MMX 技術進行了優化。同時該芯片組還支持AMD K6 和Cyrix M Ⅱ CPU。Intel 430TX 芯片組利用動態電源管理結構，長了便攜式電腦的電池使用時間。430TX 芯片組支持APM(高級電 源管理)，可使電腦在不工作時自動進入休眠狀態，從而達到節能的 目的。430TX 芯片組能更好地支持SDRAM，對內存的讀取時間也比此 前的VX 芯片組有所縮短。此外還支持UDMA/33 和USB 接口。

(2)Intel 440BX

Intel 440BX 芯片組可以算做一個奇跡，能夠在競爭如此激烈、技術更新一日千里的IT 界特別是 芯片組領域存活這么長時間的，目前還只有Intel 440BX 芯片組。440BX 芯片組由北橋82443BX 和南橋 82371EB(或2371AB)組成，支持雙CPU、100MHz 外頻、1024MB 內存，并支持ECC 內存校驗。440ZX 芯片 Intel 440BX 芯片組 的北橋芯片82443BX 組是BX 芯片組的簡化版，不支持雙CPU，只支持個DIMM 插槽、3 個PCI 插槽和1 個ISA 插槽，最 多支持512MB 內存，且不提供ECC 校驗功能。同時，440ZX 芯片組還細分出了82443ZX 和 82443ZX-66 兩種版本，后者不支持100MHz 前端總 線(FSB ——Front Side Bus)。時至今日，還有 許多主板廠商在改進440BX 主板，比如增加UDMA/ 100 和RAID 功能，以滿足新的需要。不過隨著新 一代芯片組的推出，440BX 終將成為人們的回憶。

(3)Intel 440GX

Intel 440GX 芯片組是為了滿足服務器領域的需求而開發的 高檔芯片組，從這個意義上講，Intel 440GX 芯片組較之其他芯 片組而言具有更高的穩定性。在性能方面，作為440BX 的超集，440GX 除了具有440BX 芯片組的全部特點外，主要增加了在100MHz 總線頻率下對Slot 2 接口的Xeon(至強)處理器的支持，最多允 許4 顆CPU 以SMP(Symmetric Multi－Processing，對稱多處理)模式工作。440GX 芯片組也為南北橋結構，北橋芯片為82443GX，南橋芯片依然使用82371EB。440GX 支持高達2GB 的SDRAM(單條 512MB)內存，允許使用ECC，有更完善的AGP 2x 接口和USB 接口，并具有Modem 及網絡遙控喚醒功能，符合PC'97 能源管理規范。

http://hao518.cctve.cn/

(4)Intel 450NX

Intel 450NX 芯片組是專門為企 業級服務器量身制造的芯片組。由于 大多數服務器系統對圖形顯示沒有太 高要求，所以Intel 450NX 芯片組沒 有提供對AGP 的支持。Intel 450NX 芯片組使用了地址位序列改變(ABP)和高帶寬的四路交錯技術，支持8GB 內存，可提供4 個32 位PCI 接口和兩 個64 位PCI 接口(或兩個32 位PCI、一 個64 位PCI 接口)。

處理器總線接口的地址寬度為 36 位、數據寬度為64 位，工作頻率 為100MHz。用特別的群集控制器能同使用8 個Xeon 處理器。高性能的內 存管理系統包括C2C 和ABP(Address Bit Permutiong)，它能提供充足的 帶寬(1GB/s)。450NX 由4 部分組成:

82451NX 內存和I/O 橋控制器、82454NX PCI 增強橋、82452NX RAS/CAS 發生器和82453NX 多重路徑數據訪問。450NX 芯片組也具有企 業級服務器必需的可靠性，它可在 3 個主要的數據傳輸接合點進行檢查:MIOC 和系統總線有ECC 校驗，總線控制器也有奇偶校驗;MIOC 和內存子系統的ECC 校驗;MIO

C 和PCI 增強橋(即MIOC/PXB 增強總線和 PCI 總線之間)的奇偶校驗。

(5)Intel 440EX

Intel 440EX 芯片組是Intel 當初為賽揚處理器特別開發的一款 芯片組，支持AGP。Intel 440EX 芯片組采用了傳統的南北橋芯片組 結構，北橋芯片型號為82443EX，南橋芯片仍使用82371AB，外頻只 支持66MHz。與440BX 芯片組相比，Intel 440EX 芯片組除成本稍低 外，并無過人之處，目前已被淘汰。

(6)Intel i810 系列

Intel i810 芯片組是Intel 公司1999 年特別針對賽揚處理器設計 的面向低端市場的主流芯片組，包括i810L、i810、i810-DC100 和i810E。Intel i810 芯片組在440EX 和440ZX 的基礎上做了一些改進，同時不再 采用傳統的南、北橋架構。

該芯片組由GMCH(Graphics & Memory Controller Hub，圖形與內存控制中心)芯片——Intel 82810、ICH(Input/Out-put Controller Hub，輸入/輸出控制 中心)芯片——Intel 82801 和FWH(Firmware Hub，固件中心，與BIOS 類似)芯片 ——Intel 82802 組成。i810 集成了i752 圖形加速芯片，同 時針對66MHz 與100MHz 系統總線頻率、PC100 SDRAM 使用的同步或異步 主內存接口等作了適當優化。由于采用了Hub-Link 架構，GMCH 芯片和 ICH 芯片間的帶寬達到了256MB/s，IDE 設備、USB 設備和AC'97 聲卡直 接連在ICH 芯片上，大大提高這些設備 和CPU 交換數據的速度。傳統的PCI 總線也接到ICH 芯片上，仍為 133MHz，用來插一些功能卡，如網卡等。總之，i810 的性價比不錯，比較適合普通的商業及家庭用戶。但最值得關注的是它所采用的全新 架構。

i810-DC100 支持100MHz 前端總線頻率(CPU 到GMCH)和4MB 外置顯 存，最大內存容量由i810 的256MB 增加到512MB。i810E 則是在i810-DC100 的基礎上發展而來，支持133MHz 前端總線頻率，可支持的PCI 插槽數增加到 6 根。而從i810E 的基礎上發展起來的i810E2 則支持P Ⅲ和新賽楊處理器，由于采用了ICH2 芯片，可以支持UDMA/100。

i810 系列芯片組性能對比表

(7)Intel i820

i820 芯片組由82820(MCH)、82801AA(ICH)和82802AB(FWH)組成。由此可見，它和i810E 的最大不 同就在MCH 芯片上。82820 提供了133MHz 內存總線頻率，使內存和CPU 工作在相同的頻率下。i820 支 持oppermine 處理器、AGP 4x、Ultra DMA/66 傳輸模式、AC'97 規范、兩個USB 接口、6 個PCI 插槽，再配合Rambus DRAM，其帶寬由SDRAM 的528MB/s 提升到1.2GB ～1.6GB/s，系統性能大幅提升。i820 芯片組支持標準的PC133 規范、AGP 4x、Ultra DMA/66，并采用同i810 相同的加速Hub 架構，但未集成圖形顯示芯片，所以GMCH 芯片就成了MCH 芯片，MCH 到ICH 間的帶寬依然為256MB/s。i820 最 大的特點是支持Rambus DRAM(Direct RDRAM)內存，其內存頻率高達300 ～400MHz，帶寬可達1.6GB/s。由于Rambus DRAM 內存價格昂貴，Intel 為了加快i820 進入市場的速度，在i820 主板上增加了一個新 芯片，這就是MTH(內存轉接橋)芯片，以支持在i820 主板上使用普通SDRAM。但由于SDRAM 的帶寬和Rambus

DRAM 相差甚遠，i820 的性能不能充分發揮，后來又發現MTH 芯片有Bug，導致Intel 回收所有帶MTH 芯 片的i820 主板。

(8)i820E

作為820 芯片組的增強版本，i820E 重新確定了自己面向商業和e-Home 市場的定位，主要針對于高端用戶的需求。與其上一代相比，i820E 芯片組最大的改變就是把ICH 升級為新的82801BA 控制芯片(ICH2)。i820E 支持100/133MHz 外頻雙處理器，支持最高2GB 的PC600、PC700 和PC800 的Direct RDRAM，內存帶寬最高可達1.6GB/s，比100MHz SDRAM 的峰值速度快兩倍。i820 還支持STR(Suspend To RAM，內存喚

醒)、UDMA/100、省電模式、AGP 4x 和CNR 接口。82801BA ICH2 采用324 針BGA(Ball Grid Array，球狀矩陣排列)封裝，包括兩個USB 控制器、6 聲道、完全環繞聲AC'97 音頻、全面整 合的LAN(Local Area Network，局域網)功能，此外還支持1Mbps Home PNA、10/100Mbps LAN 和管理10/100Mbps LAN。ICH2 的輸入信號INTRUDER#可在系統文件被打開時自 動執行，并激活SMI#或TCO 中斷，在沒有操作或懸掛的情況下，能夠發現軟件故障或系統入侵，然后 發出AlertCLK 和AlertData 信號，通知網絡管理器進入戒備狀態。

(9)i815/i815E

i815 芯片組(代號Solano)是Intel 公司第一款全面支 持PC133 SDRAM 的芯片組，其GMCH 芯片為82815，ICH 芯 片為82801AA，FWH 芯片為82802AB。i815 支持133MHz 前 端總線頻率，即整合了i752 顯卡，又支持外接AGP 4x 顯 卡，同時支持UDMA/66。

盡管許多廠家充分挖掘Intel BX 芯片組的潛力，開 發支持UDMA/66 和133MHz FSB 的主板，但由于芯片規格 的問題，如芯片只是針對100MHz FSB 設計，導致在133MHz FSB 下，所支持的內存從1GB 降到768MB，而且440BX 不支

持AGP 4x 等高級性能，所以在和VIA 的694X 等新款芯片組競爭時，已沒有多少優勢可言。而i820 又一時得不到承認，所以Intel 推出了i815 芯片組，作為440BX 的替代產品。在i815 之后，Intel 又發布了i815E 芯片組，采用了與i820E 相同的ICH2 芯片，相對于i815 所用 的ICH 增加了對UDMA/100 的支持，USB 接口的數據傳輸速度從12Mbit/s 增加到24Mbit/s 并支持CNR 接 口。i815/i815E 芯片組既支持eleron 系列處理器，也支持P Ⅲ Coppermine 處理器。

(10)Intel 815EP

Intel 成功地推出了i815 和i815E 芯片組后，由于其自帶i752 顯卡的3D 效果遠低于目前的主流顯 卡，Intel 又推出了不帶顯示功能的i815EP 芯片組。由于去掉了整合的顯卡，所以成本得以降低。在 功能方面，除了不帶顯卡外，其他均同i815E。由于MCH 芯片的晶體管數量減少，有利于提高其成品率，減少芯片內部的出錯概率。另外，部分廠家還根據芯片組的特點開發了附加功能，如技嘉的SCR(智能 卡閱讀器接頭)。

(11)i815G 和i815EG

i815G 芯片組在截稿時仍然沒有發布，但預計應該在2001 年3 季度問世。它似乎是為了取代i810系列而設計，過去也被稱為i815 Stepping B。i815G 支持最新的Tualatin 處理器和PC133 SDRAM，這兩個 特性都是i810E2 所沒有的。同時它也整合了i752 顯卡，提供AGP 插槽。其ICH 提供了對UDMA/66、兩個USB 端

口和整合的AC?7 聲卡的支持。

i815EG 芯片組問世的時間很可能與i815G 接近，同 樣的是i815 Stepping B 版。但它的輸入輸出控制芯 片采用的是ICH2，支持UDMA/100、雙USB 端口等。CNR 插槽替代了過去ICH 中支持的AMR 插槽。雖然這之前我們已經看到了許多標記i815 Step-ping B 的測試主板面世，而且它們都帶有AGP 插槽，但也許未來還會有不配備AGP 插槽的版本，它會 用來代替i810。由于Intel 在芯片組方面的工作重點已經全面轉移到支撐P4 的i845 和i850 上，目前 有關i815G 和i815EG 的消息很少，估計到發布時也不會看到鋪天蓋地的宣傳攻勢。它們不是主力產品，只是Intel 低端政策的延續

第三篇：硬件工程師培訓教程（七）

中國電腦救援中心

硬件工程師培訓教程

（七）第六節 新款CPU 介紹

一、I ntel 公司的新款C P U.P Ⅲ C o p p e r m i n e(銅礦)處理器

2000 年最惹人注目的莫過于Intel 公司采用0.18 微米工藝生產的P Ⅲ Coppermine 處理器了。盡 管Intel 公司早在1 9 99 年10 月25 日便發布了這款代號為Coppermine 的Pentium Ⅲ處理器，但其真 正的普及是在2 0 00 年。

雖然取名為“銅礦”，C o p p e r m i ne 處理器并沒有采用新的銅芯片技術制造。從外形上分析，采用0.18 μm 工藝制造的Coppermine 芯片的內核尺寸進一步縮小，雖然內部集成了256KB 的全速On-D i e L 2 C a c he，內建2 8 10 萬個晶體管，但其尺寸卻只有1 0 6 mm 2。從類型上分析，新一代的 C o p p e r m i ne 處理器可以分為E 和EB 兩個系列。E 系列的C o p p e r m i ne 處理器采用了0.18 μm 工藝制 造，同時應用了I n t el 公司新一代O n-D ie 全速2 5 6 K B L 2 C a c h e;而EB 系列的C o p p e r m i ne 不僅集合 了0.18 μm 制造工藝、O n-D ie 全速2 5 6 K B L 2 C a c he，同時還具有1 3 3 M Hz 的外頻速率。

從技術的角度分析，新一代C o p p e r m i ne 處理器具有兩大特點:一是封裝形式的變化。除了部分 產品采用S E C C2 封裝之外，I n t el 也推出了F C-P GA 封裝及筆記本使用的MicroPGA 和B GA 封裝；

二 是制造工藝的變化。C o p p e r m i ne 處理器全部采用了0.18 μm 制造工藝，其核心工作電壓降到了

1.6 5 V(S E C C 2)和1.6 V(F C-P G A)，與傳統的P Ⅲ相比大大降低了電能的消耗和發熱量。

P Ⅲ C o p p e r m i ne 的整體性能與傳統的P Ⅲ相比有了較大幅度的提高。作為新一代處理器，Coppermine 強勁的高速On-Die L2 Cache 值得稱道，而且P Ⅲ Coppermine 的可超頻性也是非常出色 的。.P Ⅲ C o p p e r m i n e-T 和T u a l a t in

2001 年末，P Ⅲ Coppermine 會進一步改進制造工藝采用0.13 微 米制造，新版本T u a l a t in 也即將問世。其核心技術大致如下：最 初時鐘頻率應該是1.1 3 /1.2 6 G Hz；內核集成512KB 二級緩存；采用 新的總線結構；封裝結構上采用F C P G A2 替換F C P GA。

我們注意到Tualatin 在電壓和總線規格上和過去的P Ⅲ處理器有 了不同，因此未來似乎應該有全新的平臺來支持P Ⅲ處理器。當前 只有一款芯片組宣布支持Tualatin，它就是A l m a d or 或者被稱之為 i 8 30。而P Ⅲ Coppermine-T 內核則可能是過渡產品，它既能運行于當前 的i815、694X 等產品，相信也能在A l m a d or平臺上使用。從時間表上看這兩款處理器都在2 0 01 年三季度發布。但由于Intel Pentium 4 戰略的延展，也許它們會悄無 聲息地來臨，甚至縮減至一款。.C e l e r o n Ⅱ處理器

為了進一步擴大在低端市場的占領份額，2 0 00 年3 月 Intel 終于發布了其代號為“C o p p e r m i n e 1 28 ”的新一代的 Celeron 處理器——Celeron Ⅱ(Intel 仍稱其為Celeron，但 為了和前面的C e l e r on 區分，我們暫且這樣稱呼)。C e l e r on Ⅱ與老Celeron 最顯著的區別在于采用了與P Ⅲ Coppermine 相同的核心及同樣的FC-PGA 封裝方式，同時支持S SE 多媒體 擴展指令集。

從技術角度分析，C e l e r o n Ⅱ與P Ⅲ C o p p e r m i ne 有著 諸多明顯的區別:一是Celeron Ⅱ的L2 Cache 容量只是P ⅢC o p p e r m i ne 處理器的一半，并且縮減P Ⅲ C o p p e r m i ne 的8 路緩存通道為4 路，延遲時間也由P Ⅲ Coppermine 的0 變成了2。由此不難看出，相同主頻的Celeron Ⅱ在性能方面比P Ⅲ Coppermine 要 差很多;二是功耗方面。C e l e r o n Ⅱ的核心電壓只有1.5 V(最新款有1.7 V)，而P Ⅲ C o p p e r m i ne 的 核心電壓為1.65V，功耗相對較低;三是外頻方面。Celeron Ⅱ出人意料地沿用了古老的66MHz 外頻，面對低端市場早已使用100MHz 外頻的AMD K6-2，Intel 此舉除了商業行為的理由外恐怕無法解釋。而66MHz 外 頻的Celeron Ⅱ與100MHz 外頻的P Ⅲ Coppermine 相比，也就注定了其要在性能方面犧牲更多。C e l e r on 系列向 來有著如奔騰系列一樣優秀的浮點運算性能，C e l e r on Ⅱ集成的全速緩

中國電腦救援中心

存使得其整數性能也得以大幅度提高。但是，糟糕的66MHz 外頻可能會是Celeron Ⅱ最終不敵 A MD 同型產品的致命之處，不過如果將其與老C e l e r on 放在一起，其實還是我們要求太高了。與C o p p e r m i ne 同樣的FC-PGA 封裝方式必定會使Celeron Ⅱ的兼容性有 所提高。正是由于高性能的二級緩存和低功耗，C e l e r o n Ⅱ同樣也具有良好的超頻性能。.P e n t i u m 4 處理器

美國東部時間2 0 00 年6 月28 日，I n t el 公司正式宣布將該公司開發的下一代微處理器命名為

Pentium4。新一代的P e n t i u m 4 處理器即原先研發代號為W i l l a m e t te 的W i l ly 芯片，是I n t el 公 司繼C o p p e r m i ne 處理器之后推出的面向普通用戶的主流產品。0 00 年11 月20 日，I n t el 公司正式發布P e n t i u m 4 處理器。該處理器采用了不同于P6 總線的 全新N e t B u r st 架構，其管線長度是P6 架構的兩倍，達到了20 級。這將使P e n t i u m 4 達到更高時鐘 頻率。現在的P e n t i u m Ⅲ處理器由于管線長度的限制，最高時鐘頻率在1.2GHz 左右，P e n t i u m Ⅲ1.1 3 G Hz 處理器出現的問題就是最好的證明。不過，管 線長度的加長，也意味著entium 4 每一個時鐘周期執 行的指令要比P e n t i u m Ⅲ少，這就是為什么在相同的 速度下，P e n t i u m Ⅲ或Athlon 處理器的性能看起來要 比P e n t i u m 4 處理器更強一些的原因。不過，隨著 P e n t i u m 4 速度的提升，這一現象會逐漸消失。

Pentium 4 處理器采用新的系統總線代替了原有的 GTL+總線，總線速度達到400MHz。最初版本的核心頻 率為1.4 G Hz 和1.5GHz，內部集成了8 KB 一級數據緩存 和2 5 6 KB 同速二級緩存(I n t el 稱之為L2 超級傳輸緩 存)，帶寬大于44.8GB/s，大大超過Pentium Ⅲ 1GHz 處理器的1 6 G B /s。初期的P e n t i u m 4 采用0.18 μm 工藝制造，包含4 2 00 萬個晶體管，芯片面積為2 1 7 mm 2，核心電壓為1.7V，目前采用S o c k e t 4 23 接 口，此外I n t el 還推出了一款S o c k e t 4 78 接口的P e n t i u m 4，這才是最終版本。P e n t i u m 4 的算術 邏輯單元(A L U)以核心頻率的兩倍運行。此外，P e n t i u m 4 還包含1 44 條重新設計過的S S E2 指令。Intel 預計P e n t i u m 4 將于2001 年下半年占其C PU總產量的一半，并采用0.13 μm 銅工藝制造。Pentium 4 的架構被I n t el 稱之為N e t B u r st。其中最容易被關注到的變化就是它的新系統總線。

雖然真實時鐘頻率只有100MHz，位寬還是64 位，但由于利用了與APG 4x 相同的工作原理，它的速 度實際相當于4 0 0 M Hz 是傳統P6 總線的四倍，可傳輸高達3.2GB/s。明顯超過AMD Thunderbird 處理器266MHz(133MHz ×2)2.1GB/s 的數據傳輸率。

Pentium 4 的二級緩存與Pentium Ⅲ的二級緩存大小相同，都是256KB 并皆為8 路聯合方式運作。但Pentium 4 的二級緩存每線為128 字節，并分成2 個等量的64 字節。當它從系統(無論是內存、AGP 顯卡或是P CI 等)取出數據時，都是以64 字節為單位，這樣一來確保批量傳輸的最大性能。

一級緩存方面，P e n t i u m 4 僅有8 KB 的一級數據緩存，沒有指令緩存，這樣便于降低一級的延遲，采用4 路聯合方式，并使用64 字節的緩存管道。雙端口結構使得能在一個時鐘內，一個讀取 而另一個寫回的方式來同時運作。過去在P e n t i u m Ⅲ或A t h l on 處理器中，都有一級指令緩存。代 碼會先被放入此塊緩存中，直到要真正被處理單元執行時才會取出。糟糕的是某些x 86 指令非常復 雜，因此解碼過程可能會阻塞整個執行管道，同時這些指令中的部分重復頻率很高，常常剛解碼一 次后又需要再次解碼。基本上講，P e n t i u m 4 的執行追蹤緩存就是在解碼器底下的的一級指令緩存，如果緩存里存放有已經解碼過的復雜指令，下一次它進入流水線時就不需要再解碼，而只直接提取 微指令即可。

另外Pentium 4 新加有硬件預取的機制。這塊新的處理單元可辨認Pentium 4 核心執行軟件的數 據存取樣本，并依此猜測下次會被處理的數據，然后將這些數據預先載入緩存中。在應用大量的有 規則數據情況下比如矩陣，P e n t i u m 4 的硬件預取功能將大幅加速執行效能。

還有Pentium 4 最有名的特性之一就是該處理器具有非常長的流水線工位。Pentium Ⅲ的流水線 工位有10 個，A t h l on 為11 個，而P e n t i u m 4 不少于20 個。如此多的工位數量保證了每個工位執行的任務足夠簡單，很顯然Pentuim4 已經做好了足夠的準備向更高的GHz 頻率進軍，這顯然是Pentium Ⅲ和Athlon 所不具備的，也是他們注定無法在更高頻率上和P e n t i u m 4 抗衡的致命傷。

Pentium 4 的流水線能保留多達126 個將要被執行指令，其中最多可包含48 個載入及24 個存儲運 算。而追蹤緩存分支預測單元，就是用來確保清空整個管道內容的情況不會經常發生的。I n t el 聲稱 用了這個單元后，可減少P e n t i u m Ⅲ 3 3%的預測失敗。但一旦發生預測失敗，所帶來的損失也相 當驚人。

其余的新特性包括兩組雙速ALU 及AGU。因為他 們可以每半時鐘內處理一個微指令，因此四個中的 每一個時鐘皆為處理器時鐘的兩倍。快速執行引擎 無法處理的指令，將被送到唯一的S l o w A LU 處處 理。不過好在程序指令絕大部分都是一些簡單的指 令。加入流式單指令多數據擴展技術的第二版棗 SSE2。這一次新開發的SIMD 指令了包括浮點S I MD 指令、整形S I MD 指令、S I MD 浮點和整形數據之間 轉換以及數據在XMM 寄存器和MMX 寄存器中轉換等幾 大部分。其中重要的改進包括引入新的數據格式，比如128 位SIMD 整數運算和64 位雙精度浮點運算等 等。為了更好的利用C a c he，P4 還另外增加了幾條 操作緩存的指令，允許程序員控制已經緩存過的數 據。由于SSE2 更多是在架構內部的加強和優化，其 最大好處是并不需要因此而開發全新的操作系統，只要稍微打個補丁之類，就能享受到SSE2 帶來的好 處。

Intel 公司于2001 年8 月底發布的1.9 和2.0GHz 的Pentium 4 仍然采用0.18 微米的Willamette 內 核。我們曾經很希望看到此次發表的S o c k e t 4 78 接口P e n t i u m 4 采用代號為N o r t h w o od 的新核心。不過，I n t el 可能在0.13 微米制程上碰到了一些麻煩。.I t a n i um 處理器

大多數熟悉計算機的愛好者一定都聽過M e r c ed 這個名字，現在I n t el 已經正式把它命名為 Itanium。這將是Intel 第一款執行IA-64 指令的微處理器。它采用了EPIC(Explicitly Parallel In-

s t r u c t i o n C o de，顯性并行指令計算)技術，可實現每時鐘周期高達20 次運算。I t a n i um 有128 個 整數和多媒體寄存器，1 28 個82 位浮點寄存器，64 個論斷寄存器，8 個分支寄存器。這么多的寄 存器允許Intel 整合動態寄存器堆棧引擎，這將大大提高處理能力。第一代IA-64 的處理器通過它們 的浮點單元可每秒執行60 億次浮點操作。

(1)Itanium 的主要物理參數

· 該處理器具有3 級高速緩存，包括2 MB 或4 MB 三級高速緩存、9 6 KB 二級高速緩存和3 2 KB 一級

高速緩存，縮短了內存等待時間。

· 首批產品采用733MHz 和800MHz 主頻。

· 2 2 6 6 M Hz 數據總線，以2.1 G B /s 帶寬支持快速系統總線處理。

· “機器檢查體系結構”(M C A)、完善的錯誤記錄、高速緩存和系統總線糾錯碼(E C C)設計提供 了先進的錯誤檢測、糾正和處理能力。

· 64 位數據總線(以及8 位E C C)。

· 3 英寸×5 英寸插盒，包括安騰處理器和高達4 MB 的盒上3 級高速緩存。

· 專用的邊緣電源接頭為處理器和高速緩存設備提供單獨電壓，從而提高信號的完整性。

· 硬件內建I A-32 指令二進制兼容性。

· C C PU 中晶體管數量為2 5 00 萬個，高速緩存中有3 億個。

(2)Itanium 的主要性能指標

· 一體化的2 MB 或4 MB 盒上三級高速緩存。以處理器主頻全速運行，采用4 路成組相聯設計和 64 字節高速緩存線。采用全面的流水線和優化設計，使用1 28 位寬高速緩存總線以12.8GB/s 帶寬實 現快速數據訪問。

· 一體化的9 6 KB 二級高速緩存，6 路成組相聯結構，采用全面的流水線設計和64 位高速緩存 線。· 一級高速緩存為3 2 KB，數據高速緩存與指令高速緩存分開(1 6 KB 數據/1 6 KB 指令)。4 路成組

相聯結構，采用全面的流水線設計和32 字節高速緩存線。

· 高度并行的流水線硬件，10 級流水線。

· 兩個整數單元和兩個內存單元，每時鐘周期能夠執行4 條A LU 指令。

· 浮點(FP)計算單元包含兩個以82 位運算數運行的FMAC(浮點相乘累積)單元。每個FMAC 單元每 時鐘周期能夠執行兩次浮點運算，支持單精度、雙精度和擴展雙精度。

· 兩個額外的FP 多媒體單元，每個單元能夠執行兩條單精度FP 運算。與常規的F M AC 相結合，每時鐘周期能夠執行8 次單精度FP 運算，最高結果可達6.4 G F L O PS。

· 44 位物理內存尋址能力。

· 集成的系統管理特性，提供溫度監測和插盒識別信息。

· 先進的載入地址表(A L A T)，包括32 個條目，采用2 路成組相聯高速緩存設計，支持推測執 行，最小的內存等待時間和更高性能。

· 兩層數據轉換后備緩沖器(D T L B)——在D T L B 1(全部相關聯)中有32 個條目；在DTLB2 中有96 個條目。另外，系統軟件(O S)可以單獨使用48 個轉換寄存器(T R)，存儲關鍵的虛擬到物理地址轉 換。

· 指令轉換后備緩沖器(I T L B)包含64 個條目，并且相互之間完全相關。

· “顯性并行指令集計算”(E P I C)技術，通過最大限度地發揮硬件和軟件的協同作用，提高了 指令級并行運算能力。Itanium 體系結構為編譯器提供了多種機制，用于與處理器交流編譯器時間信 息，如分支和高速緩存提示。此外，這種體系結構使編譯代碼能夠通過創新的指令格式來更有效地 管理處理器硬件。這些交流機制能夠最大限度地減少分支損耗，減少高速緩存未命中的次數，同時 實現更強的并行運算能力，而這一點要比代碼中固有的并行運算能力顯著得多。

· 推測:使編譯器在進行分支和存儲之前提前安排載入指令，以縮短內存等待時間，進而實現 更高性能。

· 預測:通過消除分支和分支預測錯誤造成的相關損耗來提高性能。

· 并行運算:使編譯器能夠為處理器提供更多信息，確保處理器能夠持續并行執行多項運算，進 而提供更高的性能和可擴展性。

· 寄存器堆棧:利用由寄存器堆棧引擎(RSE)管理的靈活的整數 寄存器模型來減少呼叫/返回程序開銷。· 寄存器循環:在硬件中自動為寄存器重命名，以提高軟件循環性能，不需要滿足傳統方式中的額外要求。

· 分支/存儲提示:提高分支預測率并縮短內存等待時間。

· SIMD 指令集:通過使每條指令在多個整數運算數或浮點運算 數上執行而顯著地提高了多媒體應用的性能。

· 海量寄存器資源:1 28 個整數寄存器，1 28 個浮點寄存器，8個分支寄存器和64 個分支預測寄存器。· 增強的延遲事務處理能力，提高總線效率。

· 增強版低電壓AGTL+(AdvancedGunningTransceiverLogic)信 號技術。

當然，這款全新的CPU 也有缺點，由于它對I A-64 的關注，使得它在當前的I A-32 架構上表現 欠佳。我們不知道市場對這種拋棄過去來換取性能的做法到底能承受到什么程度？但一開始，支持 它的軟件一定很少，而且售價昂貴，主流市場不可能有它的容身之處，只有高端工作站和服務器市 場才是它適合待的地方。

第四篇：硬件工程師培訓教程(五)

中國電腦救援中心提供一流的IT資訊服務

硬件工程師培訓教程

（五）第二節 CPU 的制造工藝

CPU 從誕生至今已經走過了20 余年的發展歷程，C PU 的制造工藝和制造技術也有了長足的進步和發展。在介紹C PU 的制造過程之前，有必要先單獨地介紹一下C PU 處理器的構造。

從外表觀察，C PU 其實就是一塊矩形固狀物體，通過密密麻麻的眾多管腳與主板相連。不過，此時用戶看到的不過是C PU 的外殼，用專業術語講也就是C PU 的封裝。

而在CPU 的內部，其核心則是一片大小通常不到1/4 英寸的薄薄的硅晶片(英文名稱為D ie，也就是核心的意思，P Ⅲ C o p p e r m i ne 和Duron 等C PU 中部的突起部分就是Die)。可別小瞧了這塊面積不大的硅片，在它上面密不透風地布滿了數以百萬計的晶體管。這些晶體管的作用就好像是我們大腦上的神經元，相互配合協調，以此來完成各種復雜的運算和操作。

硅之所以能夠成為生產CPU核心的重要半導體素材，最主要的原因就是其分布的廣泛性且價格便宜。此外，硅還可以形成品質極佳的大塊晶體，通過切割得到直徑8 英寸甚至更大而厚度不足1 毫 米的圓形薄片，也就是我們平常講的晶片(也叫晶圓)。一塊這樣的晶片可以切割成許多小片，其中 的每一個小片也就是一塊單獨C PU 的核心。當然，在執行這樣的切割之前，我們也還有許多處理工 作要做。

Intel 公司當年發布的4004 微處理器不過2300 個晶體管，而目前P Ⅲ銅礦處理器所包含的晶體管 已超過了2000 萬個，集成度提高了上萬倍，而用戶卻不難發現單個CPU 的核心硅片面積絲毫沒有增 大，甚至越變越小，這是設計者不斷改進制造工藝的結果。

除了制造材料外，線寬也是CPU 結構中的重要一環。線寬即是指芯片上的最基本功能單元門電路 的寬度，因為實際上門電路之間連線的寬度同門電路的寬度相同，所以線寬可以描述制造工藝。縮 小線寬意味著晶體管可以做得更小、更密集，可以降低芯片功耗，系統更穩定，C PU 得以運行在更 高的頻率下，而且可使用更小的晶圓，于是成本也就隨之降低。

隨著線寬的不斷降低，以往芯片內部使用的鋁連線的導電性能已逐漸滿足不了要求，未來的處理器將采用導電特性更好的銅連線。AMD 公司在其面向高端的Athlon 系列Thunderbird(雷鳥)處理器 的高頻率版本中已經開始采用銅連線技術。這樣復雜的構造，大家自然也就會更關心“CPU 究竟是 怎么做出來的呢”。客觀地講，最初的C PU 制造工藝比較粗糙，直到晶體管的產生與應用。眾所 周知，C PU 中最重要的元件就屬晶體管了。晶體管就像一個開關，而這兩種最簡單的“開和關” 的選擇對應于電腦而言，也就是我們常常掛在嘴邊的“0 和1 ”。明白了這個道理，就讓我們來看 看C PU 是如何制造的。

一、C P U 的制造

1.切割晶圓

所謂的“切割晶圓”也就是用機器從單晶硅棒上切割下一片事先確定規格的硅晶片，并將其劃 分成多個細小的區域，每個區域都將成為一個C PU 的內核(D i e)。

2.影印（P h o t o l i t h o g r a p hy）

在經過熱處理得到的硅氧化物層上面涂敷一種光阻(Photoresist)物質，紫外線通過印制著CPU 復 雜電路結構圖樣的模板照射硅基片，被紫外線照射的地方光阻物質溶解。

3.蝕刻(E t c h i n g)

用溶劑將被紫外線照射過的光阻物清除，然后再采用化學處理方式，把沒有覆蓋光阻物質部分 的硅氧化物層蝕刻掉。然后把所有光阻物質清除，就得到了有溝槽的硅基片。

4.分層

為加工新的一層電路，再次生長硅氧化物，然后沉積一層多晶硅，涂敷光阻物質，重復影印、蝕刻過程，得到含多晶硅和硅氧化物的溝槽結構。

5.離子注入(I o n I m p l a n t a t i o n)

通過離子轟擊，使得暴露的硅基片局部摻雜，從而改變這些區域的導電狀態，形成門電路。接下來的步驟就是不斷重復以上的過程。一個完整的C PU 內核包含大約20 層，層間留出窗口，填充金屬以保持各層間電路的連接。完成最后的測試工作后，切割硅片成單個CPU 核心并進行封裝，一個C PU 便制造出來

中國電腦救援中心網址：http://

了。

另外，除了上述制造步驟外，生產C PU 的環境也十分重要，超潔凈空間是C PU 制造的先決條 件。如果拿微處理器制造工廠中生產芯片的超凈化室與醫院內的手術室比較的話，相信后者也是 望塵莫及。作為一級的生產芯片超凈化室，其每平方英尺只允許有一粒灰塵，而且每間超凈化室 里的空氣平均每分鐘就要徹底更換一次。空氣從天花板壓入，從地板吸出。凈化室內部的氣壓稍 高于外部氣壓。這樣，如果凈化室中出現裂縫，那么內部的潔凈空氣也會通過裂縫溜走，以此 來防止受污染的空氣流入。同時，在處理器芯片制造工廠里，I n t el 公司的上千名員工都身穿一 種特殊材料制造的“兔裝”工作服。這種“兔裝”工作服其實也是防塵的手段之一，它是由一 種極其特殊的非棉絨、抗靜電纖維制成，可以避免灰塵、臟物或其他污染源損壞生產過程中的計 算機芯片。兔裝可以穿著在普通衣服的外面，但必須經過含有54 個單獨步驟的嚴格著裝檢驗程

序，而且當著裝者每次進入和離開超凈化室時都必須重復這個程序。

二、C P U 的封裝

自從I n t el 公司1971 年設計制造出4 位微處理器芯片以來，在20 多年里，CPU 從Intel 4004、0 2 86、8 0 3 86、8 0 4 86 發展到P e n t i um、P Ⅱ、P Ⅲ、P4，從4 位、8 位、16 位、32 位發展到 64 位;主頻從MHz 發展到今天的GHz;CPU 芯片里集成的晶體管數由2000 多個躍升到千萬以上;半導體制 造技術的規模由S SI、MSI、LSI、V L S I(超大規模集成電路)達到U L SI。封裝的輸入/輸出(I /O)引 腳從幾十根，逐漸增加到幾百根，甚至可能達到2 0 00 根。這一切真是一個翻天覆地的變化。對于

CPU，讀者已經很熟悉了，2 86、3 86、486、P e n t i um、P Ⅱ、C e l e r on、K6、K 6-2、A t h l on …… 相信您可以如數家珍似地列出一長串。但談到C PU 和其他大規模集成電路的封裝，知道的人未必很 多。所謂封裝是指安裝半導體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護芯片 和增強導熱性能的作用，而且還是溝通芯片內部世界與外部電路的橋梁——芯片上的接點用導線連接 到封裝外殼的引腳上，這些引腳又通過印刷電路板上的導線與其他器件建立連接。因此，封裝對CPU 和其他LSI(Large Scale Integration)集成電路都起著重要的作用，新一代C PU 的出現常常伴隨著 新的封裝形式的使用。

芯片的封裝技術已經歷了好幾代的變遷，從D IP、Q FP、P GA、B GA 到C SP 再到M CM，技術指標

一代比一代先進，包括芯片面積與封裝面積之比越來越接近于1，適用頻率越來越高，耐溫性能越 來越好，引腳數增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。下面將對具體的封裝形式作詳細說明。.D IP 封裝世紀70 年代流行的是雙列直插封裝，簡稱DIP(Dual In-line Package)。D IP 封裝結構具有 以下特點:

(1)適合PCB(印刷電路板)的穿孔安裝;

(2)比TO 型封裝易于對PCB 布線;

(3)操作方便。

D IP 封裝結構形式有:多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP(含 玻璃陶瓷封接式，塑料包封結構式，陶瓷低熔玻璃封裝式)等。

衡量一個芯片封裝技術先進與否的重要指標是芯片面積與封裝面積之比，這個比值越接近1 越 好。以采用40 根I/O 引腳塑料雙列直插式封裝(P D I P)的CPU 為例，其芯片面積/封裝面積=(3 × 3)/(1 5.24 ×5 0)=1 :86，離1 相差很遠。不難看出，這種封裝尺寸遠比芯片大，說明封裝效率 很低，占去了很多有效安裝面積。I n t el 公司早期的C PU，如8 0 86、8 0 2 86，都采用P D IP 封裝(塑料雙列直插)。

2.載體封裝世紀80 年代出現了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線芯片載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝

SOP(Small Outline

Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)。

以0.5 mm 焊區中心距、208 根I/O 引腳QFP 封裝的CPU 為例，如果外形尺寸為2 8 mm ×2 8 mm，芯 片尺寸為1 0 mm ×1 0 mm，則芯片面積/封裝面積=(10 ×1 0)/(28 ×28)=1:7.8，由此可見Q FP 封裝比 DIP 封裝的尺寸大大減小。Q FP 的特點是:

(1)用SMT 表面安裝技術在PCB 上安裝布線;

(2)封裝外形尺寸小，寄生參數減小，適合高頻應用;

(3)操作方便;

(4)可靠性高。

Intel 公司的8 0 3 86 處理器就采用塑料四邊引出扁平封裝(P Q F P)。.B GA 封裝世紀90 年代隨著集成技術的進步、設備的改進和深亞微米技術的使用，LSI、V L SI、U L SI 相繼出現，芯片集成度不斷提高，I /O 引腳數急劇增加，功耗也隨之增大，對集成電路封裝的 要求也更加嚴格。為滿足發展的需要，在原有封裝方式的基礎上，又增添了新的方式——球柵 陣列封裝，簡稱

B G A(B a l l G r i d A r r a y P a c k a g e)。BGA 一出現便成為C PU、南北橋等V L SI 芯 片的最佳選擇。其特點有:

(1)I /O 引腳數雖然增多，但引腳間距遠大于QFP，從而提高了組裝成品率;

(2)雖然它的功耗增加，但BGA 能用可控塌陷芯片法焊接，簡稱C4 焊接，從而可以改善它的電熱 性能;

(3)厚度比QFP 減少1/2 以上，重量減輕3 /4 以上;

(4)寄生參數減小，信號傳輸延遲小，使用頻率大大提高;

(5)組裝可用共面焊接，可靠性高;

(6)B GA 封裝仍與Q FP、P GA 一樣，占用基板面積過大。

Intel 公司對集成度很高(單芯片里達3 00 萬只以上晶體管)、功耗很大的CPU 芯片，如P e n t i um、P e n t i u m P ro、P e n t i u m Ⅱ采用陶瓷針柵陣列封裝(C P G A)和陶瓷球柵陣列封裝(CBGA)，并在外殼上 安裝微型排風扇散熱，從而使C PU 能穩定可靠地工作。

4.面向未來的封裝技術

B GA 封裝比Q FP 先進，更比P GA 好，但它的芯片面積/封裝面積的比值仍很低。

T e s s e ra 公司在BGA 基礎上做了改進，研制出另一種稱為μBGA 的封裝技術，按0.5 mm 焊區中心 距，芯片面積/封裝面積的比為1 :4，比B GA 前進了一大步。

1994 年9 月，日本三菱電氣研究出一種芯片面積/封裝面積=1:1.1 的封裝結構，其封裝外形尺寸只 比裸芯片大一點點。也就是說，單個IC 芯片有多大，封裝尺寸就有多大，從而誕生了一種新的封裝 形式，命名為芯片尺寸封裝，簡稱CSP(Chip Size Package 或Chip Scale Package)。CSP 封裝具有以 下特點:

(1)滿足了LSI 芯片引出腳不斷增加的需要;

(2)解決了IC 裸芯片不能進行交流參數測試和老化篩選的問題;

(3)封裝面積縮小到BGA 的1 /4 甚至1 /10，延遲時間大大縮小。

曾有人想，當單芯片一時還達不到多種芯片的集成度時，能否將高集成度、高性能、高可靠 的CSP 芯片(用LSI 或IC)和專用集成電路芯片(ASIC)在高密度多層互聯基板上用表面安裝技術(SMT)組 裝成為多種多樣電子組件、子系統或系統。由這種想法產生出多芯片組件MCM(Multi Chip Model)。

它將對現代化的計算機、自動化、通訊業等領域產生重大影響。M CM 的特點有:

(1)封裝延遲時間縮小，易于實現組件高速化;

(2)縮小整機/組件封裝尺寸和重量，一般體積減小1 /4，重量減輕1 /3;

(3)可靠性大大提高。

隨著LSI 設計技術和工藝的進步及深亞微米技術和微細化縮小芯片尺寸等技術的使用，人們產生 了將

多個LSI 芯片組裝在一個精密多層布線的外殼內形成MCM 產品的想法。進一步又產生另一種想法: 把多種芯片的電路集成在一個大圓片上，從而又導致了封裝由單個小芯片級轉向硅圓片級(w a f erlevel)封裝的變革，由此引出系統級芯片S O C(S y s t e m O n C h i p)和電腦級芯片P C O C(P C O n C h i p)。

相信隨著CPU 和其他ULSI 電路的不斷進步，集成電路的封裝形式也將有相應的發展，而封裝形式的 進步又將反過來促成芯片技術向前發展。

第五篇：硬件工程師培訓教程(二)

中國電腦救援中心

硬件工程師培訓教程

（二）第二節 計算機的體系結構

一臺計算機由硬件和軟件兩大部分組成。硬件是組成計算機系統的物理實體，是看得見摸得著的部分。從大的方面來分，硬件包括CPU(Central Processing Unit ——中央處理器)、存儲器和輸入/輸出設備幾個部分。

CPU 負責指令的執行，存儲器負責存放信息(類似大腦的記憶細胞)，輸入/輸出設備則負責信息的采集與輸出(類似人的眼睛和手)。具體設備如我們平常所見到的內存條、顯卡、鍵盤、鼠標、顯示器和機箱等。軟件則是依賴于硬件執行的程序或程序的集合。這是看不見也摸不著的部分。

一、Von Neumann(馮.諾依曼)體系結構

Von Neumann 體系結構是以數學家John Von Neumann 的名字命名的，他在20 世紀40年代參與設計了第一臺數字計算機ENIAC。Von Neumann 體系結構的特點如下:

·一臺計算機由運算器、控制器、存儲器、輸入和輸出設備5 大部分組成。

·采用存儲程序工作原理，實現了自動連續運算。

存儲程序工作原理即把計算過程描述為由許多條命令按一定順序組成的程序，然后把程序和所需的數據一起輸入計算機存儲器中保存起來，工作時控制器執行程序，控制計算機自動連續進行運算。Von Neumann 體系結構存在的一個突出問題就是，外部數據存取速度和CPU 運算速度不平衡，不過可以通過在一個系統中使用多個CPU 或采用多進程技術等方法來解決。

二、CPU

CPU 是計算機的運算和控制中心，其作用類似人的大腦。不同的CPU 其內部結構不完全相同，一個典型的CPU 由運算器、寄存器和控制器組成。3 個部分相互協調便可以進行分析、判斷和計算，并控制計算機各部分協調工作。最新的CPU 除包括這些基本功能外，還集成了高速Cache(緩存)等部件。

三、存儲器

每臺計算機都有3 個主要的數據存儲部件:主存儲器、高速寄存器和外部文件存儲器。主存儲器通常是劃分為字(典型的是32 位或64 位)或字節(每字含4 或8 字節)的線性序列。高速寄存器通常是一個字長的位序列。一個寄存器的內容可能表示數據或主存儲器中數據或下一條指令的地址。高速緩存通常位于主存儲器和寄存器之間作為從主存儲器存取數據的加速器。外部文件存儲器包括磁盤、磁帶或日益普及的CD-ROM 等，通常以記錄劃分，每個記錄是位或字節的序列。

四、輸入/輸出(I/O)設備

輸入設備類似人的眼睛、耳朵和鼻子，負責信息的采集，并提交給CPU 處理。具體產品如鍵盤、鼠標和掃描儀等。輸出設備類似人的手，執行大腦(CPU)發出的指令，可完成一定的功能，輸出計算機的運算結果。具體產品如打印機、顯示器和音箱等。

五、總線

微型計算機的體系結構有一個最顯著的特征是采用總線結構。總線就像一條公共通路，將所有的設備連接起來，達到相互通信的目的。與并行計算機(各部件間通過專用線路連接)相比，采用總線結構的微型計算機簡化了設計、降低了成本、縮小了體積，但在同等配置條件下，性能有所下降。總線又分用于傳輸數據的數據總線(Data Bus)、傳輸地址信息的地址總線(Address Bus)和用于傳輸控制信號、時序信號和狀態信息的控制總線(Control Bus)。

六、操作集

每臺計算機都有一內部基本操作集與機器語言指令相對應。一個典型的操作集包括與內部數據類型相關的基本算術指令(即實數和整數加法、減法、乘法和除法等)、測試數據項性質(如是否為零，是正數或負數等)的指令、對數據項的某一部分進行存取和修改(如在一個字中存取一個字符，在一條指令中存取操作數的地址等)的指令、控制輸入/輸出設備的指令及順序控制指令(如無條件跳轉等)。

七、順序控制

在機器語言程序中下一條要被執行的指令通常是由程序地址寄存器(也稱為指令計數器)的內容確定

中國電腦救援中心的。為了將控制權轉到程序某處，程序員可使用一些操作修改該寄存器的內容。解釋器作為一部計算機操作的核心，每次執行的都是簡單的循環算法。而對于每次循環，解釋器都會從程序地址寄存器取得下一條指令的地址(并增量寄存器的值為下一條指令的地址)，從存儲器取得指定的指令，對指令進行解碼，分解為操作碼和一組操作數并取得操作數(如果必要的話)，使用操作數作為參數調用指定的操作。基本操作可能修改內存和寄存器中的數據，和輸入輸出設備進行通訊，通過修改程序地址寄存器的內容改變程序的執行流程。在執行基本操作后，解釋器將重復上述循環。

八、數據存取

除了操作碼，每條機器指令還需要指定操作碼所需的操作數。一般操作數可以被存放在主存儲器或寄存器中。計算機必須包含一個指定和存取操作數的機制。同樣道理，運算的結果必須被存放在某一地址。上述機制稱為數據存取控制。一般的方式是，對每個存儲器地址用一個整數標記，同時提供一個機制對于給定的地址存取該地址的內容(或將一個新值存入給定的地址)。同理，寄存器一般也采用一個簡單的整數標明。

九、存儲管理

設計電腦的一個原則是保證能方便地操作計算機包含的所有設備(如內存、CPU 和外部設備)。實現該原則的主要困難是CPU 每次操作的時間一般是以毫微秒計，而內存存取時間是微秒級。為了對速度進行平衡，需要采用不同的存取管理機制。如果僅在硬件中采用簡單的存取管理機制，則在整個程序的執行過程中數據都被存放在內存中，每個時刻只有一個程序被運行。

盡管CPU 必須等待數據，但無需額外的硬件。為了平衡中央處理器速度和外部數據讀取速率之間的矛盾，操作系統通常使用多進程技術，在等待讀取數據的毫秒時間段內，計算機可運行另一個程序。為了允許多個程序在同一時刻能共存于內存中，可直接在硬件中使用頁或動態程序分配機制。頁算法對將來最有可能被使用的數據和程序做出預測并存取，只要數據和指令所在的頁在主存中，程序就可以一直執行下去。如果出現了頁錯誤(即正確的地址不在內存中)，則通知操作系統從外部存儲器讀入相應的頁。

另外，為了平衡主存和中央處理器間的速度差異，可使用緩存。緩存是位于主存和中央處理器間的一個較小的高速數據存儲器，大小一般為1 ～256KB，包含中央處理器最近使用的數據和指令，當然也包括了將來最有可能被使用到的程序代碼或數據。如果所需的數據恰在緩存中，則中央處理器就直接調用該緩存中的數據，被修改的數據在相對較慢的主存速率下被存至主存。如果指定的地址不在主存中，則讀取包含該地址的一段數據塊，這些相近地址中的數據有可能馬上會被使用。使用32KB 緩存可達到95%的命中率(CPU 在緩存中找到所用數據的概率)。

十、操作環境

計算機的操作環境包括外圍存儲器和輸入/輸出設備。這些設備代表了計算機的外部世界，任何與計算機的通訊都必須通過操作環境進行。操作環境按照不同的存取速率分為不同類別，如高速存儲器(外存)、中速存儲器(磁盤和CD-ROM)、低速存儲器(磁帶)和輸入輸出設備(閱讀器、打印機、數據通信線)等。值得指出的是，計算機硬件的組織通常都具有不同的形式。本章介紹的只是其中的“Von Neumann 體系結構”，當然還有其他的體系結構。

十一、計算機狀態

從靜態角度觀察一臺計算機，可以把它視為是由數據、操作和控制結構等組成的一個完整的系統。因此對計算機的了解還應包括對它的動態行為，即程序執行過程的了解。這個了解也就要包括其程序執行前不同存儲器的內容、所執行的指令序列、程序執行過程中數據內容是如何被修改的及程序執行的最后結果是什么等。

描述計算機動態行為的一個簡便方法是使用“計算機狀態”。將計算機上程序的執行看成是計算機狀態的一個變化序列，每個狀態由程序執行過程中某一時刻的內存、寄存器和外部設備的內容確定。這些存儲器的初始內容定義了計算機的初始狀態，每一步程序的執行都是通過修改存儲器的內容將當前的狀態轉換為一個新的狀態，該過程稱為狀態轉換。當程序執行結束后，最終狀態定義就是這些存儲器的內容。程序的執行可以看成是由計算機狀態序列的轉換，如果能預測狀態的轉換序列，就可以說理解了計算機的動態

行為。

第二章 CPU 的發展及相關產品技術

C P U(C e n t r a l P r o c e s s i n g U n i t)，即中央處理單元，也稱微處理器，是整個系統的核心，也是整個系統最高的執行單位。它負責整個系統指令的執行、數學與邏輯運算、數據存儲、傳送以

及輸入輸出的控制。因為C PU 是決定電腦性能的核心部件，人們就以它來判定電腦的檔次，于是就

有了4 86、5 8 6(P e n t i u m)、P Ⅱ、P Ⅲ、P4 之分。C PU 既然關系著指令的執行和數據的處理，當然也關系著指令和數據處理速度的快慢，因而C PU 有不同的執行功能，不同的處理速度。一般C PU的功能和處理速度，我們可以從它的型號和編號來判斷，如P e n t i um 系列是5 86 機種的C PU，型號 后的數字即為它的工作頻率(時鐘頻率)，單位是M Hz。