第一篇：硬件電路設(shè)計(jì)工程師實(shí)戰(zhàn)培訓(xùn)課程

硬件電路設(shè)計(jì)工程師實(shí)戰(zhàn)培訓(xùn)課程

培訓(xùn)教學(xué)大綱：

一、模擬數(shù)字電路基礎(chǔ)知識(shí)

二、PROTEL,PADS工具軟件使用

三、單片機(jī)簡(jiǎn)易開發(fā)板PCB的設(shè)計(jì)

四、電阻 電容 電感 二極管 三極管的常見分類及使用——直流電源設(shè)計(jì)

五、放大器及比較器常用IC及音響電路設(shè)計(jì)

六、通用邏輯電路應(yīng)用及交通燈系統(tǒng)設(shè)計(jì)

七、存儲(chǔ)器常用類別接口及單片機(jī)擴(kuò)展存儲(chǔ)器接口電路設(shè)計(jì)

八、A/D,D/A常用器件類別及電子溫度計(jì)電路設(shè)計(jì)

九、通信接口常用器件類別及接口電路設(shè)計(jì)與分析

RS-232,RS-485,CAN,USB,LVDS,UART,IEEE1394,MODEM,RF，紅外，光纖

十、邏輯分析儀使用

十一、顯示驅(qū)動(dòng)電路常用器件類別及接口電路設(shè)計(jì)：LED LCD VGA

十二、音頻常用芯片及公交報(bào)站器電路設(shè)計(jì)

十三、電源管理常用器件及智能充電器電路設(shè)計(jì)

十四、保護(hù)性電路設(shè)計(jì)；

十五、常用功率器件，開關(guān)器件及家用電器控制電路

十六、傳感器常用器件及智能儀表電路設(shè)計(jì)

十七、FPGA/CPLD/DSP常用接口及應(yīng)用電路設(shè)計(jì)

十八、PC常用接口及四層主板電路設(shè)計(jì)分析

十九、紅外探測(cè)報(bào)警電路

二十、MP3電路設(shè)計(jì)分析 二

十一、數(shù)碼相框電路設(shè)計(jì)分析 二

十二、信號(hào)完整性分析及高頻電路板設(shè)計(jì)

二十三、頻譜分析儀使用、射頻常用器件儀器及對(duì)講機(jī)電路設(shè)計(jì)

第二篇：硬件工程師接地實(shí)戰(zhàn)技巧

硬件工程師接地實(shí)戰(zhàn)技巧

X總親自為新工程師進(jìn)行培訓(xùn)，培訓(xùn)內(nèi)容如下： 1.作為一名優(yōu)秀的硬件工程師首先需要建立干擾和抗干擾的概念，要認(rèn)識(shí)到那些信號(hào)是干擾源，哪些信號(hào)是需要保護(hù)的敏感電

路？這個(gè)理念貫穿整個(gè)設(shè)計(jì)過程！作為功率放大器電源變壓器是干擾源，大地的磁場(chǎng)是干擾源，整流濾波電路是干擾源，數(shù)字電路是干擾源，大功率的脈沖信號(hào)是干擾源，視頻信號(hào)對(duì)于音頻信號(hào)是干擾源，模擬信號(hào)和模擬地線是敏感電路需要采用所有措施防止干擾！

2.為了獲得好的信噪比指標(biāo)，要考慮良好的接地系統(tǒng)，地通常就是我們說的參考點(diǎn)，作為一名優(yōu)秀的硬件工程師，信噪比指標(biāo)

是最能體現(xiàn)設(shè)計(jì)水平和能力的一項(xiàng)指標(biāo)，也是一項(xiàng)硬功夫！（有當(dāng)然無信號(hào)靜音功能的機(jī)器需要在取消此項(xiàng)功能后測(cè)的值才是真實(shí)的）

地線的叫法和名稱較多如：系統(tǒng)地、公共地，儲(chǔ)能地，數(shù)字地，模擬地，信號(hào)地，電源地，視頻地等這些名詞術(shù)語以后會(huì)經(jīng)常接觸到！

不同種類的地必須要匯合在一起，通常采用星形接方式！在計(jì)劃開始之前先要做規(guī)劃工作，首先從大處著手，建立系統(tǒng)的框架（架構(gòu)或方案），如整機(jī)的布局，整機(jī)電源系統(tǒng)，地線系統(tǒng)，信號(hào)系統(tǒng)，相對(duì)應(yīng)的電源分布圖，整機(jī)地線系統(tǒng)圖，信號(hào)分布圖，在原理圖確定后開始PCB設(shè)計(jì)前務(wù)必要考慮的事項(xiàng)。一個(gè)復(fù)雜的音頻處理器，通常包括數(shù)字信號(hào)，模擬信號(hào)，視頻信號(hào)，單片機(jī)，VFD驅(qū)動(dòng)電路，ADC、DAC，而且電源種類也會(huì)很多，在設(shè)計(jì)這樣的產(chǎn)品時(shí)，更應(yīng)該采用上述的方法，從大處著手，先分析整機(jī)的幾大系統(tǒng)圖，比如，電源系統(tǒng)，每一個(gè)功能板有哪些種類的電源，哪些電源需要單獨(dú)繞組供電，從而確定電源變壓器的設(shè)計(jì)，當(dāng)然在設(shè)計(jì)時(shí)不同種類電路的供電能獨(dú)立繞組供電是最有效避免干擾的方法之一，但出于成本，簡(jiǎn)化設(shè)計(jì)等因素出發(fā)往往不可避免會(huì)共同一些電源，此時(shí)，在地線設(shè)計(jì)時(shí)，需要盡量將干擾信號(hào)通過PCB設(shè)計(jì)將它變?yōu)楣材８蓴_（這是一個(gè)很重要的概念和非常有用的解決干擾提供信噪比指標(biāo)的方法之一），在做產(chǎn)品設(shè)計(jì)時(shí)，不能簡(jiǎn)單套用一些原則，需要綜合成本，工藝，性能指標(biāo)等因素統(tǒng)一考慮！需要具有全局的觀念！這一點(diǎn)也是很重要的，許多工程師會(huì)從一個(gè)角度，一個(gè)出發(fā)點(diǎn)去考慮問題，就一點(diǎn)而言是正確的，但是，做產(chǎn)品設(shè)計(jì)實(shí)際上最是在做選擇，做折中，必須要保證是重要的，犧牲一些次要的性能和指標(biāo)！

具體的實(shí)戰(zhàn)技巧：

1.電源PCB的設(shè)計(jì)：首先，還是要先從布局開始，從布局上將變壓器遠(yuǎn)離敏感電路，比如，電位器，輸入端子，功放的差分電

路等！功率放大器的整流電路是很強(qiáng)的干擾源（充電時(shí)有瞬間短路現(xiàn)象，從而產(chǎn)生強(qiáng)大的脈沖電流，具有豐富的諧波），這條地線，我們叫作儲(chǔ)能地，在這條地線有電流流過的地方一定不能接任何其它地線，尤其是信號(hào)線，否則整機(jī)必然會(huì)有哼聲和嗡聲（通常所說的電流聲）！

2.星形接方式僅適用于不同種類的地線的溝通，信號(hào)地最好采用串聯(lián)的方法接地，根據(jù)信號(hào)流程，一級(jí)一級(jí)往下一級(jí)走，信號(hào)

和信號(hào)地線最好同步傳輸，不樣形成環(huán)路，或者讓信號(hào)和信號(hào)地包圍的面積要盡量小，特別是多聲道系統(tǒng)，最好的方法是直接從輸入端接一條地線到參考點(diǎn)，每一個(gè)聲道的信號(hào)和信號(hào)地一起傳輸，電源和電源地一起傳輸，電源地和信號(hào)地不要直接在功放板上溝通，而是通過剛才提到的那一條統(tǒng)一的溝通地與電源連通！

3.4.信號(hào)線要遠(yuǎn)離干擾源 雙面板設(shè)計(jì)時(shí)，除了要關(guān)注同一層的干擾源，還要關(guān)注另一層的干擾對(duì)本層的影響，這一點(diǎn)許多工程師會(huì)疏忽，雙面板設(shè)計(jì)

時(shí)，一定不能用過孔去連接頂層和底層的大電流線，最好的方法是用元件的腳采用兩面焊接的方式去連接頂層和底層的大電流線！

5.6.退耦地不能直接與信號(hào)地相邊，應(yīng)該用單獨(dú)的退耦地連接至參考點(diǎn)！總之，作為一名優(yōu)秀的硬件工程師一定要對(duì)原理要有深入的理解，在PCB設(shè)計(jì)時(shí)，隨時(shí)融入干擾和抗干擾的概念，仔細(xì)分析

每一條走線，讓敏感電路遠(yuǎn)離干擾源，對(duì)不可避免的干擾源盡量采用轉(zhuǎn)換為共模干擾的方法，減小干擾，采用一些屏蔽的方

法，如采用屏蔽線傳輸信號(hào)，或者將信號(hào)和信號(hào)地線采用雙絞線傳輸，將電源和電源地線也采用雙絞線傳輸?shù)确椒p小干擾！方法是多種多樣的，關(guān)鍵還是要準(zhǔn)確識(shí)別什么是干擾信號(hào)，什么是敏感電路需要重點(diǎn)保護(hù)？

第三篇：硬件工程師電路設(shè)計(jì)必須緊記的十個(gè)要點(diǎn)

一、電源是系統(tǒng)的血脈，要舍得成本，這對(duì)產(chǎn)品的穩(wěn)定性和通過各種認(rèn)證是非常有好處的。

1.盡量采用∏型濾波，增加10uH電感，每個(gè)芯片電源管腳要接104旁路電容;

2.采用壓敏電阻或瞬態(tài)二極管，抑制浪涌；

3.模電和數(shù)電地分開，大電流和小電流地回路分開，采用磁珠或零歐電阻隔開；

4.設(shè)計(jì)要留有余量，避免電源芯片過熱，攻耗達(dá)到額定值的50%要用散熱片。

二、輸入IO記得要上拉；

三、輸出IO記得核算驅(qū)動(dòng)能力；

四、高速IO，布線過長(zhǎng)采用33毆電阻抑制反射；

五、各芯片之間電平匹配；

六、開關(guān)器件是否需要避免晶體管開關(guān)時(shí)的過沖特性；

七、單板有可測(cè)試電路，能獨(dú)立完成功能測(cè)試；

八、要有重要信號(hào)測(cè)試點(diǎn)和接地點(diǎn)；

九、版本標(biāo)識(shí)；

十、狀態(tài)指示燈。

如果每次的原理圖設(shè)計(jì)，都能仔細(xì)的核對(duì)上面十點(diǎn)，將會(huì)提高產(chǎn)品設(shè)計(jì)的成功率，減少更改次數(shù)，縮短設(shè)計(jì)周期。

第四篇：硬件工程師

硬件工程師必看---必殺技學(xué)習(xí)(轉(zhuǎn))充分了解各方的設(shè)計(jì)需求,確定合適的解決方案

啟動(dòng)一個(gè)硬件開發(fā)項(xiàng)目,原始的推動(dòng)力會(huì)來自于很多方面,比如市場(chǎng)的需要,基于整個(gè)系統(tǒng)架構(gòu)的需要,應(yīng)用軟件部門的功能實(shí)現(xiàn)需要,提高系統(tǒng)某方面能力的需要等等,所以作為一個(gè)硬件系統(tǒng)的設(shè)計(jì)者,要主動(dòng)的去了解各個(gè)方面的需求,并且綜合起來,提出最合適的硬件解決方案。比如A項(xiàng)目的原始推動(dòng)力來自于公司內(nèi)部的一個(gè)高層軟件小組,他們?cè)趯?shí)際當(dāng)中發(fā)現(xiàn)原有的處理器板IP轉(zhuǎn)發(fā)能力不能滿足要求,從而對(duì)于系統(tǒng)的配置和使用都會(huì)造成很大的不便,所以他們提出了對(duì)新硬件的需求。根據(jù)這個(gè)目標(biāo),硬件方案中就針對(duì)性的選用了兩個(gè)高性能網(wǎng)絡(luò)處理器,然后還需要深入的和軟件設(shè)計(jì)者交流,以確定內(nèi)存大小,內(nèi)部結(jié)構(gòu),對(duì)外接口和調(diào)試接口的數(shù)量及類型等等細(xì)節(jié),比如軟件人員喜歡將控制信令通路和數(shù)據(jù)通路完全分開來,這樣在確定內(nèi)部數(shù)據(jù)走向的時(shí)候要慎重考慮。項(xiàng)目開始之初是需要召開很多的討論會(huì)議的,應(yīng)該盡量邀請(qǐng)所有相關(guān)部門來參與,好處有三個(gè),第一可以充分了解大家的需要,以免在系統(tǒng)設(shè)計(jì)上遺漏重要的功能,第二是可以讓各個(gè)部門了解這個(gè)項(xiàng)目的情況,提早做好時(shí)間和人員上協(xié)作的準(zhǔn)備,第三是從感情方面講,在設(shè)計(jì)之初各個(gè)部門就參與了進(jìn)來,這個(gè)項(xiàng)目就變成了大家共同的一個(gè)心血結(jié)晶,會(huì)得到大家的呵護(hù)和良好合作,對(duì)完成工作是很有幫助的。原理圖設(shè)計(jì)中要注意的問題

原理圖設(shè)計(jì)中要有“拿來主義”,現(xiàn)在的芯片廠家一般都可以提供參考設(shè)計(jì)的原理圖,所以要盡量的借助這些資源,在充分理解參考設(shè)計(jì)的基礎(chǔ)上,做一些自己的發(fā)揮。當(dāng)主要的芯片選定以后,最關(guān)鍵的外圍設(shè)計(jì)包括了電源,時(shí)鐘和芯片間的互連。

電源是保證硬件系統(tǒng)正常工作的基礎(chǔ),設(shè)計(jì)中要詳細(xì)的分析：系統(tǒng)能夠提供的電源輸入;單板需要產(chǎn)生的電源輸出;各個(gè)電源需要提供的電流大小;電源電路效率;各個(gè)電源能夠允許的波動(dòng)范圍;整個(gè)電源系統(tǒng)需要的上電順序等等。比如A項(xiàng)目中的網(wǎng)絡(luò)處理器需要1.25V作為核心電壓,要求精度在＋5%-－3%之間,電流需要12A左右,根據(jù)這些要求,設(shè)計(jì)中采用5V的電源輸入,利用Linear的開關(guān)電源控制器和IR的MOSFET搭建了合適的電源供應(yīng)電路,精度要求決定了輸出電容的ESR選擇,并且為防止電流過大造成的電壓跌落,加入了遠(yuǎn)端反饋的功能。

時(shí)鐘電路的實(shí)現(xiàn)要考慮到目標(biāo)電路的抖動(dòng)等要求,A項(xiàng)目中用到了GE的PHY器件,剛開始的時(shí)候使用一個(gè)內(nèi)部帶鎖相環(huán)的零延時(shí)時(shí)鐘分配芯片提供100MHz時(shí)鐘,結(jié)果GE鏈路上出現(xiàn)了丟包,后來換成簡(jiǎn)單的時(shí)鐘Buffer器件就解決了丟包問題,分析起來就是內(nèi)部的鎖相環(huán)引入了抖動(dòng)。

芯片之間的互連要保證數(shù)據(jù)的無誤傳輸,在這方面,高速的差分信號(hào)線具有速率高,好布線,信號(hào)完整性好等特點(diǎn),A項(xiàng)目中的多芯片間互連均采用了高速差分信號(hào)線,在調(diào)試和測(cè)試中沒有出現(xiàn)問題。PCB設(shè)計(jì)中要注意的問題

PCB設(shè)計(jì)中要做到目的明確,對(duì)于重要的信號(hào)線要非常嚴(yán)格的要求布線的長(zhǎng)度和處理地環(huán)路,而對(duì)于低速和不重要的信號(hào)線就可以放在稍低的布線優(yōu)先級(jí)上。重要的部分包括：電源的分割;內(nèi)存的時(shí)鐘線,控制線和數(shù)據(jù)線的長(zhǎng)度要求;高速差分線的布線等等。

A項(xiàng)目中使用內(nèi)存芯片實(shí)現(xiàn)了1G大小的DDR memory,針對(duì)這個(gè)部分的布線是非常關(guān)鍵的,要考慮到控制線和地址線的拓?fù)浞植?數(shù)據(jù)線和時(shí)鐘線的長(zhǎng)度差別控制等方面,在實(shí)現(xiàn)的過程中,根據(jù)芯片的數(shù)據(jù)手冊(cè)和實(shí)際的工作頻率可以得出具體的布線規(guī)則要求,比如同一組內(nèi)的數(shù)據(jù)線長(zhǎng)度相差不能超過多少個(gè)mil,每個(gè)通路之間的長(zhǎng)度相差不能超過多少個(gè)mil等等。當(dāng)這些要求確定后就可以明確要求PCB設(shè)計(jì)人員來實(shí)現(xiàn)了,如果設(shè)計(jì)中所有的重要布線要求都明確了,可以轉(zhuǎn)換成整體的布線約束,利用CAD中的自動(dòng)布線工具軟件來實(shí)現(xiàn)PCB設(shè)計(jì),這也是在高速PCB設(shè)計(jì)中的一個(gè)發(fā)展趨勢(shì)。檢查和調(diào)試

當(dāng)準(zhǔn)備調(diào)試一塊板的時(shí)候,一定要先認(rèn)真的做好目視檢查,檢查在焊接的過程中是否有可見的短路和管腳搭錫等故障,檢查是否有元器件型號(hào)放置錯(cuò)誤,第一腳放置錯(cuò)誤,漏裝配等問題,然后用萬用表測(cè)量各個(gè)電源到地的電阻,以檢查是否有短路,這個(gè)好習(xí)慣可以避免貿(mào)然上電后損壞單板。調(diào)試的過程中要有平和的心態(tài),遇見問題是非常正常的,要做的就是多做比較和分析,逐步的排除可能的原因,要堅(jiān)信“凡事都是有辦法解決的”和“問題出現(xiàn)一定有它的原因”,這樣最后一定能調(diào)試成功。一些總結(jié)的話

現(xiàn)在從技術(shù)的角度來說,每個(gè)設(shè)計(jì)最終都可以做出來,但是一個(gè)項(xiàng)目的成功與否,不僅僅取決于技術(shù)上的實(shí)現(xiàn),還與完成的時(shí)間,產(chǎn)品的質(zhì)量,團(tuán)隊(duì)的配合密切相關(guān),所以良好的團(tuán)隊(duì)協(xié)作,透明坦誠的項(xiàng)目溝通,精細(xì)周密的研發(fā)安排,充裕的物料和人員安排,這樣才能保證一個(gè)項(xiàng)目的成功。

一個(gè)好的硬件工程師實(shí)際上就是一個(gè)項(xiàng)目經(jīng)理,他/她需要從外界交流獲取對(duì)自己設(shè)計(jì)的需求,然后匯總,分析成具體的硬件實(shí)現(xiàn)。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系,從中挑選出合適的方案,當(dāng)原理圖完成后,他/她要組織同事來進(jìn)行配合評(píng)審和檢查,還要和CAD工程師一起工作來完成PCB的設(shè)計(jì)。與此同時(shí),還要準(zhǔn)備好BOM清單,開始采購和準(zhǔn)備物料,聯(lián)系加工廠家完成板的貼裝。在調(diào)試的過程中他/她要組織好軟件工程師來一起攻關(guān)調(diào)試,配合測(cè)試工程師一起解決測(cè)試中發(fā)現(xiàn)的問題,等到產(chǎn)品推出到現(xiàn)場(chǎng),如果出現(xiàn)問題,還需要做到及時(shí)的支持。所以做一個(gè)硬件設(shè)計(jì)人員要鍛煉出良好的溝通能力,面對(duì)壓力的調(diào)節(jié)能力,同一時(shí)間處理多個(gè)事務(wù)的協(xié)調(diào)和決斷能力和良好平和的心態(tài)等等。

還有細(xì)心和認(rèn)真,因?yàn)橛布O(shè)計(jì)上的一個(gè)小疏忽往往就會(huì)造成非常大的經(jīng)濟(jì)損失,比如以前碰到一塊板在PCB設(shè)計(jì)完備出制造文件的時(shí)候誤操作造成了電源層和地層連在了一起,PCB板制造完畢后又沒有檢查直接上生產(chǎn)線貼裝,到測(cè)試的時(shí)候才發(fā)現(xiàn)短路問題,但是元器件已經(jīng)都焊接到板上了,結(jié)果造成了幾十萬的損失。所以細(xì)心和認(rèn)真的檢查,負(fù)責(zé)任的測(cè)試,不懈的學(xué)習(xí)和積累,才能使得一個(gè)硬件設(shè)計(jì)人員持續(xù)不斷的進(jìn)步,而后術(shù)業(yè)有所小成。

相關(guān)文章：

如何設(shè)計(jì)一個(gè)合適的電源

對(duì)于現(xiàn)在一個(gè)電子系統(tǒng)來說,電源部分的設(shè)計(jì)也越來越重要,我想通過和大家探討一些自己關(guān)于電源設(shè)計(jì)的心得,來個(gè)拋磚引玉,讓我們?cè)陔娫丛O(shè)計(jì)方面能夠都有所深入和長(zhǎng)進(jìn)。

Q1：如何來評(píng)估一個(gè)系統(tǒng)的電源需求

Answer：對(duì)于一個(gè)實(shí)際的電子系統(tǒng),要認(rèn)真的分析它的電源需求。不僅僅是關(guān)心輸入電壓,輸出電壓和電流,還要仔細(xì)考慮總的功耗,電源實(shí)現(xiàn)的效率,電源部分對(duì)負(fù)載變化的瞬態(tài)響應(yīng)能力,關(guān)鍵器件對(duì)電源波動(dòng)的容忍范圍以及相應(yīng)的允許的電源紋波,還有散熱問題等等。功耗和效率是密切相關(guān)的,效率高了,在負(fù)載功耗相同的情況下總功耗就少,對(duì)于整個(gè)系統(tǒng)的功率預(yù)算就非常有利了,對(duì)比LDO和開關(guān)電源,開關(guān)電源的效率要高一些。同時(shí),評(píng)估效率不僅僅是看在滿負(fù)載的時(shí)候電源電路的效率,還要關(guān)注輕負(fù)載的時(shí)候效率水平。

至于負(fù)載瞬態(tài)響應(yīng)能力,對(duì)于一些高性能的CPU應(yīng)用就會(huì)有嚴(yán)格的要求,因?yàn)楫?dāng)CPU突然開始運(yùn)行繁重的任務(wù)時(shí),需要的啟動(dòng)電流是很大的,如果電源電路響應(yīng)速度不夠,造成瞬間電壓下降過多過低,造成CPU運(yùn)行出錯(cuò)。

一般來說,要求的電源實(shí)際值多為標(biāo)稱值的＋－5%,所以可以據(jù)此計(jì)算出允許的電源紋波,當(dāng)然要預(yù)留余量的。

散熱問題對(duì)于那些大電流電源和LDO來說比較重要,通過計(jì)算也是可以評(píng)估是否合適的。

Q2：如何選擇合適的電源實(shí)現(xiàn)電路

Answer：根據(jù)分析系統(tǒng)需求得出的具體技術(shù)指標(biāo),可以來選擇合適的電源實(shí)現(xiàn)電路了。一般對(duì)于弱電部分,包括了LDO（線性電源轉(zhuǎn)換器）,開關(guān)電源電容降壓轉(zhuǎn)換器和開關(guān)電源電感電容轉(zhuǎn)換器。相比之下,LDO設(shè)計(jì)最易實(shí)現(xiàn),輸出紋波小,但缺點(diǎn)是效率有可能不高,發(fā)熱量大,可提供的電流相較開關(guān)電源不大等等。而開關(guān)電源電路設(shè)計(jì)靈活,效率高,但紋波大,實(shí)現(xiàn)比較復(fù)雜,調(diào)試比較煩瑣等等。

Q3：如何為開關(guān)電源電路選擇合適的元器件和參數(shù)

Answer：很多的未使用過開關(guān)電源設(shè)計(jì)的工程師會(huì)對(duì)它產(chǎn)生一定的畏懼心理,比如擔(dān)心開關(guān)電源的干擾問題,PCB layout問題,元器件的參數(shù)和類型選擇問題等。其實(shí)只要了解了,使用一個(gè)開關(guān)電源設(shè)計(jì)還是非常方便的。

一個(gè)開關(guān)電源一般包含有開關(guān)電源控制器和輸出兩部分,有些控制器會(huì)將MOSFET集成到芯片中去,這樣使用就更簡(jiǎn)單了,也簡(jiǎn)化了PCB設(shè)計(jì),但是設(shè)計(jì)的靈活性就減少了一些。

開關(guān)控制器基本上就是一個(gè)閉環(huán)的反饋控制系統(tǒng),所以一般都會(huì)有一個(gè)反饋輸出電壓的采樣電路以及反饋環(huán)的控制電路。因此這部分的設(shè)計(jì)在于保證精確的采樣電路,還有來控制反饋深度,因?yàn)槿绻答伃h(huán)響應(yīng)過慢的話,對(duì)瞬態(tài)響應(yīng)能力是會(huì)有很多影響的。

而輸出部分設(shè)計(jì)包含了輸出電容,輸出電感以及MOSFET等等,這些的選擇基本上就是要滿足一個(gè)性能和成本的平衡,比如高的開關(guān)頻率就可以使用小的電感值（意味著小的封裝和便宜的成本）,但是高的開關(guān)頻率會(huì)增加干擾和對(duì)MOSFET的開關(guān)損耗,從而效率降低。使用低的開關(guān)頻率帶來的結(jié)果則是相反的。

對(duì)于輸出電容的ESR和MOSFET的Rds_on參數(shù)選擇也是非常關(guān)鍵的,小的ESR可以減小輸出紋波,但是電容成本會(huì)增加,好的電容會(huì)貴嘛。開關(guān)電源控制器驅(qū)動(dòng)能力也要注意,過多的MOSFET是不能被良好驅(qū)動(dòng)的。

一般來說,開關(guān)電源控制器的供應(yīng)商會(huì)提供具體的計(jì)算公式和使用方案供工程師借鑒的。窗體底端

第五篇：硬件工程師培訓(xùn)教程(五)

中國電腦救援中心提供一流的IT資訊服務(wù)

硬件工程師培訓(xùn)教程

（五）第二節(jié) CPU 的制造工藝

CPU 從誕生至今已經(jīng)走過了20 余年的發(fā)展歷程，C PU 的制造工藝和制造技術(shù)也有了長(zhǎng)足的進(jìn)步和發(fā)展。在介紹C PU 的制造過程之前，有必要先單獨(dú)地介紹一下C PU 處理器的構(gòu)造。

從外表觀察，C PU 其實(shí)就是一塊矩形固狀物體，通過密密麻麻的眾多管腳與主板相連。不過，此時(shí)用戶看到的不過是C PU 的外殼，用專業(yè)術(shù)語講也就是C PU 的封裝。

而在CPU 的內(nèi)部，其核心則是一片大小通常不到1/4 英寸的薄薄的硅晶片(英文名稱為D ie，也就是核心的意思，P Ⅲ C o p p e r m i ne 和Duron 等C PU 中部的突起部分就是Die)。可別小瞧了這塊面積不大的硅片，在它上面密不透風(fēng)地布滿了數(shù)以百萬計(jì)的晶體管。這些晶體管的作用就好像是我們大腦上的神經(jīng)元，相互配合協(xié)調(diào)，以此來完成各種復(fù)雜的運(yùn)算和操作。

硅之所以能夠成為生產(chǎn)CPU核心的重要半導(dǎo)體素材，最主要的原因就是其分布的廣泛性且價(jià)格便宜。此外，硅還可以形成品質(zhì)極佳的大塊晶體，通過切割得到直徑8 英寸甚至更大而厚度不足1 毫 米的圓形薄片，也就是我們平常講的晶片(也叫晶圓)。一塊這樣的晶片可以切割成許多小片，其中 的每一個(gè)小片也就是一塊單獨(dú)C PU 的核心。當(dāng)然，在執(zhí)行這樣的切割之前，我們也還有許多處理工 作要做。

Intel 公司當(dāng)年發(fā)布的4004 微處理器不過2300 個(gè)晶體管，而目前P Ⅲ銅礦處理器所包含的晶體管 已超過了2000 萬個(gè)，集成度提高了上萬倍，而用戶卻不難發(fā)現(xiàn)單個(gè)CPU 的核心硅片面積絲毫沒有增 大，甚至越變?cè)叫。@是設(shè)計(jì)者不斷改進(jìn)制造工藝的結(jié)果。

除了制造材料外，線寬也是CPU 結(jié)構(gòu)中的重要一環(huán)。線寬即是指芯片上的最基本功能單元門電路 的寬度，因?yàn)閷?shí)際上門電路之間連線的寬度同門電路的寬度相同，所以線寬可以描述制造工藝。縮 小線寬意味著晶體管可以做得更小、更密集，可以降低芯片功耗，系統(tǒng)更穩(wěn)定，C PU 得以運(yùn)行在更 高的頻率下，而且可使用更小的晶圓，于是成本也就隨之降低。

隨著線寬的不斷降低，以往芯片內(nèi)部使用的鋁連線的導(dǎo)電性能已逐漸滿足不了要求，未來的處理器將采用導(dǎo)電特性更好的銅連線。AMD 公司在其面向高端的Athlon 系列Thunderbird(雷鳥)處理器 的高頻率版本中已經(jīng)開始采用銅連線技術(shù)。這樣復(fù)雜的構(gòu)造，大家自然也就會(huì)更關(guān)心“CPU 究竟是 怎么做出來的呢”。客觀地講，最初的C PU 制造工藝比較粗糙，直到晶體管的產(chǎn)生與應(yīng)用。眾所 周知，C PU 中最重要的元件就屬晶體管了。晶體管就像一個(gè)開關(guān)，而這兩種最簡(jiǎn)單的“開和關(guān)” 的選擇對(duì)應(yīng)于電腦而言，也就是我們常常掛在嘴邊的“0 和1 ”。明白了這個(gè)道理，就讓我們來看 看C PU 是如何制造的。

一、C P U 的制造

1.切割晶圓

所謂的“切割晶圓”也就是用機(jī)器從單晶硅棒上切割下一片事先確定規(guī)格的硅晶片，并將其劃 分成多個(gè)細(xì)小的區(qū)域，每個(gè)區(qū)域都將成為一個(gè)C PU 的內(nèi)核(D i e)。

2.影印（P h o t o l i t h o g r a p hy）

在經(jīng)過熱處理得到的硅氧化物層上面涂敷一種光阻(Photoresist)物質(zhì)，紫外線通過印制著CPU 復(fù) 雜電路結(jié)構(gòu)圖樣的模板照射硅基片，被紫外線照射的地方光阻物質(zhì)溶解。

3.蝕刻(E t c h i n g)

用溶劑將被紫外線照射過的光阻物清除，然后再采用化學(xué)處理方式，把沒有覆蓋光阻物質(zhì)部分 的硅氧化物層蝕刻掉。然后把所有光阻物質(zhì)清除，就得到了有溝槽的硅基片。

4.分層

為加工新的一層電路，再次生長(zhǎng)硅氧化物，然后沉積一層多晶硅，涂敷光阻物質(zhì)，重復(fù)影印、蝕刻過程，得到含多晶硅和硅氧化物的溝槽結(jié)構(gòu)。

5.離子注入(I o n I m p l a n t a t i o n)

通過離子轟擊，使得暴露的硅基片局部摻雜，從而改變這些區(qū)域的導(dǎo)電狀態(tài)，形成門電路。接下來的步驟就是不斷重復(fù)以上的過程。一個(gè)完整的C PU 內(nèi)核包含大約20 層，層間留出窗口，填充金屬以保持各層間電路的連接。完成最后的測(cè)試工作后，切割硅片成單個(gè)CPU 核心并進(jìn)行封裝，一個(gè)C PU 便制造出來

中國電腦救援中心網(wǎng)址：http://

了。

另外，除了上述制造步驟外，生產(chǎn)C PU 的環(huán)境也十分重要，超潔凈空間是C PU 制造的先決條 件。如果拿微處理器制造工廠中生產(chǎn)芯片的超凈化室與醫(yī)院內(nèi)的手術(shù)室比較的話，相信后者也是 望塵莫及。作為一級(jí)的生產(chǎn)芯片超凈化室，其每平方英尺只允許有一粒灰塵，而且每間超凈化室 里的空氣平均每分鐘就要徹底更換一次。空氣從天花板壓入，從地板吸出。凈化室內(nèi)部的氣壓稍 高于外部氣壓。這樣，如果凈化室中出現(xiàn)裂縫，那么內(nèi)部的潔凈空氣也會(huì)通過裂縫溜走，以此 來防止受污染的空氣流入。同時(shí)，在處理器芯片制造工廠里，I n t el 公司的上千名員工都身穿一 種特殊材料制造的“兔裝”工作服。這種“兔裝”工作服其實(shí)也是防塵的手段之一，它是由一 種極其特殊的非棉絨、抗靜電纖維制成，可以避免灰塵、臟物或其他污染源損壞生產(chǎn)過程中的計(jì) 算機(jī)芯片。兔裝可以穿著在普通衣服的外面，但必須經(jīng)過含有54 個(gè)單獨(dú)步驟的嚴(yán)格著裝檢驗(yàn)程

序，而且當(dāng)著裝者每次進(jìn)入和離開超凈化室時(shí)都必須重復(fù)這個(gè)程序。

二、C P U 的封裝

自從I n t el 公司1971 年設(shè)計(jì)制造出4 位微處理器芯片以來，在20 多年里，CPU 從Intel 4004、0 2 86、8 0 3 86、8 0 4 86 發(fā)展到P e n t i um、P Ⅱ、P Ⅲ、P4，從4 位、8 位、16 位、32 位發(fā)展到 64 位;主頻從MHz 發(fā)展到今天的GHz;CPU 芯片里集成的晶體管數(shù)由2000 多個(gè)躍升到千萬以上;半導(dǎo)體制 造技術(shù)的規(guī)模由S SI、MSI、LSI、V L S I(超大規(guī)模集成電路)達(dá)到U L SI。封裝的輸入/輸出(I /O)引 腳從幾十根，逐漸增加到幾百根，甚至可能達(dá)到2 0 00 根。這一切真是一個(gè)翻天覆地的變化。對(duì)于

CPU，讀者已經(jīng)很熟悉了，2 86、3 86、486、P e n t i um、P Ⅱ、C e l e r on、K6、K 6-2、A t h l on …… 相信您可以如數(shù)家珍似地列出一長(zhǎng)串。但談到C PU 和其他大規(guī)模集成電路的封裝，知道的人未必很 多。所謂封裝是指安裝半導(dǎo)體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護(hù)芯片 和增強(qiáng)導(dǎo)熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁——芯片上的接點(diǎn)用導(dǎo)線連接 到封裝外殼的引腳上，這些引腳又通過印刷電路板上的導(dǎo)線與其他器件建立連接。因此，封裝對(duì)CPU 和其他LSI(Large Scale Integration)集成電路都起著重要的作用，新一代C PU 的出現(xiàn)常常伴隨著 新的封裝形式的使用。

芯片的封裝技術(shù)已經(jīng)歷了好幾代的變遷，從D IP、Q FP、P GA、B GA 到C SP 再到M CM，技術(shù)指標(biāo)

一代比一代先進(jìn)，包括芯片面積與封裝面積之比越來越接近于1，適用頻率越來越高，耐溫性能越 來越好，引腳數(shù)增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。下面將對(duì)具體的封裝形式作詳細(xì)說明。.D IP 封裝世紀(jì)70 年代流行的是雙列直插封裝，簡(jiǎn)稱DIP(Dual In-line Package)。D IP 封裝結(jié)構(gòu)具有 以下特點(diǎn):

(1)適合PCB(印刷電路板)的穿孔安裝;

(2)比TO 型封裝易于對(duì)PCB 布線;

(3)操作方便。

D IP 封裝結(jié)構(gòu)形式有:多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP(含 玻璃陶瓷封接式，塑料包封結(jié)構(gòu)式，陶瓷低熔玻璃封裝式)等。

衡量一個(gè)芯片封裝技術(shù)先進(jìn)與否的重要指標(biāo)是芯片面積與封裝面積之比，這個(gè)比值越接近1 越 好。以采用40 根I/O 引腳塑料雙列直插式封裝(P D I P)的CPU 為例，其芯片面積/封裝面積=(3 × 3)/(1 5.24 ×5 0)=1 :86，離1 相差很遠(yuǎn)。不難看出，這種封裝尺寸遠(yuǎn)比芯片大，說明封裝效率 很低，占去了很多有效安裝面積。I n t el 公司早期的C PU，如8 0 86、8 0 2 86，都采用P D IP 封裝(塑料雙列直插)。

2.載體封裝世紀(jì)80 年代出現(xiàn)了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線芯片載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝

SOP(Small Outline

Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)。

以0.5 mm 焊區(qū)中心距、208 根I/O 引腳QFP 封裝的CPU 為例，如果外形尺寸為2 8 mm ×2 8 mm，芯 片尺寸為1 0 mm ×1 0 mm，則芯片面積/封裝面積=(10 ×1 0)/(28 ×28)=1:7.8，由此可見Q FP 封裝比 DIP 封裝的尺寸大大減小。Q FP 的特點(diǎn)是:

(1)用SMT 表面安裝技術(shù)在PCB 上安裝布線;

(2)封裝外形尺寸小，寄生參數(shù)減小，適合高頻應(yīng)用;

(3)操作方便;

(4)可靠性高。

Intel 公司的8 0 3 86 處理器就采用塑料四邊引出扁平封裝(P Q F P)。.B GA 封裝世紀(jì)90 年代隨著集成技術(shù)的進(jìn)步、設(shè)備的改進(jìn)和深亞微米技術(shù)的使用，LSI、V L SI、U L SI 相繼出現(xiàn)，芯片集成度不斷提高，I /O 引腳數(shù)急劇增加，功耗也隨之增大，對(duì)集成電路封裝的 要求也更加嚴(yán)格。為滿足發(fā)展的需要，在原有封裝方式的基礎(chǔ)上，又增添了新的方式——球柵 陣列封裝，簡(jiǎn)稱

B G A(B a l l G r i d A r r a y P a c k a g e)。BGA 一出現(xiàn)便成為C PU、南北橋等V L SI 芯 片的最佳選擇。其特點(diǎn)有:

(1)I /O 引腳數(shù)雖然增多，但引腳間距遠(yuǎn)大于QFP，從而提高了組裝成品率;

(2)雖然它的功耗增加，但BGA 能用可控塌陷芯片法焊接，簡(jiǎn)稱C4 焊接，從而可以改善它的電熱 性能;

(3)厚度比QFP 減少1/2 以上，重量減輕3 /4 以上;

(4)寄生參數(shù)減小，信號(hào)傳輸延遲小，使用頻率大大提高;

(5)組裝可用共面焊接，可靠性高;

(6)B GA 封裝仍與Q FP、P GA 一樣，占用基板面積過大。

Intel 公司對(duì)集成度很高(單芯片里達(dá)3 00 萬只以上晶體管)、功耗很大的CPU 芯片，如P e n t i um、P e n t i u m P ro、P e n t i u m Ⅱ采用陶瓷針柵陣列封裝(C P G A)和陶瓷球柵陣列封裝(CBGA)，并在外殼上 安裝微型排風(fēng)扇散熱，從而使C PU 能穩(wěn)定可靠地工作。

4.面向未來的封裝技術(shù)

B GA 封裝比Q FP 先進(jìn)，更比P GA 好，但它的芯片面積/封裝面積的比值仍很低。

T e s s e ra 公司在BGA 基礎(chǔ)上做了改進(jìn)，研制出另一種稱為μBGA 的封裝技術(shù)，按0.5 mm 焊區(qū)中心 距，芯片面積/封裝面積的比為1 :4，比B GA 前進(jìn)了一大步。

1994 年9 月，日本三菱電氣研究出一種芯片面積/封裝面積=1:1.1 的封裝結(jié)構(gòu)，其封裝外形尺寸只 比裸芯片大一點(diǎn)點(diǎn)。也就是說，單個(gè)IC 芯片有多大，封裝尺寸就有多大，從而誕生了一種新的封裝 形式，命名為芯片尺寸封裝，簡(jiǎn)稱CSP(Chip Size Package 或Chip Scale Package)。CSP 封裝具有以 下特點(diǎn):

(1)滿足了LSI 芯片引出腳不斷增加的需要;

(2)解決了IC 裸芯片不能進(jìn)行交流參數(shù)測(cè)試和老化篩選的問題;

(3)封裝面積縮小到BGA 的1 /4 甚至1 /10，延遲時(shí)間大大縮小。

曾有人想，當(dāng)單芯片一時(shí)還達(dá)不到多種芯片的集成度時(shí)，能否將高集成度、高性能、高可靠 的CSP 芯片(用LSI 或IC)和專用集成電路芯片(ASIC)在高密度多層互聯(lián)基板上用表面安裝技術(shù)(SMT)組 裝成為多種多樣電子組件、子系統(tǒng)或系統(tǒng)。由這種想法產(chǎn)生出多芯片組件MCM(Multi Chip Model)。

它將對(duì)現(xiàn)代化的計(jì)算機(jī)、自動(dòng)化、通訊業(yè)等領(lǐng)域產(chǎn)生重大影響。M CM 的特點(diǎn)有:

(1)封裝延遲時(shí)間縮小，易于實(shí)現(xiàn)組件高速化;

(2)縮小整機(jī)/組件封裝尺寸和重量，一般體積減小1 /4，重量減輕1 /3;

(3)可靠性大大提高。

隨著LSI 設(shè)計(jì)技術(shù)和工藝的進(jìn)步及深亞微米技術(shù)和微細(xì)化縮小芯片尺寸等技術(shù)的使用，人們產(chǎn)生 了將

多個(gè)LSI 芯片組裝在一個(gè)精密多層布線的外殼內(nèi)形成MCM 產(chǎn)品的想法。進(jìn)一步又產(chǎn)生另一種想法: 把多種芯片的電路集成在一個(gè)大圓片上，從而又導(dǎo)致了封裝由單個(gè)小芯片級(jí)轉(zhuǎn)向硅圓片級(jí)(w a f erlevel)封裝的變革，由此引出系統(tǒng)級(jí)芯片S O C(S y s t e m O n C h i p)和電腦級(jí)芯片P C O C(P C O n C h i p)。

相信隨著CPU 和其他ULSI 電路的不斷進(jìn)步，集成電路的封裝形式也將有相應(yīng)的發(fā)展，而封裝形式的 進(jìn)步又將反過來促成芯片技術(shù)向前發(fā)展。