第一篇：工行筆試題及參考答案

2016年工行筆試題及參考答案

工行筆試題在2016年工行筆試過程中有著重要的參考價值。下面是由學習啦小編分享的2016年工行筆試題，希望對你有用。

2016年工行筆試題

案例一：(35分)

材料

1.案例

一、1、某省農業廳農產品質量安全監督管理處，職責……，處長留了四個任務，辦公室送來兩個緊急任務，一個董處長，一個周副處長某某(外地掛職)，你是工作10年的主任科員周濤，一個主任科員李明(人事處借來的)，一個科員田恬共五人。

2、副廳長某某、董處長、科員某某要去外地調研，一周后回來。你暫時負責處里工作。董處長上周五下班前給你留了便箋。你這周一(4月20日?)早上8：15分趕到辦公室，剛剛看到便箋。

3、便箋交辦四項任務：

①廳里要在4月Ⅹ日-Ⅹ日進行農產品質量打假檢查，要求各地要在Ⅹ日前把本地區打假工作聯系人名單報到處里。

②2016年全省農產品質量安全會議要在4月27日召開，會議任務是總結上年度工作，部署下階段工作。處長26日回來，需要給處長擬寫講話稿，在周五(4月24日)下班前把講話稿報處長審閱定稿

③2016年全省農產品質量安全培訓班要在5月Ⅹ日舉辦，需要各地在4月Ⅹ日前把培訓人員名單報到處里。

④轉發省衛生廳關于征求食品安全地方標準意見的公告，要求各地在4月Ⅹ日前報送意見建議。(電子版)

4、你正在忙碌時，8:35分，省廳辦公室送來兩份批件。

①近期，記者通過購買、送檢，發現省會B市出現毒草莓。一時在社會引起議論和不安穩。

省廳分管領導批示，要求你處牽頭，相關處室參加，組成臨時調查組，展開專項檢查、總結匯報、提出意見。要確保五一節前市場穩定，群眾健康。

②省廳收到國家農業部辦公廳下發的‘’關于征集食品安全國家標準(征求意見稿)的函‘’。意見稿及意見表在農業部網站下載。

省廳分管領導批示，要求趁征求國家標準意見之機，做好我省地方標準意見征求工作。5、9:10分，我給董處長打電話，匯報了處里情況。董處長要求，廳里交辦的這兩項工作我都要親自參加。有事情隨時匯報。

問題一:下面這張表格是你周濤接任務后，編制的本周工作安排，請指出其中不足，并說明理由。(650字)

表格略

問題二：針對廳里交辦的毒草莓檢查，請你寫出工作思路。(20分)

2.媒體報到草莓農藥殘留超標，開展專項檢查，請列出方案。字數350(15分)

案例二：(25分)

材料

1、國家食品藥品監督管理局(食品安全委員會)職責是……，食品安全委員會組成單位有……。

2、網絡訂餐行業、平臺存在的問題，政府部門監管難度大，行業標準缺失。

3、新食品法對食品違法行為的懲處、罰款，政府部門的聯合辦案協調機制。

問題：針對網絡訂餐監管問題，假定你是國家食品藥品監督管理局相關部門工作人員，請你提出建議。

作為質監總局工作人員，針對網絡訂餐存在問題，提出下一步網絡訂餐安全監管重點工作，字數400。(25分)

案例三：(40分)

材料

1、國家層面，中組部下發的‘’兩學一做‘’學習教育通知，要求……。

2、省級層面，A省學習教育開展，B省學習教育開展。

3、地市層面，C市基本情況：山區多，農村黨組織開展活動不方便，經濟社會發展快，社區黨組織服務群眾水平不高;是全國少數民族人數最多的市;扶貧任務重。

材料為中央開展兩學一做通知，某省開展情況，B市實際情況。假設你為B市辦公廳干部，市委書記要學習兩學一做教育動員做動員部署講話，請撰寫“靜心組織，確保兩學一做學習教育取得實”。要求要有針對性。字數1000。(40分)

2016年工行筆試題答案

案例一：(35分)

材料

1.案例

一、1、某省農業廳農產品質量安全監督管理處，職責……，處長留了四個任務，辦公室送來兩個緊急任務，一個董處長，一個周副處長某某(外地掛職)，你是工作10年的主任科員周濤，一個主任科員李明(人事處借來的)，一個科員田恬共五人。

2、副廳長某某、董處長、科員某某要去外地調研，一周后回來。你暫時負責處里工作。董處長上周五下班前給你留了便箋。你這周一(4月20日?)早上8：15分趕到辦公室，剛剛看到便箋。

3、便箋交辦四項任務：

①廳里要在4月Ⅹ日-Ⅹ日進行農產品質量打假檢查，要求各地要在Ⅹ日前把本地區打假工作聯系人名單報到處里。

②2016年全省農產品質量安全會議要在4月27日召開，會議任務是總結上年度工作，部署下階段工作。處長26日回來，需要給處長擬寫講話稿，在周五(4月24日)下班前把講話稿報處長審閱定稿

③2016年全省農產品質量安全培訓班要在5月Ⅹ日舉辦，需要各地在4月Ⅹ日前把培訓人員名單報到處里。

④轉發省衛生廳關于征求食品安全地方標準意見的公告，要求各地在4月Ⅹ日前報送意見建議。(電子版)

4、你正在忙碌時，8:35分，省廳辦公室送來兩份批件。

①近期，記者通過購買、送檢，發現省會B市出現毒草莓。一時在社會引起議論和不安穩。

省廳分管領導批示，要求你處牽頭，相關處室參加，組成臨時調查組，展開專項檢查、總結匯報、提出意見。要確保五一節前市場穩定，群眾健康。

②省廳收到國家農業部辦公廳下發的‘’關于征集食品安全國家標準(征求意見稿)的函‘’。意見稿及意見表在農業部網站下載。

省廳分管領導批示，要求趁征求國家標準意見之機，做好我省地方標準意見征求工作。5、9:10分，我給董處長打電話，匯報了處里情況。董處長要求，廳里交辦的這兩項工作我都要親自參加。有事情隨時匯報。

問題一:下面這張表格是你周濤接任務后，編制的本周工作安排，請指出其中不足，并說明理由。(650字)

表格略

問題二：針對廳里交辦的毒草莓檢查，請你寫出工作思路。(20分)

2.媒體報到草莓農藥殘留超標，開展專項檢查，請列出方案。字數350(15分)

案例二：(25分)

材料

1、國家食品藥品監督管理局(食品安全委員會)職責是……，食品安全委員會組成單位有……。

2、網絡訂餐行業、平臺存在的問題，政府部門監管難度大，行業標準缺失。

3、新食品法對食品違法行為的懲處、罰款，政府部門的聯合辦案協調機制。

問題：針對網絡訂餐監管問題，假定你是國家食品藥品監督管理局相關部門工作人員，請你提出建議。

作為質監總局工作人員，針對網絡訂餐存在問題，提出下一步網絡訂餐安全監管重點工作，字數400。(25分)

案例三：(40分)

材料

1、國家層面，中組部下發的‘’兩學一做‘’學習教育通知，要求……。

2、省級層面，A省學習教育開展，B省學習教育開展。

3、地市層面，C市基本情況：山區多，農村黨組織開展活動不方便，經濟社會發展快，社區黨組織服務群眾水平不高;是全國少數民族人數最多的市;扶貧任務重。

材料為中央開展兩學一做通知，某省開展情況，B市實際情況。假設你為B市辦公廳干部，市委書記要學習兩學一做教育動員做動員部署講話，請撰寫“靜心組織，確保兩學一做學習教育取得實”。要求要有針對性。字數1000。(40分)

第二篇：測試筆試題及答案

軟件測試工程師筆試試題答案

一、判斷題（每題1分，12 分，正確的√，錯誤的╳）1．軟件測試的目的是盡可能多的找出軟件的缺陷。（）軟件測試的目的就是為了發現軟件中的缺陷，從這個意義上面說上面的這個論斷是正確的。

不少人會認為軟件測試可以保證軟件的質量，其實這個觀點是錯誤，測試只是軟件質量控制中的一個角色，其活動并不能達成軟件質量保證的效果。所以不要認為一個公司里面如果有了軟件測試人員，產品的質量就會好起來。

2．Beta 測試是驗收測試的一種。（）Beta測試和驗收測試是兩種不同的測試。

驗收測試的目的是為了以發現”未實現的需求”為目的，以評估”適合使用”為目標，該類測試的不是以發現缺陷為主要目的。

beta測試是一模擬真實的使用環境從而發現缺陷的一種測試。所以兩者之間的是非包容關系。

----但我覺得以上的解釋有問題，施驗收測試的常用策略有三種，它們分別是：·正式驗收·非正式驗收或Alpha 測試·Beta 測試。顯然，無論是Alpha測試還是Beta測試，都是屬于驗收測試。

3．驗收測試是由最終用戶來實施的。（）上面說到了驗收測試的目的和目標，所以驗收測試也可是是軟件生產的企業內部人員來實施。例如產品經理。

當軟件以項目的形式出現，那么驗收測試由最終用戶來實施的情況是比較長見的。但是對于產品形式的軟件，生產企業內部的驗收測試會更多。

4．項目立項前測試人員不需要提交任何工件。（）應該說這道題目沒有明確的答案，在項目立項前測試人員是不是要把一些準備工作以工件的形式給記錄下來是完全取決于該企業的軟件開發過程的要求。同時不同企業，立項前要達成的一些必要條件也是大相徑庭的。應該說這一題目出的不是很好，如果你是出題人這家企業的測試工程師，那么就應該有一個明確的答案。5．單元測試能發現約80%的軟件缺陷。（）同樣這一題目也沒有標準答案。因為該數據的來源和其統計的方法，樣本都沒有一個工業標準。這樣出來的數據同樣不具有權威性。這里我可以說一個簡單的例子，在用ASP,php這類腳本語言開發網頁的時候是根本沒有復雜的單元測試。那么這樣的數字應用在網站開發上面是否有意義，還是值得商榷的。所以這道題目出的不好，沒有明確的答案

6．代碼評審是檢查源代碼是否達到模塊設計的要求。（）代碼審查是一種靜態技術，從這個意義上說代碼復查是需要和其他的一些動態測試技術配合才能檢查代碼是否符合設計的要求 7．自底向上集成需要測試員編寫驅動程序。（）

這道題目大家看下top-down 和 down-top的集成測試示意圖就能得出明確的答案。這里需要了解的是什么是驅動測試程序，什么是樁程序。如果集成組件數量眾多，多關系層次，那么不論是什么類型的集成測試。驅動程序和樁程序都是需要開發的。

自頂向下需要開發樁模塊 自底向下需要開發驅動模塊

8．負載測試是驗證要檢驗的系統的能力最高能達到什么程度。（）Load testing（負載測試），通過測試系統在資源超負荷情況下的表現，以發現設計上的錯誤或驗證系統的負載能力。在這種測試中，將使測試對象承擔不同的工作量，以評測和評估測試對象在不同工作量條件下的性能行為，以及持續正常運行的能力。

負載測試的目標是確定并確保系統在超出最大預期工作量的情況下仍能正常運行。

此外，負載測試還要評估性能特征，例如，響應時間、事務處理速率和其他與時間相關的方面。

9．測試人員要堅持原則，缺陷未修復完堅決不予通過。（）

同樣，這一題沒有正確的答案。缺陷是否修復是需要聽取測試人員的意見，但測試人員的意見非決定性。所以還是要看一個企業賦予測試人員有多大的權力。10．代碼評審員一般由測試員擔任。（）如果測試員有這個水平，那么當然是可以參加的。不過大多數的企業不會讓普通的測試人員參與代碼的評審。

11．我們可以人為的使得軟件不存在配置問題。（）首先大家先搞清楚什么是配置管理什么是軟件配置，從這道題目中看不出出題人想問的是關鍵工程中的配置管理還是單純的軟件配置。但是可以肯定的是不論是何種情況，答案均是否定的。

12．集成測試計劃在需求分析階段末提交。（）

集成測試計劃在開發人員完成軟件集成計劃之后就可以開始進行了。所以在需求分析階段之后提交是不現實的事情，應該在軟件的設計階段后，編碼前。

二、不定項選擇題（每題2 分，10分）1．軟件驗收測試的合格通過準則是：（）A． 軟件需求分析說明書中定義的所有功能已全部實現，性能指標全部達到要求。B． 所有測試項沒有殘余一級、二級和一

C． 立項審批表、需求分析文檔、設計文檔和編碼實現一致。D． 驗收測試工件齊全。

回答這道題，你必須是這家企業的員工。前面說到了驗收測試的目的和目標，一個是需求必須實現，二是證明軟件是適合使用的。這樣能滿足這兩個通用標準就可以了。當然有些軟件企業會對驗收測試標準做一些調整。2．軟件測試計劃評審會需要哪些人員參加？（）A．項目經理 B．SQA 負責人 C．配置負責人 D．測試組

上面的4種角色都需要參與

3．下列關于alpha 測試的描述中正確的是：（）A．alpha 測試需要用戶代表參加 B．alpha 測試不需要用戶代表參加 C．alpha 測試是系統測試的一種 D．alpha 測試是驗收測試的一種

首先大家需要知道alpha測試是系統級別的測試，該測試是在一個受控的環境中進行的。用戶需要直接參與進來。所以答案應該是AD 4．測試設計員的職責有：（）A．制定測試計劃 B．設計測試用例

C．設計測試過程、腳本 D．評估測試活動

合理的答案的是BC，同時要看軟件企業對該類人員的職責是如何定義。5．軟件實施活動的進入準則是：（）A．需求工件已經被基線化 B．詳細設計工件已經被基線化 C．構架工件已經被基線化 D．項目階段成果已經被基線化 先要了解一下什么是基線。這個是軟件配置管理中一個重要的概念。工作產品必須納入到一定的基線里面。所以選擇ABC是必定的，至于是否選擇D要看這家企業自身的標準了

填空題（每空1分，24 分）

1．軟件驗收測試包括___、___、____三種類型。

軟件驗收測試包括正式驗收測試、alpha測試、beta測試三種測試。

2．系統測試的策略有功能測試、、、、易用性測試、、、、、、、、、、等15 種方法。

《軟件測試的藝術》：功能測試，容量測試，負載測試，易用性測試，安全性測試，性能測試，存儲測試，配置測試，兼容性測試，安裝測試，可靠性測試，可恢復性測試，適用性測試，文檔測試，過程測試

3．設計系統測試計劃需要參考的項目文檔有____和迭代計劃。設計系統測試計劃需要參考的項目文檔有軟件測試計劃、軟件需求工件、和迭代計劃。4．對面向過程的系統采用的集成策略有___、___兩種。自頂向下，自底向上

5．通過畫因果圖來寫測試用例的步驟為___、___、___、___及把因果圖轉換為狀態圖共五個步驟。

利用因果圖生成測試用例的基本步驟是：

a 分析軟件規格說明描述中，哪些是原因（即輸入條件或輸入條件的等價類），哪些是結果（即輸出條件），并給每個原因和結果賦予一個標識符。b 分析軟件規格說明描述中的語義，找出原因與結果之間，原因與原因之間對應的是什么關系? 根據這些關系，畫出因果圖。c 由于語法或環境限制，有些原因與原因之間，原因與結果之間的組合情況不可能出現。為表明這些特殊情況，在因果圖上用一些記號標明約束或限制條件。d 把因果圖轉換成判定表。

e 把判定表的每一列拿出來作為依據，設計測試用例。

第三篇：FPGA筆試題及答案總結

第 1 章 FPGA基礎知識

1.1 FPGA設計工程師努力的方向

SOPC，高速串行I/O，低功耗，可靠性，可測試性和設計驗證流程的優化等方面。隨著芯片工藝的提高，芯片容量、集成度都在增加，FPGA設計也朝著高速、高度集成、低功耗、高可靠性、高可測、可驗證性發展。芯片可測、可驗證，正在成為復雜設計所必備的條件，盡量在上板之前查出bug，將發現bug的時間提前，這也是一些公司花大力氣設計仿真平臺的原因。另外隨著單板功能的提高、成本的壓力，低功耗也逐漸進入FPGA設計者的考慮范圍，完成相同的功能下，考慮如何能夠使芯片的功耗最低。高速串行IO的應用，也豐富了FPGA的應用范圍，象xilinx的v2pro中的高速鏈路也逐漸被應用。總之，學無止境，當掌握一定概念、方法之后，就要開始考慮FPGA其它方面的問題了。

1.2 簡述FPGA等可編程邏輯器件設計流程

系統設計電路構思，設計說明與設計劃分，電路設計與輸入（HDL代碼、原理圖），功能仿真與測試，邏輯綜合，門級綜合，邏輯驗證與測試（綜合后仿真），布局布線，時序仿真，板級驗證與仿真，加載配置，在線調試。常用開發工具（Altera FPGA）

HDL語言輸入：Text Editor（HDL語言輸入），還可以使用Ultra Edit 原理圖輸入：Schematic Editor IP Core輸入：MegaWinzad 綜合工具：Synplify/Synplify Pro，Qaustus II內嵌綜合工具 仿真工具：ModelSim 實現與優化工具：Quartus II集成的實現工具有Assignment Editor（約束編輯器）、LogicLock（邏輯鎖定工具）、PowerFit Fitter（布局布線器）、Timing Analyzer（時序分析器，STA分析工具）、Floorplan Editor（布局規劃器）、Chip Editor（底層編輯器）、Design Space Explorer（設計空間管理器）、Design Assistant（檢查設計可靠性）等。后端輔助工具：Assembler（編程文件生成工具），Programmer（下載編程工具），PowerGauge（功耗仿真器）

調試工具：SignalTap II（在線邏輯分析儀），SignalProbe（信號探針）。系統級設計環境：SOPC Builder，DSP Builder，Software Builder。

1.3 Quartus文件管理

1.編譯必需的文件：設計文件（.gdf、.bdf、EDIF輸入文件、.tdf、verilog設計文件、.vqm、.vt、VHDL設計文件、.vht）、存儲器初始化文件（.mif、.rif、.hex）、配置文件（.qsf、.tcl）、工程文件（.qpf）。2.編譯過程中生成的中間文件（.eqn文件和db目錄下的所有文件.tdf，.hdb，.xml等）3.編譯結束后生成的報告文件（.rpt、.qsmg等）

4.根據個人使用習慣生成的界面配置文件（.qws等）5.編程文件（.sof、.pof、.ttf等）

1.4 IC設計流程 寫出一份設計規范，設計規范評估，選擇芯片和工具，設計，（仿真，設計評估，綜合，布局和布線，仿真和整體檢驗）檢驗，最終評估，系統集成與測試，產品運輸。設計規則：使用自上而下的設計方法（行為級，寄存器傳輸級，門電路級），按器件的結構來工作，做到同步設計，防止亞穩態的出現，避免懸浮的節點，避免總線的爭搶（多個輸出端同時驅動同一個信號）。

設計測試（DFT）強調可測試性應該是設計目標的核心，目的是排除一個芯片的設計缺陷，捕獲芯片在物理上的缺陷問題。

ASIC設計要求提供測試結構和測試系向量。FPGA等默認生產廠商已經進行了適當的測試。測試的10/10原則：測試電路的規模不要超過整個FPGA的10%，花費在設計和仿真測試邏輯上的時間不應超過設計整個邏輯電路的10%。

1.5 FPGA基本結構

可編程輸入/輸出單元，基本可編程邏輯單元，嵌入式塊RAM，豐富的布線資源，底層嵌入式功能單元，內嵌專用硬核。

常用的電氣標準有LVTTL,LCCMOS,SSTL,HSTL,LVDS,LVPECL,PCI等。FPGA懸浮的總線會增加系統內的噪聲，增加功率的損耗，并且具有潛在的產生不穩定性的問題，解決方案是加上拉電阻。

對于SRAM型器件，路徑是通過編程多路選擇器實現；對于反熔絲型器件，路徑通過傳導線（高阻抗，有RC延時）來實現的。這兩種結構都顯著加大了路徑延時。

1.6 FPGA選型時要考慮哪些方面？

需要的邏輯資源、應用的速度要求，功耗，可靠性，價格，開發環境和開發人員的熟悉程度。

1.7 同步設計的規則 單個時鐘域：

1、所有的數據都要通過組合邏輯和延時單元，典型的延時單元是觸發器，這些觸發器被一 個時鐘信號所同步；

2、延時總是由延時單元來控制，而不是由組合邏輯來控制；

3、組合邏輯所產生的信號不能在沒有通過一個同步延時單元的情況下反饋回到同一個組 合邏輯；

4、時鐘信號不能被門控，必須直接到達延時單元的時鐘輸入端，而不是經過任何組合邏輯；

5、數據信號必須只通向組合邏輯或延時單元的數據輸入端。多個時鐘域：

把通過兩個不同時鐘作用區域之間的信號作為異步信號處理

1.8 你所知道的可編程邏輯器件有哪些？ PAL/GAL，CPLD，FPGA PLA：可編程邏輯陣列，一種用于大規模的與陣列和或陣列的邏輯器件，用于實現布爾邏輯的不同組合。

PLA：可編程陣列邏輯，一種邏輯器件，由大規模的與陣列和規模小且數量固定的或門組成，可用于實現布爾邏輯和狀態機。

PAL：很短的交貨時間、可編程的、沒有NRE（非循環工程）費用 門陣列：高密度性、能實現許多邏輯函數、速度相對較快 1.9 FPGA、ASIC、CPLD的概念及區別

FPGA（Field Programmable Gate Array）是可編程ASIC。

ASIC專用集成電路，它是面向專門用途的電路，專門為一個用戶設計和制造的。根據一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設計開發周期短、設計制造成本低、開發工具先進、標準產品無需測試、質量穩定以及可實時在線檢驗等優點。

FPGA采用同步時鐘設計，使用全局時鐘驅動，采用時鐘驅動方式在各級專用布線資源上靈活布線，ASIC有時采用異步邏輯，一般采用門控時鐘驅動，一旦設計完成，其布線是固定的。FPGA比ASIC開發周期短，成本低，設計靈活。

CPLD（Complex Programmable Logic Device）是復雜可編程邏輯器件。CPLD開關矩陣路徑設計的一個優點是信號通過芯片的延時時間是確定的。設計者通過計算經由功能模塊、I/O模塊和開關矩陣的延遲就可以 任何信號的延遲時間，并且信號沿金屬線傳遞所引起的延遲是可忽略的。

1.10 鎖存器（latch）和觸發器（flip-flop）區別？

電平敏感的存儲器件稱為鎖存器，可分為高電平鎖存器和低電平鎖存器，用于不同時鐘 之間的信號同步。

由交叉耦合的門構成的雙穩態的存儲原件稱為觸發器。分為上升沿觸發和下降沿觸發。可以認為是兩個不同電平敏感的鎖存器串連而成。前一個鎖存器決定了觸發器的建立時間，后一個鎖存器則決定了保持時間。

鎖存器對脈沖電平敏感，在時鐘脈沖的電平作用下改變狀態。鎖存器是電平觸發的存儲單元，數據存儲的動作取決于輸入時鐘（或者使能）信號的電平值，僅當鎖存器處于使能狀態時，輸出才會隨著數據輸入發生變化。

鎖存器不同于觸發器，它不在鎖存數據時，輸出端的信號隨輸入信號變化，就像信號通過一個緩沖器一樣；一旦鎖存信號起鎖存作用，則數據被鎖住，輸入信號不起作用。鎖存器也稱為透明鎖存器，指的是不鎖存時輸出對于輸入是透明的。

應用場合：數據有效遲后于時鐘信號有效。這意味著時鐘信號先到，數據信號后到。在某些運算器電路中有時采用鎖存器作為數據暫存器。

缺點：時序分析較困難。

不要鎖存器的原因：

1、鎖存器容易產生毛刺，2、鎖存器在ASIC設計中應該說比ff要簡單，但是在FPGA的資源中，大部分器件沒有鎖存器這個東西，所以需要用一個邏輯門和ff來組成鎖存器，這樣就浪費了資源。

優點：面積小。鎖存器比FF快，所以用在地址鎖存是很合適的，不過一定要保證所有的latch信號源的質量，鎖存器在CPU設計中很常見，正是由于它的應用使得CPU的速度比外部IO部件邏輯快許多。latch完成同一個功能所需要的門較觸發器要少，所以在asic中用的較多。

寄存器用來存放數據的一些小型存儲區域，用來暫時存放參與運算的數據和運算結果，它被廣泛的用于各類數字系統和計算機中。其實寄存器就是一種常用的時序邏輯電路，但這種時序邏輯電路只包含存儲電路。寄存器的存儲電路是由鎖存器或觸發器構成的，因為一個鎖存器或觸發器能存儲1位二進制數，所以由N個鎖存器或觸發器可以構成N位寄存器。工程中的寄存器一般按計算機中字節的位數設計，所以一般有8位寄存器、16位寄存器等。對寄存器中的觸發器只要求它們具有置

1、置0的功能即可，因而無論是用同步RS結構觸發器，還是用主從結構或邊沿觸發結構的觸發器，都可以組成寄存器。一般由D觸發器組成，有公共輸入/輸出使能控制端和時鐘，一般把使能控制端作為寄存器電路的選擇信號，把時鐘控制端作為數據輸入控制信號。寄存器的應用

1.可以完成數據的并串、串并轉換；

2.可以用做顯示數據鎖存器：許多設備需要顯示計數器的記數值，以8421BCD碼記數，以七段顯示器顯示，如果記數速度較高，人眼則無法辨認迅速變化的顯示字符。在計數器和譯碼器之間加入一個鎖存器，控制數據的顯示時間是常用的方法。3.用作緩沖器；

4.組成計數器：移位寄存器可以組成移位型計數器，如環形或扭環形計數器。

1.11 JTAG信號

TCK：測試時鐘輸入，用于移位控制，上升沿將測試指令、測試數據和控制輸入信號移入芯片；下降沿時將數據從芯片移出。

TMS：測試模式選擇，串行輸入端，用于控制芯片內部的JTAG狀態機。

TDI：測試數據輸入，串行輸入端，用于指令和編程數據的輸入，在時鐘上升沿，數據被捕獲。TDO：測試數據輸出，串行輸出端，時鐘下降沿，數據被驅動輸出。TRST：測試復位輸入（僅用于擴展JTAG），異步、低電平有效，用于JTAG初始化時。

1.12 FPGA芯片內有哪兩種存儲器資源？

FPGA芯片內有兩種存儲器資源：一種叫block ram,另一種是由LUT配置成的內部存儲器（也就是分布式ram，distribute ram）。Block ram由一定數量固定大小的存儲塊構成的，使用BLOCK RAM資源不占用額外的邏輯資源，并且速度快。但是使用的時候消耗的BLOCK RAM資源是其塊大小的整數倍。

1.13 FPGA中可以綜合實現為RAM/ROM/CAM的三種資源及其注意事項？

三種資源：block ram、觸發器（FF）、查找表（LUT）； 注意事項：

1、在生成RAM等存儲單元時，應該首選block ram 資源；原因有二：使用block ram等資源，可以節約更多的FF和4-LUT等底層可編程單元，最大程度發揮器件效能，節約成本； block ram是一種可以配置的硬件結構，其可靠性和速度與用LUT和register構建的存儲器更有優勢。

2、弄清FPGA的硬件結構，合理使用block ram資源；

3、分析block ram容量，高效使用block ram資源和分布式ram資源（distribute ram）。

1.14 FPGA設計中對時鐘的使用？（例如分頻等）

FPGA芯片有固定的時鐘路由，這些路由能有減少時鐘抖動和偏差。需要對時鐘進行相位移動或變頻的時候，一般不允許對時鐘進行邏輯操作，這樣不僅會增加時鐘的偏差和抖動，還會使時鐘帶上毛刺。一般的處理方法是采用FPGA芯片自帶的時鐘管理器如PLL，DLL或DCM，或者把邏輯轉換到觸發器的D輸入。

1.15 Xilinx中與全局時鐘資源和DLL相關的硬件原語

常用的與全局時鐘資源相關的Xilinx器件原語包括：BUFG, IBUFGDS, BUFG, BUFGP, BUFGCE, BUFGMUX, BUFGDLL, DCM等。1.16 HDL語言的層次概念？

HDL語言是分層次的、類型的，最常用的層次概念有系統與標準級、功能模塊級，行為級，寄存器傳輸級和門級。

1.17 查找表的原理與結構？

查找表（look-up-table）簡稱為LUT，本質上是一個RAM。目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有 4位地址線的16x1的RAM。當用戶通過原理圖或HDL語言描述了一個邏輯電路以后，PLD/FPGA開發軟件會自動計算邏輯電路的所有可能的結果，并把結果事先寫入RAM，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應的內容，然后輸出。

1.18 IC設計前端到后端的流程和EDA工具？

設計前端也稱邏輯設計，后端設計也稱物理設計，兩者并沒有嚴格的界限，一般涉及到與工藝有關的設計就是后端設計。1：規格制定：客戶向芯片設計公司提出設計要求。

2：詳細設計：芯片設計公司（Fabless）根據客戶提出的規格要求，拿出設計解決方案和具體實現架構，劃分模塊功能。目前架構的驗證一般基于 system C，仿真可以使用system C的仿真工具，CoCentric和Visual Elite等。

3：HDL編碼：設計輸入工具：ultra，visual VHDL等 4：仿真驗證：modelsim 5：邏輯綜合：synplify 6：靜態時序分析：synopsys的Prime Time 7：形式驗證：Synopsys的Formality.1.19 什么是“線與”邏輯，要實現它，在硬件特性上有什么具體要求? 線與邏輯是兩個輸出信號相連可以實現與的功能。在硬件上，要用OC門（集電極開路與非門）來實現，由于不用OC門可能使灌電流過大，而燒壞邏輯門，因此在輸出端口應加一個上拉電阻。

1.20 IC設計中同步復位與異步復位的區別？ 同步復位在時鐘沿采復位信號，完成復位動作。

異步復位不管時鐘，只要復位信號滿足條件，就完成復位動作。異步復位對復位信號要求比較高，不能有毛刺，如果其與時鐘關系不確定，也可能出現亞穩態。

1.21 MOORE 與 MEELEY狀態機的特征？

Moore 狀態機的輸出僅與當前狀態值有關, 且只在時鐘邊沿到來時才會有狀態變化。Mealy 狀態機的輸出不僅與當前狀態值有關, 而且與當前輸入值有關。

1.22 Latch和Register區別？行為描述中Latch如何產生？ 本質的區別在于：latch是電平觸發，register是邊沿觸發。register在同一時鐘邊沿觸發下動作，符合同步電路的設計思想，而latch則屬于異步電路設計，往往會導致時序分析困難，不適當的應用latch則會大量浪費芯片資源。時序設計中盡量使用register觸發。行為描述中，如果對應所有可能輸入條件，有的輸入沒有對應明確的輸出，系統會綜合出latch。

比如：//缺少else語句 always@(a or b)begin if(a==1)q <= b;end 1.23 單片機上電后沒有運轉，首先要檢查什么？

首先應該確認電源電壓是否正常；接下來就是檢查復位引腳電壓是否正常；然后再檢查晶振是否起振了。

如果系統不穩定的話，有時是因為電源濾波不好導致的。在單片機的電源引腳跟地引腳之間接上一個0.1uF的電容會有所改善。如果電源沒有濾波電容的話，則需要再接一個更大濾波電容，例如220uF的。遇到系統不穩定時，就可以并上電容試試（越靠近芯片越好）。

1.24 集成電路前端設計流程，寫出相關的工具。1）代碼輸入（design input)用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼 語言輸入工具：SUMMIT VISUALHDL MENTOR RENIOR 圖形輸入: composer(cadence);viewlogic(viewdraw)2）電路仿真（circuit simulation)將vhd代碼進行先前邏輯仿真，驗證功能描述是否正確 數字電路仿真工具： Verolog

：CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL：CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模擬電路仿真工具：

ANTI HSpice pspice，spectre micro microwave: eesoft : hp 3）邏輯綜合（synthesis tools)邏輯綜合工具可以將設計思想vhd代碼轉化成對應一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gates delay）反標到生成的門級網表中,返回電路仿真階段進行再仿真。最終仿真結果生成的網表稱為物理網表。

第 2 章 時序約束

2.1 時序約束的概念和基本策略

時序約束主要包括周期約束，偏移約束，靜態時序路徑約束三種。通過附加時序約束可以綜合布線工具調整映射和布局布線，是設計達到時序要求。

策略：附加時序約束的一般策略是先附加全局約束，然后對快速和慢速例外路徑附加專門約束。附加全局約束時，首先定義設計的所有時鐘，對各時鐘域內的同步元件進行分組，對分組附加周期約束，然后對FPGA/CPLD輸入輸出PAD附加偏移約束、對全組合邏輯的PAD TO PAD路徑附加約束。附加專門約束時，首先約束分組之間的路徑，然后約束快、慢速例外路徑和多周期路徑，以及其他特殊路徑。附加約束的作用：

1、提高設計的工作頻率（減少了邏輯和布線延時）；

2、獲得正確的時序分析報告；（靜態時序分析工具以約束作為判斷時序是否滿足設計要求的標準，因此要求設計者正確輸入約束，以便靜態時序分析工具可以正確的輸出時序報告）

3、指定FPGA/CPLD的電氣標準和引腳位置。

2.2 FPGA設計中如何實現同步時序電路的延時？

首先說說異步電路的延時實現：異步電路一半是通過加buffer、兩級與非門等，但這是不適合同步電路實現延時的。在同步電路中，對于比較大的和特殊要求的延時，一半通過高速時鐘產生計數器，通過計數器來控制延時；對于比較小的延時，可以通過觸發器打一拍，不過這樣只能延遲一個時鐘周期。

2.3 什么是同步邏輯和異步邏輯？

同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。電路設計可分類為同步電路和異步電路設計。同步電路利用時鐘脈沖使其子系統同步運作，而異步電路不使用時鐘脈沖做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由于異步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復用性--因此近年來對異步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始采用異步電路設計。v異步電路主要是組合邏輯電路，用于產生地址譯碼器、ＦＩＦＯ或ＲＡＭ的讀寫控制信號脈沖，其邏輯輸出與任何時鐘信號都沒有關系，譯碼輸出產生的毛刺通常是可以監控的。同步電路是由時序電路(寄存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鐘控制下完成的。這些時序電路共享同一個時鐘ＣLＫ，而所有的狀態變化都是在時鐘的上升沿(或下降沿)完成的。

同步時序邏輯電路的特點：各觸發器的時鐘端全部連接在一起，并接在系統時鐘端，只有當時鐘脈沖到來時，電路的狀態才能改變。改變后的狀態將一直保持到下一個時鐘脈沖的到來，此時無論外部輸入有無變化，狀態表中的每個狀態都是穩定的。

異步時序邏輯電路的特點：電路中除可以使用帶時鐘的觸發器外，還可以使用不帶時鐘的觸發器和延遲元件作為存儲元件，電路中沒有統一的時鐘，電路狀態的改變由外部輸入的變化直接引起。

2.4 同步電路和異步電路的區別？

同步電路：存儲電路中所有觸發器的時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發器的狀態的變化都與所加的時鐘脈沖信號同步。異步電路：電路沒有統一的時鐘，有些觸發器的時鐘輸入端與時鐘脈沖源相連，這有這些觸發器的狀態變化與時鐘脈沖同步，而其他的觸發器的狀態變化不與時鐘脈沖同步。

2.5 同步設計的原則

1、盡可能使用同一時鐘，時鐘走全局時鐘網絡。多時鐘域采用“局部同步”。

2、避免使用緩和時鐘采樣數據。采用混合時鐘采用將導致Fmax小一倍。

3、避免在模塊內部使用計數器分頻所產生的時鐘。

4、避免使用門控時鐘。組合電路會產生大量毛刺，所以會在clk上產生毛刺導致FF誤翻轉。可以用時鐘始能代替門控時鐘。

2.6 時序設計的實質

電路設計的難點在時序設計，時序設計的實質就是滿足每一個觸發器的建立/保持時間的要求。

2.7 對于多位的異步信號如何進行同步？

對一位的異步信號使用一位同步器，而對于多位的異步信號，可以采用如下方法：1：可以采用保持寄存器加握手信號的方法（多數據，控制，地址）；2：特殊的具體應用電路結構，根據應用的不同而不同；3：異步FIFO（最常用的緩存單元是DPRAM）。

2.8 什么是時鐘抖動？

時鐘抖動是指芯片的某一個給定點上時鐘周期發生暫時性變化，也就是說時鐘周期在不

同的周期上可能加長或縮短。它是一個平均值為0的平均變量。

2.9 建立時間與保持時間的概念？

Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發器的時鐘信號上升沿到來以前，其數據輸入端的數據必須保持不變的時間。輸入信號應提前時鐘沿T時間到達芯片，這個T就是建立時間-Setup time。如不滿足setup time，這個數據就不能被這一時鐘打入觸發器，只有在下一個時鐘沿，數據才能被打入觸發器。

保持時間是指觸發器的時鐘信號上升沿到來以后，其數據輸入端的數據必須保持不變的時間。如果hold time不夠，數據同樣不能被打入觸發器。

不考慮時鐘的skew，D2的建立時間不能大于（時鐘周期Tsetup – hold

2.17 時鐘周期T，觸發器D1的寄存器到輸出時間最大為T1max，最小為T1min。

組合邏輯電路最大延遲為T2max，最小為T2min。問，觸發器D2的建立時間T3和保持時間應滿足什么條件 T3setup>T+T2max，T3hold>T1min+T2min

第 3 章 RTL級設計

3.1 用VERILOG或VHDL寫一段代碼，實現消除一個glitch？ 將傳輸過來的信號經過兩級觸發器就可以消除毛刺。

3.2 阻塞式賦值和非組塞式賦值的區別？

非阻塞賦值：塊內的賦值語句同時賦值，一般用在時序電路描述中，同時執行。阻塞賦值：完成該賦值語句后才做下一句的操作，一般用在組合邏輯描述中，順序執行。

3.3 用FSM實現101101的序列檢測模塊。

a為輸入端，b為輸出端，如果a連續輸入為1101則b輸出為1，否則為

0。

例

如a： ***0100110 b： ***0000000 請畫出state machine；請用RTL描述其state machine。

狀態分配： idle：000 st0：001 st1：011 st2：010 st3：110

3.4 用verilog/vhdl寫一個fifo控制器(包括空，滿，半滿信號)。reg[N-1:0] memory[0:M－1];定義FIFO為N位字長容量M 八個always模塊實現，兩個用于讀寫FIFO，兩個用于產生頭地址head和尾地址tail，一個產生counter計數，剩下三個根據counter的值產生空，滿，半滿信號產生空，滿，半滿信號。

3.5 用D觸發器實現2分頻的Verilog描述？ module divide2(clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out always @(posedge clk or posedge reset)if(reset)out <= 0;else out <= in;assign in = ~out;assign clk_o = out;endmodule

3.6 用D觸發器做個二分頻的電路？畫出邏輯電路？ D觸發器的輸出Q取反接到輸入，輸出作為二分頻輸出。

顯示工程設計中一般不采用這樣的方式來設計，二分頻一般通過DCM或PLL來實現。通過DCM或者PLL得到的分頻信號沒有相位差。

3.7 描述一個交通信號燈的設計。module traffic

3.8 設計一個自動飲料售賣機，飲料10分錢，硬幣有5分和10分兩種，并考慮

找零，1.畫出fsm（有限狀態機）2.用verilog編程，語法要符合fpga設計的要求3.設計工程中可使用的工具及設計大致過程

（1）點路變量分析：投入5分硬幣為一個變量，定義為A，為輸入；投入10分硬幣為一個變量，定義為B，為輸入；售貨機給出飲料為一變量，定義為Y，為輸出；售貨機找零為一變量，定義為Z，為輸出。（2）狀態確定：電路共有兩個狀態：狀態S0，表示未投入任何硬幣；狀態S1，表示投入了5分硬幣。

（3）設計過程：設當前為S0狀態，當接收到5分硬幣時，轉換到S1狀態，等待繼續投入硬幣；當接收到10分硬幣時，保持S0狀態，彈出飲料，不找零。當前狀態為S1時，表示已經有5分硬幣，若再接收5分硬幣，轉換到S0狀態，彈出飲料，不找零；若接收到10分硬幣，轉換到S0狀態，彈出飲料，找零。所用設計工具：Quartus II，modelsim

第 4 章 名詞解釋

4.1 sram，falsh memory及dram的區別? sram：靜態隨機存儲器，存取速度快，但容量小，掉電后數據會丟失，不像DRAM 需要不停的REFRESH，制造成本較高，通常用來作為快取(CACHE)記憶體使用 flash：閃存，存取速度慢，容量大，掉電后數據不會丟失

dram：動態隨機存儲器，必須不斷的重新的加強(REFRESHED)電位差量，否則電位差將降低至無法有足夠的能量表現每一個記憶單位處于何種狀態。價格比sram便宜，但訪問速度較慢，耗電量較大，常用作計算機的內存使用。

SSRAM：Synchronous Static Random Access Memory同步靜態隨機訪問存儲器。它的一種類型的SRAM。SSRAM的所有訪問都在時鐘的上升/下降沿啟動。地址、數據輸入和其它控制信號均于時鐘信號相關。這一點與異步SRAM不同，異步SRAM的訪問獨立于時鐘，數據輸入和輸出都由地址的變化控制。

SDRAM：Synchronous DRAM同步動態隨機存儲器。

FPGA設計中既可以用于靜態驗證又可以用于動態仿真的是(斷言，類似于C語言里的assert，靜態驗證類似于程序在編譯階段就能發現錯誤，動態仿真是仿真階段發現錯誤）3.WCDMA的碼片速率是：3.84Mcps

4.2 PROM分類：

可擦除可編程的只讀存儲器（EPROM）：施加高壓電信號編程，置于紫外線中可擦除其內容。

電可擦除可編程只讀存儲器（E2PROM）：高壓編程和擦除。Flash存儲器：電信號對其編程和擦除。4.3 PROM分類：

4.4 名詞IRQ,BIOS,USB,VHDL,SDR

4.5 給你一堆名詞，舉例他們的作用。有PCI、ECC、DDR、interrupt、pipeline 中斷的類型，作用。

IRQ,BIOS,USB,VHDL,VLSI VCO(壓控振蕩器)RAM(動態隨機存儲器)，FIR IIR DFT(離散傅立葉變換)或者是中文的，比如：a.量化誤差 b.直方圖 c.白平衡 PCI：Peripheral Component Interconnect（PCI），DDR：DoubleDataRate ECC：Error Checking and Correcting ATPG：Automatic Test Pattern Generator自動測試相量生成 CMOS：Complement Metel Oxide Semi-conduct ECO： Engineering Change Order 工程修改訂單。

PCI：PCI是Peripheral Component Interconnect(外設部件互連標準)的縮寫PCI是由Intel公司1991年推出的一種局部總線。最早提出的PCI 總線工作在33MHz 頻率之下，傳輸帶寬達到了133MB/s(33MHz X 32bit/8)，它為顯卡，聲卡，網卡，MODEM等設備提供了連接接口。

ECC：erro checking and correcting 數據校驗糾錯，應用在內存上 ECC內存 DDR：內存 double date rate Interrupt：中斷 分為硬件中斷和軟件中斷。硬件中斷分為可屏蔽中斷和不可屏蔽中斷。Pipeline：流水線采用流水線技術的CPU使用指令重疊的辦法，即在一條指令還沒有處理完時，就開始處理下一條指令。典型的流水線將每一條機器指令分成5步，即取指、譯碼、取操作數(或譯碼2)、執行、回寫。在理想條件下，平均每個時鐘周期可以完成一條指令而所謂“超級流水線處理”是將機器指令劃分為更多級的操作，以減輕每一級的復雜程度。在流水線的每一步中，如果需要執行的邏輯操作少一些，則每一步就可以在較短的時間內完成。TLB:Translate Look side Buffers，轉換旁視緩沖器

apic: Advanced Programmable Interrupt Controller高級程序中斷控制器.DP ual Processing雙處理器

第四篇：行政助理筆試題及答案2012-12-12

廣東星達集團有限公司

行政助理筆試題目

一、請寫出企業常用的行政公文文種？（5分）

二、就你的理解行政工作應包括哪些內容？如何才能做好這項工作？（15分）

三、公司將于6月26日舉行一次與A公司的籃球友誼賽，由你來策劃這次活動，請根據你的思路，列出活動策劃書的提綱。（15分）

四、請擬一份關于2009年國慶節放假的通知。（5分）

六、公司老總在例會說：“上個月公司的電費開支很大，有一些浪費，大家要注意一下。”你對此種情形如何辦理？（10分）

七、公司擬辦一份公司的內刊，以調動大家工作熱情，你將如何辦理？（10分）

八、從行政方面控制公司日常的成本，你覺得從哪幾個方面入手？（10分）

九、就一般的企業而言，如何進行檔案的分類？（10分）

十、公司的上級主管于明天到公司考察參觀，你覺得需要做哪些方面的準備工作。（15分）

答案

一、請寫出企業常用的公文文種？（5分）

答：（考察對公文的一般理解）

一般企業公文有通知、請示、會議紀要、函（邀請函、復函）、總結、報告。

二、就你的理解行政工作應包括哪些內容？如何才能做好這項工作？（15分）答：（考察行政工作的整體感覺）

1、日常事務工作（文字錄入、復印、打印、整理會議紀要、人員接待、電話接待、采購、發放辦公用品）；檔案合同工作。

2、擬定相關公文；協助直屬領導策劃員工活動及組織會議、活動；

3、協助直屬領導企業文化建設，草擬、修改相關制度；

4、公司辦公場地綠化；辦公場地清潔、環境維護。

5、勞動紀律監督、行政費用統計及核算。

6、后勤支持性服務（辦公設備維修維護、名片印制、定餐等）

7、有關政府政策及信息、行業信息的收集。

三、公司將于6月26日舉行一次與A公司的籃球友誼賽，由你來策劃這次活動，請根據你的思路，列出活動策劃書的提綱。（15分）

答：（考察組織及協調能力）

四、請擬一份關于國慶節放假的通知。（5分）

答：（考察公文格式）

關于國慶節放假的通知

公司各部門：

今年國慶節放假7天，時間為9月30日至6日。其中1日、2日、3日為法定假日，將9月30日（星期六）公休日調至10月4日（星期三）；10月1日既是（星期日）公休日又是法定假日調至10月5日（星期四）、10月6日（星期五），10月7日正常上班。

節日前各部門要做好節前清潔、安全工作；節日期間，各部門人員注意個人安全。最后祝各部門人員節日快樂！

XXXXX有限公司

二00六年九月二十八日

六、公司老總在例會說：“上個月公司的電費開支很大，有一些浪費，大家要注意一下。”你對此種情形如何辦理？（10分）

答：（考察工作的主動性及細致程度）

先出一份通知，然后在每周各部門例會上花幾分鐘時間給大家強調一下。同時要從自我做起，平時節約用電，并且在日常工作中，看到有浪費的情況下，友情提醒并主動去完成。比如天氣不熱的時候將有人將空調打開。這里給大家說一下，天氣很好，現在可以不用啟動空調，我先關閉了。

可以說一些細節如：計算機如長時間不用關機，空調下班后關閉，下班后熱水器關閉，中午休息時關燈等均可。

七、公司擬辦一份公司的內刊，以調動大家工作熱情，你將如何辦理？（10分）

1、草擬辦刊方案，如名稱，內容、板塊設計等。

2、費用預算。

3、征求領導意見。

3、員工意見征集。

4、根據領導和同事的建議對辦刊方案進行合理修改。

八、從行政方面控制公司日常的成本，你覺得從哪幾個方面入手？（10分）控制公司日常成本，應從以下幾方面入手：

1、復印、打印控制。

2、辦公用品購買成本控制。

3、辦公用品領用控制。

4、辦公用品使用情況控制。

5、水電費用控制。

6、辦公電話費用控制。

7、會議和活動組織成本控制。

8、定期向公司全體成員宣傳節約意識。

九、就一般的企業而言，如何進行檔案的分類？（10分）

行政管理類、經營管理類、人事管理類、銷售類、財務類、設備檔案類

十、公司的上級主管于明天到公司考察參觀，你覺得需要做哪些方面的準備工作。（15分）

應做好以下工作：

1、住宿安排。

2、行程安排。

3、工作匯報資料收集。

4、工作會議安排。

5、陪同參觀人員安排

第五篇：行政文員筆試題及答案

行政文員筆試題

一、請寫出企業常用的公文文種？（5分）

答：（考察對公文的一般理解）

一般企業公文有通知、請示、會議紀要、函（邀請函、復函）、總結、報告。

二、就你的理解行政工作應包括哪些內容？如何才能做好這項工作？（10分）

答：（考察行政工作的整體感覺）

1、日常事務工作（會議、人員接待、電話接待、采購、發放辦公用品），檔案合同工作。

2、擬定相關公文；協助直屬領導策劃員工活動及組織會議、活動；

3、協助直屬領導企業文化建設，草擬、修改相關制度；

4、公司辦公場地綠化；辦公場地清潔、環境維護。

5、勞動紀律監督、行政費用統計及核算。

6、后勤支持性服務（辦公設備維修維護、名片印制、定餐等）

7、有關政府政策及信息、行業信息的收集。

三、公司老總在例會說：“上個月公司的電費開支很大，有一些浪費，大家要注意一下。”你對此種情形如何辦理？（10分）

答：（考察工作的主動性及細致程度）

四、從行政方面控制公司日常的成本，你覺得從哪幾個方面入手？（10分）

答：控制公司日常成本，應從以下幾方面入手：

1、復印、打印控制。

2、辦公用品購買成本控制。

3、辦公用品領用控制。

4、辦公用品使用情況控制。

5、水電費用控制。

6、辦公電話費用控制。

7、會議和活動組織成本控制。

8、定期向公司全體成員宣傳節約意識。

五、公司的上級主管于明天到公司考察參觀，你覺得需要做哪些方面的準備工作。（15分）

答：應做好以下工作：

1、住宿、行程安排。

2、工作匯報資料收集。

3、工作會議安排。

4、陪同參觀人員安排

六、辦公軟件操作。（50分）

（1）以中秋活動內容作一份WORD版通知，同時用PPT格式制作一份簡單的策劃方案。（25分）

答：策劃方案由行政助理草擬。

1、說明這次活動的目的；

2、落實活動時間、地點，主要與直屬領導協商確定；

3、確定參加人員；

4、落實活動主持，與領導協商確定；

5、確定活動行程，與領導協商確定。其它，場地布置，服務。

（2）在《員工花名冊》中增加 一欄“工齡”，同時篩選出入職滿一年的員工檔案信息，并將工齡填上。分部門匯總工資總額。（25分）