第一篇：電源紋波測試總結（最終版）

請問什么叫紋波？怎樣測量紋波？

紋波的定義：由于直流穩定電源一般是由交流電源經整流穩壓等環節而形成的，這就不可避免地在直流穩定量中多少帶有一些交流成份，這種疊加在直流穩定量上的交流分量就稱之為紋波。紋波的成分較為復雜，它的形態一般為頻率高于工頻的類似正弦波的諧波，另一種則是寬度很窄的脈沖波。對于不同的場合，對紋波的要求各不一樣。對于電容器老練來說，無論是那一種紋波，只要不是太大，一般對電容器老練質量不會構成影響。而對程控機電源或音響設備中所使用的電源，由于寬度很窄的脈沖沒有足夠的能量來推動喇叭的紙盆或話機的聽筒而形成雜音。因此對于這種窄脈沖的要求可以放寬。

而對于音頻范圍內的類似正弦波的紋波信號，雖然其幅度不是太高，但其能量卻使喇叭或聽筒發生嗡嗡的雜音。因此對這種形態的紋波應有一定的要求，而對于用于一些控制的場合，由于窄脈沖達到一定的高度會干擾數字或邏輯控制部件，使設備運行的可靠性降低，因此對這種窄脈沖的幅度應有一定的限制，而對類似正弦波的紋波，一般由于其幅度較低，對控制部件的干擾不大。

紋波的表示方法可以用有效值或峰值來表示，可以用絕對量，也可以用相對對量來表示。例如一個電源工作在穩壓狀態，其輸出為100V5A，測得紋波的有效值為10mV，這10mV就是紋波的絕對量，而相對量即紋波系數=紋波電壓/輸出壓=10mv/100V=0.01%，即等于萬分之一。

事實上，紋波就是一個直流電壓中的交流成分。直流電壓本來應該是一個固定的值，但是很多時候它是通過交流電壓整流、濾波后得來的，由于濾波不干凈，就會有剩余的交流成分，即便如此，就是用電池供電也因負載的波動而產生波紋。事實上，即便是最好的基準電壓源器件，其輸出電壓也是有波紋的。

要體驗，可以用示波器來看，就會看到電壓上下輕微波動，就像水紋一樣，所以叫做紋波。

一般使用交流毫伏表來測量紋波電壓，因為交流毫伏表只對交流電壓響應，并且靈敏度比較高，可測量很小的交流電壓，而紋波往往是比較小的交流電壓。如果沒有交流毫伏表，也可使用示波器來測量。將示波器的輸入設置為交流耦合，調整Y軸增益，使波形大小合適，讀出電壓值，可估算出紋波電壓的大小。

紋波電壓會影響系統的工作，帶來噪聲。所以電源要有足夠的濾波措施，以將紋波限制在一定的幅度以內。

紋波(ripple)與諧波的比較：

簡單地說，就是一定頻率的電壓或電流作用于非線性負載時,會產生不同于原頻率的其它頻率的正弦電壓或電流的現象。

紋波是指在直流電壓或電流中，疊加在直流穩定量上的交流分量。

它們雖然在概念上不是一回事，但它們之間有聯系。如電源上附加的紋波在用電器上很容易產生各頻率的諧波；電源中各頻率諧波的存在無疑導致電源中紋波成分的增加。

除了在電路中我們所需要產生諧波的情況以外，它主要有以下主要危害：

1、使電網中發生諧振而造成過電流或過電壓而引發事故；

2、增加附加損耗，降低發電、輸電及用電設備的效率和設備利用率；

3、使電氣設備（如旋轉電機、電容器、變壓器等）運行不正常，加速絕緣老化，從而縮短它們的使用壽命；

4、使繼電保護、自動裝置、計算機系統及許多用電設備運轉不正?；虿荒苷幼骰虿僮鳎?/p>

5、使測量和計量儀器、儀表不能正確指示或計量；

6、干擾通信系統，降低信號的傳輸質量，破壞信號的正常傳遞，甚至損壞通信設備。紋波的害處：

1、容易在用電器上產生諧波，而諧波會產生較多的危害；

2、降低了電源的效率；

3、較強的紋波會造成浪涌電壓或電流的產生，導致燒毀用電器；

4、會干擾數字電路的邏輯關系，影響其正常工作；

5、會帶來噪音干擾，使圖像設備、音響設備不能正常工作。

總之，它們在我們不需要的地方出現都是有害的，需要我們避免的。對于如何抑制和去除諧波和紋波的方式方法有很多，但想完全消除，似乎是很難辦到的，我們只有將其控制在一個允許的范圍之內，不對環境和設備產生影響就算達到了我們的目的。

紋波是疊加在直流信號上的交流干擾信號，是電源測試中的一個很重要的標準。尤其是作特殊用途的電源，如激光器電源，紋波則是其致命要害之一。所以，電源紋波的測試就顯得極為重要。

電源紋波的測量方法大致分為兩種：一種是電壓信號測量法；另一鐘是電流信號測量法。一般對于恒壓源或紋波性能要求不大的恒流源，都可以用電壓信號測量法。而對于紋波性能要求高的恒流源則最好用電流信號測量法。）、電壓信號測量紋波是指，用示波器測量疊加在直流電壓信號上的交流紋波電壓信號。對于恒壓源，測試可以直接用電壓探頭測量輸出到負載上的電壓信號。）、對于恒流源的測試，則一般是通過使用電壓探頭，測量采樣電阻兩端的電壓波形。整個測試過程中，示波器的設置是能否采樣到真實信號的關鍵。

電源紋波噪聲測試方法

我們今天的電子電路（比如手機、服務器等領域）的切換速度、信號擺率比以前更高，同時芯片的封裝和信號擺幅卻越來越小，對噪聲更加敏感。因此，今天的電路設計者們比以前會更關心電源噪聲的影響。實時示波器是用來進行電源噪聲測量的一種常用工具，但是如果使用方法不對可能會帶來完全錯誤的測量結果，筆者在和用戶交流過程中發現很多用戶的測試方法不盡正確，所以把電源紋波噪聲測試中需要注意的一些問題做一下總結，供大家參考。

由于電源噪聲帶寬很寬，所以很多人會選擇示波器做電源噪聲測量。但是不能忽略的是，實時寬帶數字示波器以及其探頭都有其固有的噪聲。如果要測量的噪聲與示波器和探頭的噪聲在相同數量級，那么要進行精確測量將是非常困難的一件事情。

主題: 電源紋波正確的測量方法

DC-DC 模塊的電源紋波指標是一項很重要的參數。干凈的電源是數字電路穩定工作的前提，也是模擬器件的各項參數的重要保障。為了確定我們的電源干凈，必須對DC-DC 模塊的輸出紋波進行測量。但很多人測量得到的紋波值動輒上百mV，甚至幾百mV，遠遠比器件手冊提供的最大紋波值大，這 主要是測量方法的不正確造成的。1 正確的測量方法

1、限制示波器帶寬（一般示波器都有帶寬限制功能，Tek 的中低端示波器為20MHz，Agilent 的為30MHz 或25MHz），目的是避免數字電路的高頻噪聲影響紋波測量，盡量保證測量的準確性；

2、設置耦合方式為交流耦合，方便測量（不關心直流電平）；

3、保證探頭接地盡量短（測量紋波動輒上百mV 的原因就是接地線太長）。目前比較流行的方法是拆除探頭的接地線和外殼，露出探頭地殼，自制接地線纏繞在探頭地殼上，可以保證接地線長度小于1cm；

4、示波器地懸空，只通過探頭地與單板共地，不要通過其他方式與單板／儀器／PC等共地（這樣會給紋波測量引入很大的地噪聲）。如：通過示波器三線插頭的地插針在插線板上與其他儀器共地，或者通過接地線連接示波器地與其他儀器的地。

其中第3 條是關鍵中的關鍵。接地線過長，其電感效應將給測量系統引入額外的噪聲，下圖為證：

上圖探頭接地線的電感效應 對儀器的要求和示波器參數要求：

支持帶寬限制功能，Tek 20MHz；Agilent 25 或30MHz。探頭參數要求：

帶寬100M 即可?？紤]到盡量少引入EMC 噪聲以及測試方便。

為了使接地線盡量短，盡量使用探頭的原裝測試短針，若無原裝測試短針，則須自制短接地線：去除探頭接地線套，用金屬絲自行繞制接地短線，推薦五類線中銅絲，強度適中（還是有些偏軟，有更好的請推薦）。其他候選有焊錫絲、刻刀。3 真正的紋波應該是什么樣子？

以下各圖可以讓大家對紋波的相貌大概有個感性認識。被測DC-DC 模塊最大功耗 100W，實際工作60W，輸出5.5V 與3.3V 兩路。共3 個型號。

LQD25A48-5V0-3V3 3.3V 輸出紋波

LQD25A48-5V0-3V3 5.5V 輸出紋波

Q48DR3R350NRA 3.3V 輸出紋波

Q48DR3R350NRA 5.5V 輸出紋波

DQ65033QGL10 3.3V 輸出紋波

DQ65033QGL10 5.5V 輸出紋波

紋波和噪聲的關系及區別

紋波就是一個直流電壓中的交流成分.直流電壓本來應該是一個固定的值, 但是很多時候它是通過交流電壓整流、濾波后得來的,由于濾波不干凈,就會有剩余的交流成分,即便如此,就是用電池供電也因負載的波動而產生波紋.事實上,即便是最好的基準電壓源器件,其輸出電壓也是有波紋的.紋波應是AC和開關頻率的整倍數,用傅里葉級數展開應該是mf越高,Am越小.雜噪應該是不規則的離散波,是由非線性器件對I、V互相反復調制,在負載、輸入的AC變化、溫度變化都使雜噪變化,其頻帶可能有數十MHz到1GHz,主要使以輻射的形式存在.雜噪是一種常用的通俗說法.其共性就是具有隨機性的.但必須注意,噪聲的分布一般呈現高斯分布,即白噪聲,而雜波則不是.輸出紋波和輸出電流和輸出電壓都有關系,主要是與電流的關系.通常輸出紋波近似等于輸出電流乘上輸出濾波電容的ESR值(下文有ESR的講解).所以并不是濾波電容的容量越大輸出紋波越小,而應該是濾波電容的ESR值越小輸出紋波越小.紋波是出現在輸出端子間的一種與輸入頻率和開關頻率同步的成分,用峰-峰(peak to peak)值表示,一般在輸出電壓的0.5%以下;噪聲是出現在輸出端子間的紋波以外的一種高頻成分,也用峰-峰(peak to peak)值表示,一般在輸出電壓的1%左右.紋波噪聲是二者的合成,用峰-峰(peak to peak)值表示,一般在輸出電壓的2%以下.電容的ESR是什么意思

[導讀]

ESR，是EquivalentSeriesResistance三個單詞的縮寫，翻譯過來就是“等效串連電阻”。

理論上，一個完美的電容，自身不會產生任何能量損失，但是實際 關鍵詞：ESR電容

ESR，是EquivalentSeriesResistance三個單詞的縮寫，翻譯過來就是“等效串連電阻”。

理論上，一個完美的電容，自身不會產生任何能量損失，但是實際上，因為制造電容的材料有電阻，電容的絕緣介質有損耗，各種原因導致電容變得不“完美”。這個損耗在外部，表現為就像一個電阻跟電容串連在一起，所以就起了個名字叫做“等效串連電阻”。

ESR的出現導致電容的行為背離了原始的定義。

比如，我們認為電容上面電壓不能突變，當突然對電容施加一個電流，電容因為自身充電，電壓會從0開始上升。但是有了ESR，電阻自身會產生一個壓降，這就導致了電容器兩端的電壓會產生突變。無疑的，這會降低電容的濾波效果，所以很多高質量的電源啦一類的，都使用低ESR的電容器。

同樣的，在振蕩電路等場合，ESR也會引起電路在功能上發生變化，引起電路失效甚至損壞等嚴重后果。

所以在多數場合，低ESR的電容，往往比高ESR的有更好的表現。

不過事情也有例外，有些時候，這個ESR也被用來做一些有用的事情。

比如在穩壓電路中，有一定ESR的電容，在負載發生瞬變的時候，會立即產生波動而引發反饋電路動作，這個快速的響應，以犧牲一定的瞬態性能為代價，獲取了后續的快速調整能力，尤其是功率管的響應速度比較慢，并且電容器的體積/容量受到嚴格限制的時候。這種情況見于一些使用mos管做調整管的三端穩壓或者相似的電路中。這時候，太低的ESR反而會降低整體性能。

ESR是等效“串連”電阻，意味著，將兩個電容串連，會增大這個數值，而并聯則會減少之。

實際上，需要更低ESR的場合更多，而低ESR的大容量電容價格相對昂貴，所以很多開關電源采取的并聯的策略，用多個ESR相對高的鋁電解并聯，形成一個低ESR的大容量電容。犧牲一定的PCB空間，換來器件成本的減少，很多時候都是劃算的。

和ESR類似的另外一個概念是ESL，也就是等效串聯電感。早期的卷制電感經常有很高的ESL，而且容量越大的電容，ESL一般也越大。ESL經常會成為ESR的一部分，并且ESL也會引發一些電路故障，比如串連諧振等。但是相對容量來說，ESL的比例太小，出現問題的幾率很小，再加上電容制作工藝的進步，現在已經逐漸忽略ESL，而把ESR作為除容量之外的主要參考因素了。

順便，電容也存在一個和電感類似的品質系數Q，這個系數反比于ESR，并且和頻率相關，也比較少使用。

由ESR引發的電路故障通常很難檢測，而且ESR的影響也很容易在設計過程中被忽視。簡單的做法是，在仿真的時候，如果無法選擇電容的具體參數，可以嘗試在電容上人為串連一個小電阻來模擬ESR的影響，通常的，鉭電容的ESR通常都在100毫歐以下，而鋁電解電容則高于這個數值，有些種類電容的ESR甚至會高達數歐姆。

第二篇：電源項目總結

電源小結

電源PCB布板注意：

1電源線上打過孔，增加散熱能力。

單點接地 或單點接電容，讓干擾通過電容濾波后，再去下一級。變壓器的次級出來 與整流二極管連接的距離盡量的短，防止輻射。

4.電容之類的要遠離

發熱元器件。

選型要點：

1變壓器次級的濾波電容 選型要點： 選小的ESR 等效內阻。（內阻大了，高頻經過這里，會使電容發熱，時間久了，變壓器會鼓起來）變壓器次級的二極管 要選用快恢復的 肖基特二極管

選用壓降低的（大電流時特別重要，p=ui.低的，在二極管上消耗的功率就小了。管子就不會發熱的太厲害）

所以要選導通壓降

第三篇：電源車總結

電源車工作總結及后續工作建議

9月26日凌晨五點，第一批電源車的改裝最終完成。最近兩天，腦子里全是電源車改裝過程點點滴滴，其中有收獲也存在許多問題，還望公司領導和其他同事一起發現和解決問題。

項目簡介及收獲

電源車的工作包括方案確定、機械結構及液壓系統設計、外協外購件工作、車廂及卷線機構的制造與組裝、液壓系統組建及液壓管路布置、電源車試車調試。

首先公司的能力值得肯定，電源車完滿改裝完成，且交付使用。從接項目到交付使用，從設計到制造，對公司的能力都是肯定。

存在問題

從最初的項目承接到最后的交付產品，可以說，公司為電源車的事，處處開綠燈。但是，最后用戶的滿意程度，卻不容樂觀。我以個人的感受分兩個方面闡述： 1.管理問題

1)項目負責制管理體系混亂，缺乏項目管理經驗。導致為電源車投入的人力物力太多，浪費太大，結果只能物超所值。2)項目負責及各分負責人缺乏全局性，分工模糊，分工不細，最后導致管理人員喊累，員工坐玩，且工作不能如期完成的被動局面，交貨日期一拖再拖，嚴重影響公司形象。

2.專業問題

1)設計方案缺少評審，產品制作容易出現缺陷，無形地增大返工及維修工作量，導致生產周期延長；

2)制作過程缺乏檢驗人員，制作質量把關不嚴，導致產品做工粗糙，影響公司形象；

3)液壓管路布置缺乏經驗，對外協人員的工作也無特殊要求，更無專業人員檢驗，導致管路布置混亂不堪，無美觀可言，嚴重影響用戶滿意度；

4)專業人員缺乏團隊精神，專業素質修養不高，專業人員應坦陳接受好建議，從而制作出高水平高質量的產品，提升公司對外形象。

5)產品調試模糊，無安全調試和全工況調試環節，以至于產品遭遇特殊工況時，產品壽命低，售后工作量大且多。

后續工作建議

1.根據用戶反饋意見，召開問題分析研討會，并初步確定改進方案。

2.開展用戶及設計人員交流會，通過現場交流確定改裝要求及分析設計難度，以此減少此前的不良影響，挽回公司形象及用戶信心。

3.成立電源車項目負責小組，明確任務及責任，提出具體獎懲辦法。以此來減少公司投入，實現經濟效益最大化?？偨Y寫的都是我個人的感受，希望語氣，其他同事和領導不要介意，目的自為更好工作，提升企業對外形象。

公司形象=好產品=好設計+精美制作

文二明 2011/9/27

第四篇：電源完整性總結

1、電源系統噪聲余量分析

絕大多數芯片都會給出一個正常工作的電壓范圍，這個值通常是±5%。老式的穩壓芯片的輸出電壓精度通常是±2.5%，因此電源噪聲的峰值幅度不應超過±2.5%。精 度是有條件的，包括負載情況，工作溫度等限制，因此要有余量。

電源噪聲余量計算

比如芯片正常工作電壓范圍為3.13V 到3.47V 之間，穩壓芯片標稱輸出3.3V。安裝到電路板上后，穩壓芯片輸出3.36V。那么容許電壓變化范圍為3.47-3.36=0.11V=110mV。穩壓芯片輸出精度±1%，即±3.363*1%=±33.6 mV。電源噪聲余量為110-33.6=76.4 mV。

2、電源噪聲是如何產生

第一，穩壓電源芯片本身的輸出并不是恒定的，會有一定的波紋。

第二，穩壓電源無法實時響應負載對于電流需求的快速變化。穩壓電源芯片通過感知其輸出電壓的變化，調整其輸出電流，從而把輸出電壓調整回額定輸出值。第三，負載瞬態電流在電源路徑阻抗和地路徑阻抗上產生的壓降，引腳及焊盤本身也會有寄生電感存在，瞬態電流流經此路徑必然產生壓降，因此負載芯片電源引腳處的電壓會隨著瞬態電流的變化而波動，這就是阻抗產生的電源噪聲。

3、電容退耦

采用電容退耦是解決電源噪聲問題的主要方法。這種方法對提高瞬態電流的響應速度，降低電源分配系統的阻抗都非常有效。

3.1、從儲能的角度來說明電容退耦原理

當負載電流不變時，其電流由穩壓電源部分提供，即圖中的I0，方向如圖所示。此時電容兩端電壓與負載兩端電壓一致，電流Ic 為0，電容兩端存儲相當數量的電荷，其電荷數量和電容量有關。當負載瞬態電流發生變化時，由于負載芯片內部晶體管電平轉換速度極快，必須在極短的時間內為負載芯片提供足夠的電流。但是穩壓電源無法很快響應負載電流的變化，因此，電流I0 不會馬上滿足負載瞬態電流要求，因此負載芯片電壓會降低。但是由于電容電壓與負載電壓相同，因此電容兩端存在電壓變化。對于電容來說電壓變化必然產生電流，此時電容對負載放電，電流Ic 不再為0，為負載芯片提供電流。只要電容量C 足夠大，只需很小的電壓變化，電容就可以提供足夠大的電流，滿足負載態電流的要求。

相當于電容預先存儲了一部分電能，在負載需要的時候釋放出來，即電容是儲能元件。儲能電容的存在使負載消耗的能量得到快速補充，因此保證了負載兩端電壓不至于有太大變化，此時電容擔負的是局部電源的角色。

3.2、從阻抗的角度來理解退耦原理

我們可以用一個等效電源模型表示上面這個復合的電源系統

ΔV=ZΔI

從AB 兩點向左看過去，穩壓電源以及電容退耦系統一起，可以看成一個復合的電源系統。這個電源系統的特點是：不論AB 兩點間負載瞬態電流如何變化，都能保證AB 兩點間的電壓保持穩定，即AB 兩點間電壓變化很小。

我們的最終設計目標是，不論AB 兩點間負載瞬態電流如何變化，都要保持AB 兩點間電壓變化范圍很小，根據公式2，這個要求等效于電源系統的阻抗Z 要足夠低。

因此從等效的角度出發，可以說去耦電容降低了電源系統的阻抗。電容對于交流信號呈現低阻抗特性，因此加入電容，實際上也確實降低了電源系統的交流阻抗。

4、實際電容的特性

實際的電容器總會存在一些寄生參數，這些寄生參數在低頻時表現不明顯，但是高頻情

況下，其重要性可能會超過容值本身。

等效串聯電感（寄生電感）無法消除，只要存在引線，就會有寄生電感。這從磁場能量變化的角度可以很容易理解，電流發生變化時，磁場能量發生變化，但是不可能發生能量躍變，表現出電感特性。寄生電感會延緩電容電流的變化，電感越大，電容充放電阻抗就越大，反應時間就越長。

自諧振頻率點是區分電容是容性還是感性的分界點，高于諧振頻率時，“電容不再是電容”，因此退耦作用將下降。

AVX 生產的陶瓷電容不同封裝的各項參數值

電容的等效串聯電感和生產工藝和封裝尺寸有關，通常小封裝的電容等效串聯電感更低，寬體封裝的電容比窄體封裝的電容有更低的等效串聯電感。

在電路板上會放置一些大的電容，通常是坦電容或電解電容。這類電容有很低的ESL，但是ESR 很高，因此Q 值很低，具有很寬的有效頻率范圍，非常適合板級電源濾波。

電路的品質因數越高，電感或電容上的電壓比外加電壓越高。Q 值越高在一定的頻偏下電流下降得越快，其諧振曲線越尖銳。也就是說電路的選擇性是由電路的品質因素Q 所決定的，Q 值越高選擇性越好。

5、電容的安裝諧振頻率

充分理解電容的自諧振頻率和安裝諧振頻率非常重要，在計算系統參數時，實際使用的是安裝諧振頻率，而不是自諧振頻率。

電容自身存在寄生電感，從電容到達需要去耦區域的路徑上包括焊盤、一小段引出線、過孔、2 厘米長的電源及地平面，這幾個部分都存在寄生電感。相比較而言，過孔的寄生電感較大。過孔的直徑越大，寄生電感越小。過孔長度越長，電感越大。

過孔寄生電感計算公式：

其中：L 是過孔的寄生電感，單位是nH。h 為過孔的長度，和板厚有關，單位是英寸。d 為過孔的直徑，單位是英寸。

安裝后電容的諧振頻率發生了很大的偏移，使得小電容的高頻去耦特性被消弱。在進行電路參數設計時，應以這個安裝后的諧振頻率計算，因為這才是電容在電路板上的實際表現。安裝電感對電容的去耦特性產生很大影響，應盡量減小。

6、局部去耦設計方法

為保證邏輯電路能正常工作，表征電路邏輯狀態的電平值必須落在一定范圍內。比如對于3.3V 邏輯，高電平大于2V 為邏輯1，低電平小于0.8V 為邏輯0。

把電容緊鄰器件放置，跨接在電源引腳和地引腳之間。正常時，電容充電，存儲一部分電荷。這樣電路轉換所需的瞬態電流不必再由VCC 提供，電容相當于局部小電源。因此電源端和地端的寄生電感被旁路掉了，寄生電感在這一瞬間沒有電流流過，因而也不存在感應電壓。通常是兩個或多個電容并聯放置，減小電容本身的串聯電感，進而減小電容充放電回路的阻抗。

注意：電容的擺放、安裝距離、安裝方法、電容選擇

7、從電源系統的角度進行去耦設計

從電源系統的角度進行去耦設計。該方法本著這樣一個原則：在感興趣的頻率范圍內，使整個電源分配系統阻抗最低。

電源去耦注意：電源去耦涉及到很多問題：總的電容量多大才能滿足要求？如何確定這個值？選擇那些電容值？放多少個電容？選什么材質的電容？電容如何安裝到電路板上？電容放置距離有什么要求？

7.1、Target Impedance（目標阻抗）

其中： DD V 為要進行去耦的電源電壓等級，常見的有5V、3.3V、1.8V、1.26V、1.2V 等。Ripple 為允許的電壓波動，典型值為2.5%。ΔIMAX 為負載芯片的最大瞬態電流變化量。

該定義可解釋為：能滿足負載最大瞬態電流供應，且電壓變化不超過最大容許波動范圍的情況下，電源系統自身阻抗的最大值。對目標阻抗有兩點需要說明： 目標阻抗是電源系統的瞬態阻抗，是對快速變化的電流表現出來的一種阻抗特性。2 目標阻抗和一定寬度的頻段有關。在感興趣的整個頻率范圍內，電源阻抗都不能超過這個值。

7.2、需要多大的電容量

有兩種方法確定所需的電容量

第一種方法利用電源驅動的負載計算電容量。這種方法沒有考慮ESL 及ESR 的影響，因此很不精確。

第二種方法就是利用目標阻抗（Target Impedance）來計算總電容量，這是業界通用的方法。

先計算電容量，然后做局部微調，能達到很好的效果，如何進行局部微調。方法一：利用電源驅動的負載計算電容量

設負載（容性）為30pF，要在2ns 內從0V 驅動到3.3V，瞬態電流為：

如果共有36 個這樣的負載需要驅動，則瞬態電流為：36*49.5mA=1.782A。假設容許電壓波動為：3.3*2.5%=82.5 mV，所需電容量為C=I*dt/dv=1.782A*2ns/0.0825V=43.2nF。

電容放電給負載提供電流，其本身電壓也會下降，但是電壓下降的量不能超過82.5 mV（容許的電壓波紋），這種計算沒什么實際意義。方法二：利用目標阻抗計算電容量

為了清楚的說明電容量的計算方法，我們用一個例子。要去耦的電源為1.2V，容許電 壓波動為2.5%，最大瞬態電流600mA

第一步：計算目標阻抗

第二步：確定穩壓電源頻率響應范圍

和具體使用的電源片子有關，通常在DC 到幾百kHz 之間。這里設為DC 到100kHz。在100kHz 以下時，電源芯片能很好的對瞬態電流做出反應，高于100kHz 時，表現為很高的阻抗，如果沒有外加電容，電源波動將超過允許的2.5%。為了在高于100kHz 時仍滿足電壓波動小于2.5%要求，應該加多大的電容？ 第三步：計算bulk 電容量

當頻率處于電容自諧振點以下時，電容的阻抗可近似表示為：

頻率f 越高，阻抗越小，頻率越低，阻抗越大。在感興趣的頻率范圍內，電容的最大阻抗不能超過目標阻抗，因此使用100kHz 計算（電容起作用的頻率范圍的最低頻率，對應電容最高阻抗）。

第四步：計算bulk 電容的最高有效頻率

當頻率處于電容自諧振點以上時，電容的阻抗可近似表示為：

頻率f 越高，阻抗越大，但阻抗不能超過目標阻抗。假設ESL 為5nH，則最高有效頻率為：

這樣一個大的電容能夠讓我們把電源阻抗在100kHz 到1.6MHz 之間控制在目標阻抗之下。當頻率高于1.6MHz 時，還需要額外的電容來控制電源系統阻抗。

第五步：計算頻率高于1.6MHz 時所需電容

如果希望電源系統在500MHz 以下時都能滿足電壓波動要求，就必須控制電容的寄生電感量。必須滿足2π f×Lmax ≤XMAX，所以有：

假設使用AVX 公司的0402 封裝陶瓷電容，寄生電感約為0.4nH，加上安裝到電路板上后過孔的寄生電感（本文后面有計算方法）假設為0.6nH，則總的寄生電感為1 nH。為了滿足總電感不大于0.16 nH 的要求，我們需要并聯的電容個數為：1/0.016=62.5 個，因此需要63 個0402 電容。為了在1.6MHz 時阻抗小于目標阻抗，需要電容量為：

因此每個電容的電容量為1.9894/63=0.0316 uF。

綜上所述，對于這個系統，我們選擇1 個31.831 uF 的大電容和63 個0.0316 uF 的小電容即可滿足要求。

7.3、相同容值電容的并聯

使用很多電容并聯能有效地減小阻抗。63 個0.0316 uF 的小電容（每個電容ESL 為1 nH）并聯的效果相當于一個具有0.159 nH ESL 的1.9908 uF 電容。

單個電容及并聯電容的阻抗特性如圖10 所示。并聯后仍有相同的諧振頻率，但是并聯電容在每一個頻率點上的阻抗都小于單個電容。

隨著頻率偏離諧振點，其阻抗仍然上升的很快。要在很寬的頻率范圍內滿足目標阻抗要求，需要并聯大量的同值電容。這不是一種好的方法，造成極大地浪費。有些人喜歡在電路板上放置很多0.1uF 電容，如果你設計的電路工作頻率很高，信號變化很快，那就不要這樣做，最好使用不同容值的組合來構成相對平坦的阻抗曲線。

7.4、不同容值電容的并聯與反諧振

容值不同的電容具有不同的諧振點。圖11 畫出了兩個電容阻抗隨頻率變化的曲線。

左邊諧振點之前，兩個電容都呈容性，右邊諧振點后，兩個電容都呈感性。在兩個諧振點之間，阻抗曲線交叉，在交叉點處，左邊曲線代表的電容呈感性，而右邊曲線代表的電容呈容性。

因此，兩條曲線的交叉點處會發生并聯諧振，這就是反諧振效應，該頻率點為反諧振點。

兩個容值不同的電容并聯后，阻抗曲線如圖12 所示。從圖12 中我們可以得出兩個結論：

a 不同容值的電容并聯，其阻抗特性曲線的底部要比圖10 阻抗曲線的底部平坦得多（雖然存在反諧振點，有一個阻抗尖峰），因而能更有效地在很寬的頻率范圍內減小阻抗。

b 在反諧振（Anti-Resonance）點處，并聯電容的阻抗值無限大，高于兩個電容任何一個單獨作用時的阻抗。并聯諧振或反諧振現象是使用并聯去耦方法的不足之處。

對于那些頻率值接近反諧振點的，由于電源系統表現出的高阻抗，使得這部分噪聲或信號能量無法在電源分配系統中找到回流路徑，最終會從PCB 上發射出去（空氣也是一種介質，波阻抗只有幾百歐姆），從而在反諧振頻率點處產生嚴重的EMI問題。

解決辦法：并聯電容去耦的電源分配系統一個重要的問題就是：合理的選擇電容，盡可能的壓低反諧振點處的阻抗。

7.5、ESR 對反諧振（Anti-Resonance）的影響

實際電容除了LC 之外，還存在等效串聯電感ESR，因此，反諧振點處的阻抗也不會

是無限大的。實際上，可以通過計算得到反諧振點處的阻抗為：

其中，X為反諧振點處單個電容的阻抗虛部（均相等）。

現代工藝生產的貼片電容，等效串聯阻抗很低，因此就有辦法控制電容并聯去耦時反諧振點處的阻抗。等效串聯電感ESR 使整個電源分配系統的阻抗特性趨于平坦。

7.6、怎樣合理選擇電容組合

瞬態電流的變化相當于階躍信號，具有很寬的頻譜。因而，要對這一電流需求補償，就必須在很寬的頻率范圍內提供足夠低的電源阻抗。

注意：選擇電容組合，要考慮的問題很多，比如選什么封裝、什么材質、多大的容值、容值的間隔多大、主時鐘頻率及其各次諧波頻率是多少、信號上升時間等等，這需要根據具體的設計來專門設計。解決方法：

低頻段：通常，用鉭電容或電解電容來進行板級低頻段去耦（需要提醒一點的是，最好用幾個或多個電容并聯以減小等效串聯電感。這兩種電容的Q 值很低，頻率選擇性不強，非常適合板級濾波）。

高頻段：高頻小電容的選擇有些麻煩，需要分頻段計算。可以把需要去耦的頻率范圍分成幾段，每一段單獨計算，用多個相同容值電容并聯達到阻抗要求，不同頻段選擇的不同的電容值。但這種方法中，頻率段的劃分要根據計算的結果不斷調整。一般劃分3 到4 個頻段就可以了，這樣需要3 到4 個容值等級。實際上，選擇的容值等級越多，阻抗特性越平坦，但是沒必要用非常多的容值等級，阻抗的平坦當然好，但是我們的最終目標是總阻抗小于目標阻抗，只要能滿足這個要求就行。

電容的并聯存在反諧振，設計時要注意，盡量不要讓時鐘頻率的各次諧波落在反諧振頻率附近。

還有一點要注意，容值的等級不要超過10 倍。比如你可以選類似0.1、0.01、0.001 這樣的組合。因為這樣可以有效控制反諧振點阻抗的幅度，間隔太大，會使反諧振點阻抗很大，最終目標是反諧振點阻抗能滿足要求。

高頻小電容的選擇，要想得到最優組合，是一個反復迭代尋找最優解的過程。最好的辦法就是先粗略計算一下大致的組合，然后用電源完整性仿真軟件做仿真，再做局部調整，能滿足目標阻抗要求即可，這樣直觀方便，而且控制反諧振點比較容易。而且可以把電源平面的電容也加進來，聯合設計。

圖13 是一個電容組合的例子。這個組合中使用的電容為：2 個680uF 鉭電容，7 個2.2uF陶瓷電容（0805 封裝），13 個0.22uF 陶瓷電容（0603 封裝），26 個0.022uF 陶瓷電容（0402封裝）。圖中，上部平坦的曲線是680uF 電容的阻抗曲線，其他三個容值的曲線為圖中的三個V 字型曲線，從左到右一次為2.2uF、0.22uF、0.022uF。

小電容的介質一般常規設計中都選則陶瓷電容。NP0 介質電容的ESR 要低得多，對于有更嚴格阻抗控制的局部可以使用，但是注意這種電容的Q 值很高，可能引起嚴重的高頻振鈴，使用時要注意。

因此，電容封裝尺寸、容值要聯合考慮。總之最終目標是，用最少的電容達到目標阻抗要求，減輕安裝和布線的壓力。

7.7、電容的去耦半徑

電容去耦的一個重要問題是電容的去耦半徑：電容擺放要盡量靠近芯片 第一：減小回路電感

第二：電容去耦半徑（超出了它的去耦半徑，電容將失去它的去耦的作用）理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關系。當芯片對電流的需求發生變化時，會在電源平面的一個很小的局部區域內產生電壓擾動，電容要補償這一電流（或電壓），就必須先感知到這個電壓擾動。信號在介質中傳播需要一定的時間，因此從發生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

特定的電容，對與它自諧振頻率相同的噪聲補償效果最好，我們以這個頻率來衡量這種相位關系。設自諧振頻率為f，對應波長為λ，補償電流表達式可寫為：

其中，A 是電流幅度，R 為需要補償的區域到電容的距離，C 為信號傳播速度。當擾動區到電容的距離達到λ 4 時，補償電流的相位為π，和噪聲源相位剛好差180度，即完全反相。此時補償電流不再起作用，去耦作用失效，補償的能量無法及時送達。

解決方法：。為了能有效傳遞補償能量，應使噪聲源和補償電流的相位差盡可能的小，最好是同相位的。距離越近，相位差越小，補償能量傳遞越多，如果距離為0，則補償能量百分之百傳遞到擾動區。這就要求噪聲源距離電容盡可能的近，要遠小于λ4。

實際應用中，這一距離最好控制在λ/40～λ/50 之間，這是一個經驗數據。大電容小電容擺放位置：不同的電容，諧振頻率不同，去耦半徑也不同。

第一：對于大電容，因為其諧振頻率很低，對應的波長非常長，因而去耦半徑很大，這也是為什么我們不太關注大電容在電路板上放置位置的原因。

第二：對于小電容，因去耦半徑很小，應盡可能的靠近需要去耦的芯片，這正是大多數資料上都會反復強調的，小電容要盡可能近的靠近芯片放置。

7.8、電容的安裝方法

電容的擺放

容值最小的電容，有最高的諧振頻率，去耦半徑最小，因此放在最靠近芯片的位置。容值稍大些的可以距離稍遠，最外層放置容值最大的。但是，所有對該芯片去耦的電容都盡量靠近芯片。

還有一點要注意，在放置時，最好均勻分布在芯片的四周，對每一個容值等級都要這樣。通常芯片在設計的時候就考慮到了電源和地引腳的排列位置，一般都是均勻分布在芯片的四個邊上的。因此，電壓擾動在芯片的四周都存在，去耦也必須對整個芯片所在區域均勻去耦。如果把上圖中的680pF 電容都放在芯片的上部，由于存在去耦半徑問題，那么就不能對芯片下部的電壓擾動很好的去耦。

電容的安裝

在安裝電容時，要從焊盤拉出一小段引出線，然后通過過孔和電源平面連接，接地端也是同樣。這樣流經電容的電流回路為：電源平面->過孔->引出線->焊盤->電容->焊盤->引出線->過孔->地平面，圖15 直觀的顯示了電流的回流路徑。

放置過孔的基本原則就是讓這一環路面積最小，進而使總的寄生電感最小。

第一種方法從焊盤引出很長的引出線然后連接過孔，這會引入很大的寄生電感，一定要避免這樣做，這時最糟糕的安裝方式。

第二種方法在焊盤的兩個端點緊鄰焊盤打孔，比第一種方法路面積小得多，寄生電感也較小，可以接受。

第三種方法在焊盤側面打孔，進一步減小了回路面積，寄生電感比第二種更小，是比較好的方法。

第四種方法在焊盤兩側都打孔，和第三種方法相比，相當于電容每一端都是通過過孔的并聯接入電源平面和地平面，比第三種寄生電感更小，只要空間允許，盡量用這種方法。

第五種方法在焊盤上直接打孔，寄生電感最小，但是焊接是可能會出現問題，是否使用要看加工能力和方式。

注意：（1）推薦使用第三種和第四種方法。

（2）需要強調一點：有些工程師為了節省空間，有時讓多個電容使用公共過孔。任何情況下都不要這樣做。最好想辦法優化電容組合的設計，減少電容數量。由于印制線越寬，電感越小，從焊盤到過孔的引出線盡量加寬，如果可能，盡量和焊盤寬度相同。這樣即使是0402 封裝的電容，你也可以使用20mil 寬的引出線。

對于大尺寸的電容，比如板級濾波所用的鉭電容，推薦用圖18 中的安裝方法

第五篇：電源設計總結

1、直流系統與低配開關之間的關系 設計小結

比如新設一套2000A開關電源系統，測算低配出線柜開關的大小，計算方法如下：

2000A*48V/0.9(功率因子)/380V/1.732=162A。

2、在新建的2000A直流系統中，交流配電屏到保護地排需要做一條95mm^2的保護地線；直流配電屏到工作地排需要做一條240mm^2的工作地線。

3、UPS計算

300K UPS需要多大的低配開關？

300K*0.8=240KW，240KW/380/1.732=365A，根據UPS的啟動電流，每臺UPS主機需要630A開關； 200K UPS需要的開關

200K*0.8=160KW，160KW/660=242.4A，根據UPS的啟動電流，每臺UPS主機需要400A開關；

UPS設計總結

1、UPS主機與蓄電池之間的電源線，查詢UPS表格，電源線線徑與電池AH大小無關，與UPS主機容量有關；

2、UPS電池只數，是根據電壓計算，比如，2V，或者12V，總電壓除以2V或者12V，但總電壓不一定就是380V，這個取決于UPS主機，每個系列對應電壓不同，有480V的，有384V的等。200AH更換可以成300AH，原有電源線可以利舊。

4、交流電源線，根據開關大小查電流核載表，配置電源線，比如200A開關，配置時，如果是四芯線，直接選用大于200A 的四芯電源線；如果是單芯線，也是選用大于200A的單芯電源線。

5部分廠家如中達，高頻UPS，從蓄電池（1組240只，從120只到121只，需要加一根中線，為了平衡電壓），因此每組電池到UPS主機之間要用3根對應線徑的電纜。

5、動力配電柜，比如空調配電柜，采用3+1+1，即3條相線、1條中性線（工作地），1條保護地。其中中性線和保護地線線徑按照規范為相線線徑的一半；UPS配電柜中，采用3+1+1，即3條相線、1條中性線（工作地），1條保護地。其中中性線線徑按照規范為相線線徑的1.2倍（考慮到濾波的影響）；保護地線線徑按照規范為相線線徑的一半。