第一篇：DSP原理及應(yīng)用復(fù)習(xí) 總結(jié)

DSP芯片的主要結(jié)構(gòu)特點：哈佛結(jié)構(gòu)、專用的硬件乘法器、流水線操作、特殊的DSP指令、快速的指令周期。

中央處理器的體系架構(gòu)分為：馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu) 馮·諾依曼結(jié)構(gòu)，是一種將程序指令存儲器和數(shù)據(jù)存儲器合并在一起的存儲器結(jié)構(gòu)。由于取指令和存取數(shù)據(jù)要從同一個存儲空間存取，經(jīng)由同一總線傳輸，因而它們無法重疊執(zhí)行，只有一個完成后再進行下一個。

哈佛結(jié)構(gòu)是一種將程序指令存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)。可以減輕程序運行時的訪存瓶頸。

基礎(chǔ)特性分類：靜態(tài)DSP芯片、一致性的DSP芯片。數(shù)據(jù)格式分類：定點DSP芯片、浮點DSP芯片。用途分類：通用型DSP芯片、專用型DSP芯片。處理數(shù)據(jù)位數(shù)分類：16/32位 TMS320F2812芯片封裝方式兩類：179引腳的GHH球形網(wǎng)格陣列BGA封裝、176引腳的LQFP封裝。

DSP內(nèi)部總線分為：地址總線和數(shù)據(jù)總線。注意：DSP外部總線：即DSP芯片與外擴存儲器的總線接口，包括19根地址線和16根數(shù)據(jù)線。

時序寄存器XTIMINGx主要用于設(shè)置讀寫時序參數(shù)；配置寄存器XINTCNF2主要完成選擇是種，設(shè)置輸入引腳狀態(tài)及寫緩沖器深度；控制寄存器XBANK用于設(shè)置可增加周期的特定區(qū)，以及設(shè)置增加的周期數(shù)。

命令文件CMD是DSP運行程序必不可少的文件，用于指定DSP存儲器分配。由兩個偽指令構(gòu)成，即MEMORY(定義目標(biāo)存儲器的配置)和SECTIONS(規(guī)定程序中各個段及其在存儲器中的位置)。

28X系列DSP時鐘和系統(tǒng)控制電路包括：振蕩器、鎖相環(huán)、看門狗和工作模式選擇等

鎖相環(huán)和振蕩器的作用是為DSP芯片中的CPU及相關(guān)外設(shè)提供可編程的時鐘芯片內(nèi)部的外設(shè)分為告訴我社和低速外設(shè)，可以設(shè)置不同的工作頻率看門狗模塊用于監(jiān)控程序的運行狀態(tài)，它是提高系統(tǒng)可靠性的重要環(huán)節(jié)。

28xDSP片上晶振電路模塊允許采用內(nèi)部振蕩器或外部時鐘源為CPU內(nèi)核提供時鐘

DSP處理器內(nèi)核有16根中斷線，包括和NMI兩個不可屏蔽中斷和INT1至INT14等14個可屏蔽中斷（均為低電平有效）。PIE中斷系統(tǒng)共分12組，每組有8個中斷復(fù)用1個CPU中斷。采用三級中斷機制：外設(shè)級、PIE級、CPU級

PIE中斷工作原理：當(dāng)某外設(shè)產(chǎn)生中斷，IF被置1，IE也被置1，發(fā)送到PIE控制器，中斷標(biāo)志PIEIFRx.v被置1，中斷請求發(fā)送到CPU，CPU級IFR中對應(yīng)INTx被置1，IER和INTM被使能，CPU響應(yīng)中斷請求。

CPU定時器用戶只能用T0，通用定時器是EV中的都可以用;CPU定時器只有周期中斷，而EV中的通用定時器可以有上溢中斷、下溢中斷、周期中斷、比較中斷四種。

功能控制寄存器：GPxMUX、GPxDIT、GPxQUAL。

數(shù)據(jù)寄存器：GPxSET寄存器設(shè)置每個引腳為高電平；GPxCLEAR清除每個引腳信號；GPxTOGGLE反轉(zhuǎn)觸發(fā)每個引腳信號；GPxDAT讀寫每個引腳信號

事件管理器包括：通用定時器、圈比較PWM單元、捕獲單元以及正交編碼脈沖電路QEP 全比較PWM單元產(chǎn)生脈寬調(diào)制信號可以控制直流電機或步進電機的轉(zhuǎn)速；捕獲單元對光電編碼器的輸出信號進行測量可以計算電機的轉(zhuǎn)速；正交編碼脈沖電路根據(jù)增量編碼器信號計算電機的旋轉(zhuǎn)方向等信息。

通用定時器的寄存器：控制寄存器（決定通用定時器的操作模式，例如選擇計數(shù)模式、時鐘、預(yù)分頻系數(shù)、比較寄存器的重裝載條件）、全局控制寄存器(規(guī)定了通用定時器針對不同時間采取的動作、讀取計數(shù)方向、定義ADC的啟動信號)、比較寄存器(與通用定時器的計數(shù)值不斷比較，匹配時，相應(yīng)引腳跳變，請求中斷)和周期寄存器(決定定時器的計數(shù)周期)是雙緩沖的

通用定時器的中斷：上溢中斷、下溢中斷、比較匹配、周期匹配

每個通用定時器都支持4種計數(shù)模式：停止/保持模式、連續(xù)遞增計數(shù)模式、定向遞增/遞減計數(shù)模式和連續(xù)遞增/遞減計數(shù)模式。

EV模塊各有3個全比較器，每個比較器對應(yīng)兩路PWM輸出

每個比較單元包括3個比較寄存器CMPRX，各帶一個映像寄存器；1個比較控制寄存器；1個動作控制寄存器；6路帶三態(tài)輸出的PWM引腳以及控制和中斷邏輯。

較單元的輸入包括來自控制寄存器的控制信號，通用定時器1的時鐘信號及下溢信號、周期匹配信號和復(fù)位信號。比較單元輸出信號是一個比較匹配信號，如果比較操作被使能的話，比價匹配信號將中斷標(biāo)志置位，并在對應(yīng)的PWM引腳上產(chǎn)生跳變。比較單元的工作過程：通用定時器1的計數(shù)值不斷地與比較寄存器的值進行比較，當(dāng)發(fā)生匹配時，該比較單元的兩個輸出引腳發(fā)生跳變；ACTRA寄存器定義在發(fā)生比較匹配時每個輸出引腳為高有效電平或低有效電平。

PWM單元對稱/不對稱波形發(fā)生器、可編程死區(qū)單元DBU、PWM輸出邏輯和空間向量SVPWM狀態(tài)機組成。ADC模塊的特點：12位模數(shù)轉(zhuǎn)換內(nèi)核，內(nèi)置雙采樣/保持器；順序采樣模式或并行采樣模式；模擬輸入電壓范圍0-3v；快速的轉(zhuǎn)換時間，最高采樣率12.5MSPS；16通道模擬信號輸入； 并行采樣：AdcRegs.ADCTRL3.bit.SMODE_SEL=1;順序采樣為0 雙排序AdcTegs.ADCTRL1.bit.SEQ_CASC=0;級聯(lián)排序為1 AdcRegs.ADCMAXCONV.all=0x0033并雙；7并級；77順雙；F順級 AdcRegs.ADCCHSELSEQ1.bit.CONV00=0x0 ADC工作模式：連續(xù)模式和啟動/停止模式。ADC電源：上電、掉電、關(guān)閉模式。

上電順序：給參考電源上電、給adc內(nèi)部參考電源電路供電、adc模塊完全供電后，等20μs才能執(zhí)行第一次模數(shù)轉(zhuǎn)換。

28x DSP的輸入信號電壓不能高于3.3V，模擬信號需經(jīng)過調(diào)理后進入DSP的AD轉(zhuǎn)換輸入端口，未使用的模數(shù)轉(zhuǎn)換器輸入引腳，都要連接模擬地，否則會帶來噪聲信號

電源管理電路設(shè)計：多電源正確連接；不允許有電源引腳懸空；減少噪音和互相干擾，數(shù)電和模電單獨供電，接地也分開，最終通過一個磁珠在單點連接

DSP編程語言特點：c語言：具有良好可讀性和可移植性，開發(fā)率高；匯編語言：高的運行效率，常用語時間要求比較苛刻的地方，比如終端服務(wù)子程序。

頭文件的作用：是c語言不可缺少的部分，是用戶程序和函數(shù)庫之間的紐帶；頭文件使用：用戶程序只要按照頭文件中的接口聲明來調(diào)用庫功能，編譯器就會從庫中提取相應(yīng)的代碼 C語言程序框架包含有寄存器結(jié)構(gòu)定義文件、外設(shè)頭文件、器件的宏與類型定義等，通過使用頭外設(shè)文件，可以容易控制片內(nèi)外設(shè)。

DSP程序包括：頭文件包含、函數(shù)聲明、宏定義、主函數(shù)main()和中斷服務(wù)子程序

主函數(shù)的編程步驟：1初始換系統(tǒng)控制2清除所有中斷并初始化PIE向量表3初始化所有用到的外設(shè)4開中斷5編寫用戶代碼 #include “DSP281x_Device.h”

#include “DSP281x_Examples.h”

interrupt void cpu_timer0_isr(void)； void main(void)// {

InitSysCtrl()； DINT；

InitPieCtrl()；

IER = 0x0000；

IFR = 0x0000；

InitPieVectTable()； EALLOW；

PieVectTable.TINT0 = &cpu_timer0_isr；

EDIS;InitGpio();InitCpuTimers();

ConfigCpuTimer(&CpuTimer0,100,1000000);

StartCpuTimer0();IER |= M_INT1；

PieCtrlRegs.PIEIER1.bit.INTx7 = 1；

EINT；

ERTM； …… }

interrupt void cpu_timer0_isr(void)

{

CpuTimer0.InterruptCount++；

PieCtrlRegs.PIEACK.all = PIEACK_GROUP1；

}

第二篇：2014《DSP原理及應(yīng)用》考試試題

2013級碩士研究生《DSP原理及應(yīng)用》考試試題

方向：姓名：成績：

1、試分析下列程序產(chǎn)生流水線沖突的原因，并說明如何解決該流水線沖突。

STLMA, AR0

LD*AR0, B（12分）

2、循環(huán)循址是實現(xiàn)循環(huán)緩沖區(qū)的關(guān)鍵，簡要說明循環(huán)緩沖區(qū)中循環(huán)循址算法的基本工作原理。（12分）

3、試分析DSP與通用微處理器相比有哪些優(yōu)勢，為什么DSP處理器更適合做數(shù)字算法的處理。（12分）

4、有一個階數(shù)為N=8的FIR濾波器，其單位沖擊響應(yīng)序列h(n)如下：h(0)=0.1, h(1)=0.2, h(2)=0.3, h(3)=0.4, h(4)=0.4, h(5)=0.3, h(6)=0.2, h(7)=0.1，試根據(jù)上述濾波器的特點，編寫一個DSP程序?qū)崿F(xiàn)該濾波器。要求用循環(huán)緩沖區(qū)法實現(xiàn)。（16分）

5、直接型二階IIR濾波器的差分方程為：

y(n)?b0x(n)?b1x(n?1)?b2x(n?2)?a1y(n?1)?a2y(n?2)

試用循環(huán)緩沖區(qū)法實現(xiàn)直接型二階IIR濾波器。（16分）

6、試用DSP上的定時器設(shè)計一個方波信號發(fā)生器，并通過DSP的輸出引腳XF輸出。要求方波信號的周期為40s，占空比為50%，方波周期由片上定時器0確定，假定DSP系統(tǒng)時鐘頻率為4MHz。請根據(jù)要求寫出設(shè)計參數(shù)，并編寫相關(guān)程序。（16分）

7、試用TMS320VC5416設(shè)計一個DSP音頻信號采集系統(tǒng)，在SPI模式下，用McBSP口實現(xiàn)與A/D轉(zhuǎn)換器連接。要求自選A/D轉(zhuǎn)換芯片，畫出連接原理圖，說明工作原理，并寫出數(shù)據(jù)采集程序。（16分）

第三篇：《DSP原理及應(yīng)用》課程設(shè)計教學(xué)大綱范文

課程設(shè)計中文名稱：DSP原理及應(yīng)用課程設(shè)計

課程編碼： 設(shè)計周數(shù)：2周 學(xué) 分：2學(xué)分

開課學(xué)期：第6學(xué)期 開課單位：通信工程學(xué)院

一、課程設(shè)計的教學(xué)目的和任務(wù)

通過本課程設(shè)計教學(xué)所要達到的目的是：通過對課程設(shè)計任務(wù)的完成，使學(xué)生理課題教學(xué)的理論

內(nèi)容，并且能夠掌握和熟悉DSP的開發(fā)流程和基本的編程方法。同時，由于設(shè)計中涉及到各種器件的 使用，可以起到綜合運用各種技術(shù)和知識的作用。本課程設(shè)計的任務(wù)是：任務(wù)分為基本要求和提高要 求。在基本要求中，學(xué)生要通過串口對指示燈進行控制，同時完成對串口數(shù)據(jù)的采集和發(fā)送。提高要 求是通過程序編寫，完成對EVM板上的FLASH 進行燒寫處理，從而使基本要求的程序可以脫機運行。

二、課程設(shè)計的主要內(nèi)容

在TMS320VC5410EVM板上實現(xiàn)對信號的采集和發(fā)送。信號通過信號源提供給串行ADC，而

DSP從串口把ADC轉(zhuǎn)換后的數(shù)據(jù)讀入到DSP中。最后，從同一個串口，DSP把數(shù)據(jù)發(fā)送出去，通過 DAC編程模擬信號。在示波器上可以進行觀察，輸入同輸出的信號是相同的，僅僅具有一定的相。

在程序運行過程當(dāng)中，需要對一些指示燈進行控制。

三、課程設(shè)計的基本教學(xué)條件

實驗室需要每組一臺電腦，一個54XEVM板，仿真器，1M信號源，20M示波器，萬用表。

四、參考資料

《TMS320VC54XDSP課程實踐指導(dǎo)書》曾浩，重大教材科《DSP技術(shù)的發(fā)展與應(yīng)用》 彭啟琮，高 教出版社

五、成績評定標(biāo)準(zhǔn)

實現(xiàn)全部基本要求為中或者良，實現(xiàn)提高要求為優(yōu)，實現(xiàn)部分基本要求為及格，其他為不及格

第四篇：dsp——期末復(fù)習(xí)總結(jié)

Dsp原理及應(yīng)用

1.簡述DSP芯片的主要特點。答：

（1）采用哈佛結(jié)構(gòu)。Dsp芯片普遍采用數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)或者改進的哈佛結(jié)構(gòu)，比傳統(tǒng)處理器的馮諾依曼結(jié)構(gòu)有更快的指令執(zhí)行速度。

（2）采用多總線結(jié)構(gòu)。可同時進行取指令和多個數(shù)據(jù)存取操作，并由輔助寄存器自動增減地址進行尋址，使CPU在一個機器周期內(nèi)可多次對程序空間和數(shù)據(jù)空間進行訪問，大大地提高了dsp的運行速度。

（3）采用流水線技術(shù)。每條指令可通過片內(nèi)多功能單元完成取指、譯碼、取操作數(shù)和執(zhí)行等多個步驟，實現(xiàn)多條指令的并行執(zhí)行。

（4）配有專用的硬件乘法-累加器。在一個指令周期內(nèi)可完成一次乘法和一次加法。（5）具有特殊的dsp指令。如：c54x中的FIRS和LMS指令，專門用于完成系數(shù)對稱的FIR濾波器和LMS算法。

（6）硬件配置強。具有串行口、定時器、主機借口、DMA控制器、軟件可編程等待狀態(tài)發(fā)生器等片內(nèi)外設(shè)，還配有中斷處理器、PLL、片內(nèi)存儲器、測試接口等單元電路，可以方便地構(gòu)成一個嵌入式自封閉控制的處理系統(tǒng)。（7）省電管理和低功耗。（8）運算精度高。

2.TI公司的DSP產(chǎn)品目前有哪三大主流系列？各自的應(yīng)用領(lǐng)域是什么？ 答：

（1）TMS320C2000系列，稱為DSP控制器，集成了flash存儲器、高速A/D轉(zhuǎn)換器以及可靠的CAN模塊及數(shù)字馬達控制的外圍模塊，適用于三相電動機、變頻器等高速實時工控產(chǎn)品等需要數(shù)字化的控制領(lǐng)域。

（2）TMS320C5000系列，這是16位定點DSP。主要用于通信領(lǐng)域，如IP電話機和IP電話網(wǎng)關(guān)、數(shù)字式助聽器、便攜式聲音/數(shù)據(jù)/視頻產(chǎn)品、調(diào)制解調(diào)器、手機和移動電話基站、語音服務(wù)器、數(shù)字無線電、小型辦公室和家庭辦公室的語音和數(shù)據(jù)系統(tǒng)。

（3）TMS320C6000系列，采用新的超長指令字結(jié)構(gòu)設(shè)計芯片。其中2000年以后推出的C64x，在時鐘頻率為1.1GHz時，可達到8800MIPS以上，即每秒執(zhí)行90億條指令。其主要應(yīng)用領(lǐng)域為：1.數(shù)字通信：完成FFT、信道和噪聲估計、信道糾錯、干擾估計和檢測等；2.圖像處理：完成圖像壓縮、圖像傳輸、模式及光學(xué)特性識別、加密/解密、圖像增強等。

3.簡述TMS320C54x的DARAM與其它存儲器有什么區(qū)別？

答：DARAM由一些分塊組成。每個DARAM塊在單周期內(nèi)能被訪問2次。4.請詳細(xì)描述馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)，并比較它們的不同。答：

（1）馮諾依曼結(jié)構(gòu)，采用單存儲空間，即程序指令和數(shù)據(jù)共用一個存儲空間，使用單一的地址和數(shù)據(jù)總線，取指令和取操作數(shù)都是通過一條總線分時進行。當(dāng)進行高速運算時不但不能同時進行取指令和取操作數(shù)，而且還會造成數(shù)據(jù)傳輸通道的瓶頸現(xiàn)象，工作速度較慢。（2）哈佛結(jié)構(gòu)采用雙存儲空間，程序存儲器和數(shù)據(jù)存儲器分開，有各自獨立的程序總線和數(shù)據(jù)總線，可獨立編址和獨立訪問，可對程序和數(shù)據(jù)進行獨立傳輸，使取指令操作、指令執(zhí)行操作、數(shù)據(jù)吞吐并行完成，大大提高了數(shù)據(jù)處理能力和指令的執(zhí)行速度，非常適合于實時的數(shù)字信號處理。

5、TMS320C54x 系統(tǒng)，有哪幾種尋址方式？每種尋址方式寫一條指令。答：

（1）立即尋址：LD

#80H,A

；立即數(shù)指令；

（2）絕對尋址：

MVKD 2000H, *AR5

；數(shù)據(jù)存儲器數(shù)據(jù)?數(shù)據(jù)存儲器

；2000H為數(shù)據(jù)存儲器地址

（3）累加器尋址：READA 2000H

；程序存儲器數(shù)據(jù)?數(shù)據(jù)存儲器

；累加器A中存放的是程序存儲器地址

；2000H是數(shù)據(jù)存儲器地址（4）直接尋址：ADD 20H, B

；

操作數(shù)地址=DP左移7位+20H , CPL=0 操作數(shù)地址=SP

+20H , CPL=1（5）間接尋址：LD *AR2+, A

；

（6）存儲器映像寄存器尋址：LDM 39H, A

；數(shù)據(jù)存儲器數(shù)據(jù)?累加器A

；SPSD0?累加器A（7）堆棧尋址：PSHM ST0 6.請描述FIRS指令的功能。答：

FIRS Xmem，Ymem，pmad

；有限沖激響應(yīng)（FIR）濾波器指令

；pmad?PAR ；如果 RC>0 ；B+AH x(PAR)?B ；((Xmem)+(Ymem))<<16 ?A ；PAR+1? PAR ；RC-1 ?RC FIRS指令實現(xiàn)一個對稱的有限沖激響應(yīng)(FIR)濾波器。首先Xmem和Ymem相加后的結(jié)果左移16位放入累加器A中。然后累加器A的高端（32~16位）和由pmad尋址得到的Pmem相乘，乘法結(jié)果與累加器B相加并存放在累加器B中。在下一個循環(huán)中，pmad加1.一旦循環(huán)流水線啟動，指令成為單周期指令。

7.FFT蝶形運算對輸入序列倒序采用何種尋址方式？AR0中應(yīng)存放什么值？ 答：

（1）間接尋址中的位倒序?qū)ぶ贩绞健FT運算主要實現(xiàn)采樣數(shù)據(jù)從時域到頻域的轉(zhuǎn)換，要求采樣點輸入是倒序時，輸出是順序；若輸入是順序，則輸出是倒序，采用位倒序?qū)ぶ贩绞秸梅螰FT算法的要求。

(2)AR0存放的整數(shù)值為FFT點數(shù)的一半。8.簡述主機接口（HPI）的通訊過程。答：

TMS320C54X的主機接口（HPI）是一個8位并行接口，通過8根外部數(shù)據(jù)線HD（0~7）實現(xiàn)DSP與其他總線或CPU進行通信。當(dāng)TMS320C54X與主機傳送數(shù)據(jù)時，HPI能自動地將外部接口連續(xù)傳來的8位數(shù)組成16位數(shù)，并傳送至TMS320C54X。當(dāng)主機使用HPI寄存器執(zhí)行數(shù)據(jù)傳輸時，HPI控制邏輯自動執(zhí)行對TMS320C54X內(nèi)部的雙尋址RAM的訪問，以完成數(shù)據(jù)處理。9.進行塊重復(fù)操作要用到哪幾個寄存器？塊重復(fù)可否嵌套? 答：

RPT：循環(huán)執(zhí)行一條指令

RPTB：循環(huán)執(zhí)行一段指令，即塊循環(huán)指令（1）進行塊重復(fù)操作的循環(huán)次數(shù)由塊循環(huán)計數(shù)器（BRC）確定，需要利用兩個寄存器：塊重復(fù)起始地址寄存器（RSA）、塊重復(fù)結(jié)束地址寄存器(REA)。（2）由于使用了不同的寄存器，因此可以實現(xiàn)循環(huán)嵌套。

10.TMS320C54x的CPU主要由哪幾個部分構(gòu)成？它們的功能是什么？ 答：

（1）40位算術(shù)邏輯運算單元ALU：可完成寬范圍的算術(shù)、邏輯運算；

（2）2個40位的累加器A和B：可以作為ALU或MAC的目標(biāo)寄存器存放運算結(jié)果，也可以作為ALU或MAC的一個輸入；

（3）支持—16~31位移位范圍的桶形移位寄存器：用于累加器或數(shù)據(jù)區(qū)操作數(shù)的定標(biāo)，將輸入數(shù)據(jù)進行0~31位的左移和0~16位的右移；

（4）乘法-累加單元MAC：可在一個流水線周期內(nèi)完成1次乘法運算和1次加法運算；（5）比較。選擇和存儲單元CSSU：用于完成Viterbi算法中的加法/比較/選擇（ACS）操作；

（6）指數(shù)編碼器EXP：用于支持指數(shù)運算指令的專用硬件，可以在單周期內(nèi)執(zhí)行EXP指令，求累加器中指數(shù)的指數(shù)值；

（7）CPU狀態(tài)和控制寄存器：包括ST0、ST1和PMST，這些寄存器都是存儲器映像寄存器，可以很方便對它們進行數(shù)據(jù)操作：1.將它們快速地存放到數(shù)據(jù)存儲器；2.由數(shù)據(jù)存儲器對它們進行加載；3.用子程序或中斷服務(wù)程序保存和恢復(fù)處理器的狀態(tài)。

11.已知中斷向量TINT=13H,中斷向量地址指針I(yè)PTR=111H,求中斷向量地址是多少？

12.DSP的仿真器的作用是什么? 答：

（1）下載程序；

（2）樣機資源可視化，應(yīng)用程序調(diào)試；

（3）控制樣機運行方式：單步執(zhí)行、執(zhí)行到斷點或者全速執(zhí)行。

第五篇：《微機原理與應(yīng)用》總結(jié)復(fù)習(xí).

第一章概述

一、個人計算機的構(gòu)成(各組成部分及器件作用、性能指標(biāo)等

二、計算機基礎(chǔ)知識概念(數(shù)制和編碼、指令和程序、…

三、微型計算機的結(jié)構(gòu)(內(nèi)部和外部結(jié)構(gòu)、工作原理、概念術(shù)語解釋、外部設(shè)備分類和接口基本概念第二章 IA-32結(jié)構(gòu)微處理器

8086/8088 微處理器結(jié)構(gòu)、存儲器結(jié)構(gòu)與堆棧、8086~80386、80486的功能結(jié)構(gòu)、之間的差別

8位、16位、32位寄存器的功能作用以及一些特殊寄存器的狀態(tài)標(biāo)志位的含義

8086~803868位、16位、32位寄存器的功能作用以及一些特殊寄存器的狀態(tài)標(biāo)志位的含義

處理器總線時序基本概念、幾種基本時序的工作流程分析

8086的時序相關(guān)概念定義(?時鐘周期、總線周期、指令周期?一般讀寫時序的描述?若干種典型時序 8086的兩種組態(tài)的連接

微處理器的操作方式、存儲器的組織管理模式、微處理器的一些新技術(shù) 第三章 IA-32指令系統(tǒng) 各類尋址方式、通用指令 第四章匯編程序設(shè)計

基本編程方法(指示性語句和指令性語句、數(shù)據(jù)段定義、堆棧段定義、代碼段編寫、過程編寫、三種程序設(shè)計的基本結(jié)構(gòu)(?順序流程?分支流程?循環(huán)流程、基本 的數(shù)據(jù)傳送交換編程、數(shù)據(jù)編碼轉(zhuǎn)換編程、基本的算術(shù)運算編程、數(shù)據(jù)排序和查找編程、子程序設(shè)計、DOS功能調(diào)用、宏功能的設(shè)計(宏匯編程序編寫

第五章存儲器

存儲器的有關(guān)基本概念、常用的存儲器分類、存儲器與 CPU的接口(如何連接、連接需注意的問題

IA-32微處理器的三種工作方式的含義 實地址方式下的存儲器訪問地址的形成 保護虛擬地址下的存儲器訪問地址的形成 第六章輸入、輸出、和系統(tǒng)總線

接口的基本概念(接口傳送的信息分類、尋址方式…、輸入輸出時序、數(shù)據(jù)傳送方式、數(shù)據(jù)傳送控制方式、外設(shè)與 CPU的接口的連接與編程、了解DMA 總線的操作過程和數(shù)據(jù)傳輸方式、各類總線的概念及用途、系統(tǒng)總線(?PC?ISA?PCI、其它總線接口

第七章中斷

中斷和中斷系統(tǒng)的有關(guān)概念、中斷的處理過程(條件、響應(yīng)、優(yōu)先權(quán)、中斷控制器8259、8086的中斷方式

第八章并行接口芯片8255

一、接口電路應(yīng)具備的部件和實現(xiàn)的功能

輸入/輸出數(shù)據(jù)的鎖存器和緩沖器、狀態(tài)和控制命令的寄存器、端口的譯碼和控制電路、中斷請求觸發(fā)器、中斷屏蔽觸發(fā)器、中斷優(yōu)先權(quán)排隊電路和發(fā)出中斷向量的電路。

二、8255芯片的作用、工作方式和控制字的編程。第九章串行通信及接口電路

基本概念(如:同步、異步通信定義等、串行通信實現(xiàn)的方法、有關(guān)的標(biāo)準(zhǔn)與接口、8251芯片的應(yīng)用第十章計數(shù)器和定時器電路、人機接口

計數(shù)器和定時器的有關(guān)概念、工作原理、可編程定時器/計數(shù)器8253/8254的應(yīng)用(連接和編程

主要輸入/輸出設(shè)備的基本概念、常用輸入/輸出設(shè)備的分類、常用的一些輸入輸出設(shè)備的工作原理,應(yīng)用編程

一、選擇題 20%

二、填空題 10%

三、簡答題 20%

四、應(yīng)用題(編程、硬件連接、工作流程分析(50