第一篇：硬件工程師之單片機(jī)篇

1、簡單描述一個系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計原則。（仕蘭微面試題目）

2、畫出8031與2716（2K*8ROM）的連線圖，要求采用三-八譯碼器，8031的P2.5,P2.4和

P2.3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒有重疊地址？根據(jù)是什么？若有，則寫出每片2716的重疊地址范圍。（仕蘭微面試題目）

3、用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖。（仕蘭微面試題目）

4、PCI總線的含義是什么？PCI總線的主要特點是什么？（仕蘭微面試題目）

5、中斷的概念？簡述中斷的過程。（仕蘭微面試題目）

6、如單片機(jī)中斷幾個/類型，編中斷程序注意什么問題；（未知）

7、要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機(jī)的轉(zhuǎn)速，程序由8051完成。簡單原理如下：由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個開關(guān)來設(shè)置，直接與P1口相連（開關(guān)撥到下方時為“0”，撥到上方時為“1”，組成一個八位二進(jìn)制數(shù)N），要求占空比為N/256。（仕蘭微面試題目）

下面程序用計數(shù)法來實現(xiàn)這一功能，請將空余部分添完整。

MOV P1，#0FFH

LOOP1 ：MOV R4，#0FFH

--------

MOV R3，#00H

LOOP2 ：MOV A，P1

--------

SUBB A，R3

JNZ SKP1

--------

SKP1：MOV C，70H

MOV P3.4，C

ACALL DELAY ：此延時子程序略

--------

--------

AJMP LOOP18、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題）

9、What is PC Chipset?（揚(yáng)智電子筆試）

芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量、ISA/PCI/AGP插槽、ECC糾錯等支持。南橋芯片則提供對KBC（鍵盤控制器）、RTC（實時時

鐘控制器）、USB（通用串行總線）、Ultra DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI（高級能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（Host Bridge）。除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直

接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。

10、如果簡歷上還說做過cpu之類，就會問到諸如cpu如何工作，流水線之類的問題。（未知）

11、計算機(jī)的基本組成部分及其各自的作用。（東信筆試題）

12、請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。（漢王筆試）

13、cache的主要部分什么的。（威盛VIA 2003.11.06 上海筆試試題）

14、同步異步傳輸?shù)牟町悾ㄎ粗?/p>

15、串行與同步通信異同,特點,比較。（華為面試題）

16、RS232c高電平脈沖對應(yīng)的TTL邏輯是?(負(fù)邏輯?)（華為面試題）

第二篇：硬件工程師之信號系統(tǒng)篇

1、的話音頻率一般為300~3400HZ，若對其采樣且使信號不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲一秒鐘的信號數(shù)據(jù)量有多

大？（仕蘭微面試題目）

2、什么耐奎斯特定律,怎么由模擬信號轉(zhuǎn)為數(shù)字信號。（華為面試題）

3、如果模擬信號的帶寬為 5khz,要用8K的采樣率，怎么辦？(lucent)兩路？

4、信號與系統(tǒng):在時域與頻域關(guān)系。（華為面試題）

5、給出時域信號，求其直流分量。（未知）

6、給出一時域信號，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級數(shù)；（3）當(dāng)波形經(jīng)過低通濾波器濾掉高次諧波而只保留一次諧波時，畫出濾波后的輸出波形。（未知）

7、sketch 連續(xù)正弦信號和連續(xù)矩形波(都有圖)的傅立葉變換。（Infineon筆試試題）

8、拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題）

第三篇：硬件工程師面試之嵌入式篇

硬件工程師面試之嵌入式篇

1、請用方框圖描述一個你熟悉的實用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有，也可以自己設(shè)計一個簡單的數(shù)字信號處理系統(tǒng)，并描述其功能及用途。（仕蘭微面試題目）

2、數(shù)字濾波器的分類和結(jié)構(gòu)特點。（仕蘭微面試題目）

3、IIR，F(xiàn)IR濾波器的異同。（新太硬件面題）

4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*δ(n)a.求h(n)的z變換；b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程；（未知）

5、DSP和通用處理器在結(jié)構(gòu)上有什么不同，請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖。（信威dsp軟件面試題）

6、說說定點DSP和浮點DSP的定義（或者說出他們的區(qū)別）（信威dsp軟件面試題）

7、說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）

8、請寫出【－8，7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0.5和－0.5.（信威dsp軟件面試題）

9、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知）

10、嵌入式處理器類型(如)，操作系統(tǒng)種類（Vxworks,ucos,winCE,linux），操作系統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知）

11、有一個LDO將用于對供電，需要你對他進(jìn)行評估，你將如何設(shè)計你的測試項目？

12、某程序在一個嵌入式系統(tǒng)（200M CPU，50M SDRAM）中已經(jīng)最優(yōu)化了，換到零一個系

統(tǒng)（300M CPU，50M SDRAM）中是否還需要優(yōu)化？（Intel）

13、請簡要描述HUFFMAN編碼的基本原理及其基本的實現(xiàn)方法。（仕蘭微面試題目）

14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。（仕蘭微面試題目）

15、A）（仕蘭微面試題目）

＃i nclude

void testf(int*p)

{

*p+=1;

}

main()

{

int *n,m[2];

n=m;

m[0]=1;

m[1]=8;

testf(n);

printf(“Data value is %d ”,*n);

}

------------------------------

B)

＃i nclude

void testf(int**p)

{

*p+=1;}

main(){int *n,m[2];

n=m;m[0]=1;m[1]=8;

testf(&n);printf(Data value is %d",*n);

}

下面的結(jié)果是程序A還是程序B的？

Data value is 8

那么另一段程序的結(jié)果是什么？

16、那種排序方法最快?（華為面試題）

17、寫出兩個排序算法,問哪個好？（威盛）

18、編一個簡單的求n!的程序。（Infineon筆試試題）

19、用一種編程語言寫n!的算法。（威盛VIA 2003.11.06 上海筆試試題）

20、用C語言寫一個遞歸算法求N！；（華為面試題）

21、給一個C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯誤；（華為面試題）

22、防火墻是怎么實現(xiàn)的？（華為面試題）

23、你對哪方面編程熟悉？（華為面試題）

24、冒泡排序的原理。（新太硬件面題）

25、操作系統(tǒng)的功能。（新太硬件面題）

26、學(xué)過的計算機(jī)語言及開發(fā)的系統(tǒng)。（新太硬件面題）

27、一個農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長方形的節(jié)省4個木樁但是面積一樣.羊的數(shù)目和正 方形圍欄的樁子的個數(shù)一樣但是小于36，問有多少羊？（威盛）

28、C語言實現(xiàn)統(tǒng)計某個cell在某.v文件調(diào)用的次數(shù)(這個題目真bt)（威盛VIA2003.11.06 上海筆試試題）

29、用C語言寫一段控制中馬達(dá)振子的驅(qū)動程序。(威勝)

30、用perl或TCL/Tk實現(xiàn)一段字符串識別和比較的程序。（未知）

31、給出一個堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地 址還是高端。（未知）

32、一些DOS命令，如顯示文件，拷貝，刪除。（未知）

33、設(shè)計一個類，使得該類任何形式的派生類無論怎么定義和實現(xiàn)，都無法產(chǎn)生任何對象 實例。（IBM）

34、What is pre-emption?(Intel)

35、What is the state of a process if a resource is notavailable?(Intel)

36、三個 float a,b,c;問值（a+b）+c==(b+a)+c，(a+b)+c==(a+c)+b。(Intel)

37、把一個鏈表反向填空。(lucent)

38、x^4+a*x^3+x^2+c*x+d 最少需要做幾次乘法？(Dephi)

第四篇：硬件工程師

硬件工程師必看---必殺技學(xué)習(xí)(轉(zhuǎn))充分了解各方的設(shè)計需求,確定合適的解決方案

啟動一個硬件開發(fā)項目,原始的推動力會來自于很多方面,比如市場的需要,基于整個系統(tǒng)架構(gòu)的需要,應(yīng)用軟件部門的功能實現(xiàn)需要,提高系統(tǒng)某方面能力的需要等等,所以作為一個硬件系統(tǒng)的設(shè)計者,要主動的去了解各個方面的需求,并且綜合起來,提出最合適的硬件解決方案。比如A項目的原始推動力來自于公司內(nèi)部的一個高層軟件小組,他們在實際當(dāng)中發(fā)現(xiàn)原有的處理器板IP轉(zhuǎn)發(fā)能力不能滿足要求,從而對于系統(tǒng)的配置和使用都會造成很大的不便,所以他們提出了對新硬件的需求。根據(jù)這個目標(biāo),硬件方案中就針對性的選用了兩個高性能網(wǎng)絡(luò)處理器,然后還需要深入的和軟件設(shè)計者交流,以確定內(nèi)存大小,內(nèi)部結(jié)構(gòu),對外接口和調(diào)試接口的數(shù)量及類型等等細(xì)節(jié),比如軟件人員喜歡將控制信令通路和數(shù)據(jù)通路完全分開來,這樣在確定內(nèi)部數(shù)據(jù)走向的時候要慎重考慮。項目開始之初是需要召開很多的討論會議的,應(yīng)該盡量邀請所有相關(guān)部門來參與,好處有三個,第一可以充分了解大家的需要,以免在系統(tǒng)設(shè)計上遺漏重要的功能,第二是可以讓各個部門了解這個項目的情況,提早做好時間和人員上協(xié)作的準(zhǔn)備,第三是從感情方面講,在設(shè)計之初各個部門就參與了進(jìn)來,這個項目就變成了大家共同的一個心血結(jié)晶,會得到大家的呵護(hù)和良好合作,對完成工作是很有幫助的。原理圖設(shè)計中要注意的問題

原理圖設(shè)計中要有“拿來主義”,現(xiàn)在的芯片廠家一般都可以提供參考設(shè)計的原理圖,所以要盡量的借助這些資源,在充分理解參考設(shè)計的基礎(chǔ)上,做一些自己的發(fā)揮。當(dāng)主要的芯片選定以后,最關(guān)鍵的外圍設(shè)計包括了電源,時鐘和芯片間的互連。

電源是保證硬件系統(tǒng)正常工作的基礎(chǔ),設(shè)計中要詳細(xì)的分析：系統(tǒng)能夠提供的電源輸入;單板需要產(chǎn)生的電源輸出;各個電源需要提供的電流大小;電源電路效率;各個電源能夠允許的波動范圍;整個電源系統(tǒng)需要的上電順序等等。比如A項目中的網(wǎng)絡(luò)處理器需要1.25V作為核心電壓,要求精度在＋5%-－3%之間,電流需要12A左右,根據(jù)這些要求,設(shè)計中采用5V的電源輸入,利用Linear的開關(guān)電源控制器和IR的MOSFET搭建了合適的電源供應(yīng)電路,精度要求決定了輸出電容的ESR選擇,并且為防止電流過大造成的電壓跌落,加入了遠(yuǎn)端反饋的功能。

時鐘電路的實現(xiàn)要考慮到目標(biāo)電路的抖動等要求,A項目中用到了GE的PHY器件,剛開始的時候使用一個內(nèi)部帶鎖相環(huán)的零延時時鐘分配芯片提供100MHz時鐘,結(jié)果GE鏈路上出現(xiàn)了丟包,后來換成簡單的時鐘Buffer器件就解決了丟包問題,分析起來就是內(nèi)部的鎖相環(huán)引入了抖動。

芯片之間的互連要保證數(shù)據(jù)的無誤傳輸,在這方面,高速的差分信號線具有速率高,好布線,信號完整性好等特點,A項目中的多芯片間互連均采用了高速差分信號線,在調(diào)試和測試中沒有出現(xiàn)問題。PCB設(shè)計中要注意的問題

PCB設(shè)計中要做到目的明確,對于重要的信號線要非常嚴(yán)格的要求布線的長度和處理地環(huán)路,而對于低速和不重要的信號線就可以放在稍低的布線優(yōu)先級上。重要的部分包括：電源的分割;內(nèi)存的時鐘線,控制線和數(shù)據(jù)線的長度要求;高速差分線的布線等等。

A項目中使用內(nèi)存芯片實現(xiàn)了1G大小的DDR memory,針對這個部分的布線是非常關(guān)鍵的,要考慮到控制線和地址線的拓?fù)浞植?數(shù)據(jù)線和時鐘線的長度差別控制等方面,在實現(xiàn)的過程中,根據(jù)芯片的數(shù)據(jù)手冊和實際的工作頻率可以得出具體的布線規(guī)則要求,比如同一組內(nèi)的數(shù)據(jù)線長度相差不能超過多少個mil,每個通路之間的長度相差不能超過多少個mil等等。當(dāng)這些要求確定后就可以明確要求PCB設(shè)計人員來實現(xiàn)了,如果設(shè)計中所有的重要布線要求都明確了,可以轉(zhuǎn)換成整體的布線約束,利用CAD中的自動布線工具軟件來實現(xiàn)PCB設(shè)計,這也是在高速PCB設(shè)計中的一個發(fā)展趨勢。檢查和調(diào)試

當(dāng)準(zhǔn)備調(diào)試一塊板的時候,一定要先認(rèn)真的做好目視檢查,檢查在焊接的過程中是否有可見的短路和管腳搭錫等故障,檢查是否有元器件型號放置錯誤,第一腳放置錯誤,漏裝配等問題,然后用萬用表測量各個電源到地的電阻,以檢查是否有短路,這個好習(xí)慣可以避免貿(mào)然上電后損壞單板。調(diào)試的過程中要有平和的心態(tài),遇見問題是非常正常的,要做的就是多做比較和分析,逐步的排除可能的原因,要堅信“凡事都是有辦法解決的”和“問題出現(xiàn)一定有它的原因”,這樣最后一定能調(diào)試成功。一些總結(jié)的話

現(xiàn)在從技術(shù)的角度來說,每個設(shè)計最終都可以做出來,但是一個項目的成功與否,不僅僅取決于技術(shù)上的實現(xiàn),還與完成的時間,產(chǎn)品的質(zhì)量,團(tuán)隊的配合密切相關(guān),所以良好的團(tuán)隊協(xié)作,透明坦誠的項目溝通,精細(xì)周密的研發(fā)安排,充裕的物料和人員安排,這樣才能保證一個項目的成功。

一個好的硬件工程師實際上就是一個項目經(jīng)理,他/她需要從外界交流獲取對自己設(shè)計的需求,然后匯總,分析成具體的硬件實現(xiàn)。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系,從中挑選出合適的方案,當(dāng)原理圖完成后,他/她要組織同事來進(jìn)行配合評審和檢查,還要和CAD工程師一起工作來完成PCB的設(shè)計。與此同時,還要準(zhǔn)備好BOM清單,開始采購和準(zhǔn)備物料,聯(lián)系加工廠家完成板的貼裝。在調(diào)試的過程中他/她要組織好軟件工程師來一起攻關(guān)調(diào)試,配合測試工程師一起解決測試中發(fā)現(xiàn)的問題,等到產(chǎn)品推出到現(xiàn)場,如果出現(xiàn)問題,還需要做到及時的支持。所以做一個硬件設(shè)計人員要鍛煉出良好的溝通能力,面對壓力的調(diào)節(jié)能力,同一時間處理多個事務(wù)的協(xié)調(diào)和決斷能力和良好平和的心態(tài)等等。

還有細(xì)心和認(rèn)真,因為硬件設(shè)計上的一個小疏忽往往就會造成非常大的經(jīng)濟(jì)損失,比如以前碰到一塊板在PCB設(shè)計完備出制造文件的時候誤操作造成了電源層和地層連在了一起,PCB板制造完畢后又沒有檢查直接上生產(chǎn)線貼裝,到測試的時候才發(fā)現(xiàn)短路問題,但是元器件已經(jīng)都焊接到板上了,結(jié)果造成了幾十萬的損失。所以細(xì)心和認(rèn)真的檢查,負(fù)責(zé)任的測試,不懈的學(xué)習(xí)和積累,才能使得一個硬件設(shè)計人員持續(xù)不斷的進(jìn)步,而后術(shù)業(yè)有所小成。

相關(guān)文章：

如何設(shè)計一個合適的電源

對于現(xiàn)在一個電子系統(tǒng)來說,電源部分的設(shè)計也越來越重要,我想通過和大家探討一些自己關(guān)于電源設(shè)計的心得,來個拋磚引玉,讓我們在電源設(shè)計方面能夠都有所深入和長進(jìn)。

Q1：如何來評估一個系統(tǒng)的電源需求

Answer：對于一個實際的電子系統(tǒng),要認(rèn)真的分析它的電源需求。不僅僅是關(guān)心輸入電壓,輸出電壓和電流,還要仔細(xì)考慮總的功耗,電源實現(xiàn)的效率,電源部分對負(fù)載變化的瞬態(tài)響應(yīng)能力,關(guān)鍵器件對電源波動的容忍范圍以及相應(yīng)的允許的電源紋波,還有散熱問題等等。功耗和效率是密切相關(guān)的,效率高了,在負(fù)載功耗相同的情況下總功耗就少,對于整個系統(tǒng)的功率預(yù)算就非常有利了,對比LDO和開關(guān)電源,開關(guān)電源的效率要高一些。同時,評估效率不僅僅是看在滿負(fù)載的時候電源電路的效率,還要關(guān)注輕負(fù)載的時候效率水平。

至于負(fù)載瞬態(tài)響應(yīng)能力,對于一些高性能的CPU應(yīng)用就會有嚴(yán)格的要求,因為當(dāng)CPU突然開始運(yùn)行繁重的任務(wù)時,需要的啟動電流是很大的,如果電源電路響應(yīng)速度不夠,造成瞬間電壓下降過多過低,造成CPU運(yùn)行出錯。

一般來說,要求的電源實際值多為標(biāo)稱值的＋－5%,所以可以據(jù)此計算出允許的電源紋波,當(dāng)然要預(yù)留余量的。

散熱問題對于那些大電流電源和LDO來說比較重要,通過計算也是可以評估是否合適的。

Q2：如何選擇合適的電源實現(xiàn)電路

Answer：根據(jù)分析系統(tǒng)需求得出的具體技術(shù)指標(biāo),可以來選擇合適的電源實現(xiàn)電路了。一般對于弱電部分,包括了LDO（線性電源轉(zhuǎn)換器）,開關(guān)電源電容降壓轉(zhuǎn)換器和開關(guān)電源電感電容轉(zhuǎn)換器。相比之下,LDO設(shè)計最易實現(xiàn),輸出紋波小,但缺點是效率有可能不高,發(fā)熱量大,可提供的電流相較開關(guān)電源不大等等。而開關(guān)電源電路設(shè)計靈活,效率高,但紋波大,實現(xiàn)比較復(fù)雜,調(diào)試比較煩瑣等等。

Q3：如何為開關(guān)電源電路選擇合適的元器件和參數(shù)

Answer：很多的未使用過開關(guān)電源設(shè)計的工程師會對它產(chǎn)生一定的畏懼心理,比如擔(dān)心開關(guān)電源的干擾問題,PCB layout問題,元器件的參數(shù)和類型選擇問題等。其實只要了解了,使用一個開關(guān)電源設(shè)計還是非常方便的。

一個開關(guān)電源一般包含有開關(guān)電源控制器和輸出兩部分,有些控制器會將MOSFET集成到芯片中去,這樣使用就更簡單了,也簡化了PCB設(shè)計,但是設(shè)計的靈活性就減少了一些。

開關(guān)控制器基本上就是一個閉環(huán)的反饋控制系統(tǒng),所以一般都會有一個反饋輸出電壓的采樣電路以及反饋環(huán)的控制電路。因此這部分的設(shè)計在于保證精確的采樣電路,還有來控制反饋深度,因為如果反饋環(huán)響應(yīng)過慢的話,對瞬態(tài)響應(yīng)能力是會有很多影響的。

而輸出部分設(shè)計包含了輸出電容,輸出電感以及MOSFET等等,這些的選擇基本上就是要滿足一個性能和成本的平衡,比如高的開關(guān)頻率就可以使用小的電感值（意味著小的封裝和便宜的成本）,但是高的開關(guān)頻率會增加干擾和對MOSFET的開關(guān)損耗,從而效率降低。使用低的開關(guān)頻率帶來的結(jié)果則是相反的。

對于輸出電容的ESR和MOSFET的Rds_on參數(shù)選擇也是非常關(guān)鍵的,小的ESR可以減小輸出紋波,但是電容成本會增加,好的電容會貴嘛。開關(guān)電源控制器驅(qū)動能力也要注意,過多的MOSFET是不能被良好驅(qū)動的。

一般來說,開關(guān)電源控制器的供應(yīng)商會提供具體的計算公式和使用方案供工程師借鑒的。窗體底端

第五篇：硬件工程師面試之IC設(shè)計篇

1、我們公司的產(chǎn)品是集成，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA

等的概念）。（仕蘭微面試題目）

2、FPGA和ASIC的概念，他們的區(qū)別。（未知）

答案：FPGA是可編程ASIC。

ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點

3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）

4、你知道的集成電路設(shè)計的表達(dá)方式有哪幾種？（仕蘭微面試題目）

5、描述你對集成電路設(shè)計流程的認(rèn)識。（仕蘭微面試題目）

6、簡述FPGA等可編程邏輯器件設(shè)計流程。（仕蘭微面試題目）

7、IC設(shè)計前端到后端的流程和eda工具。（未知）

8、從RTL synthesis到tape out之間的設(shè)計flow,并列出其中各步使用的tool.（未知）

9、Asic的design flow。（威盛VIA 2003.11.06 上海筆試試題）

10、寫出asic前期設(shè)計的流程和相應(yīng)的工具。（威盛）

11、集成電路前段設(shè)計流程，寫出相關(guān)的工具。（揚(yáng)智筆試）

先介紹下IC開發(fā)流程：

1.）代碼輸入（design input)

用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼

語言輸入工具：SUMMITVISUALHDL

MENTORRENIOR

圖形輸入:composer(cadence);

viewlogic(viewdraw)

2.）電路（circuit simulation)

將vhd代碼進(jìn)行先前邏輯仿真，驗證功能描述是否正確

數(shù)字電路仿真工具：

Verolog：CADENCEVerolig-XL

SYNOPSYSVCS

MENTORModle-sim

VHDL :CADENCENC-vhdl

SYNOPSYSVSS

MENTORModle-sim

模擬電路仿真工具：

***ANTI HSpice pspice，spectre micro microwave:eesoft : hp

3.）邏輯綜合（synthesis tools)

邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真 中所沒有考慮的門沿（gates delay）反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進(jìn)行再 仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。

12、請簡述一下設(shè)計后端的整個流程？（仕蘭微面試題目）

13、是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元 素？（仕蘭微面試題目）

14、描述你對集成電路工藝的認(rèn)識。（仕蘭微面試題目）

15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題 目）

16、請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）

17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）

18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目）

19、解釋latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.（未知）

20、什么叫Latchup?（科廣試題）

21、什么叫窄溝效應(yīng)?（科廣試題）

22、什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差

別？（仕蘭微面試題目）

23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微

面試題目）

24、畫出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)

移特性。（Infineon筆試試題）

25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題）

26、Please explain how we describe the resistance in semiconductor.Comparethe resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛筆試題circuit design-beijing-03.11.09）

27、說明mos一半工作在什么區(qū)。（凹凸的題目和面試）

28、畫p-bulk 的nmos截面圖。（凹凸的題目和面試）

29、寫schematic note（？），越多越好。（凹凸的題目和面試）

30、寄生效應(yīng)在ic設(shè)計中怎樣加以克服和利用。（未知）

31、太底層的MOS管物理特***覺一般不大會作為筆試面試題，因為全是微電子物理，公式推導(dǎo)太羅索，除非面試出題的是個老學(xué)究。IC設(shè)計的話需要熟悉的軟件: Cadence,Synopsys, Avant，UNIX當(dāng)然也要大概會操作。

32、unix 命令cp-r, rm,uname。（揚(yáng)智電子筆試）