第一篇：計算機系統結構填空題總結

1計算機系統結構是計算機系統的軟、硬件分界面；計算機組成是計算機系統結構的邏輯實現；計算機實現是計算機組成的物理實現。

2計算機系統的性能評測峰值性能和持續性能

3計算機系統的定量設計原理哈夫曼（Huffman）壓縮原理，Amdahl定律，程序訪問的局部性定律 程序訪問的局部性定律 包括時間上和空間上

4仿真是用微程序解釋，解釋程序存在控制存儲器中，模擬是用機器語言程序解釋，解釋程序存在主存中

5并行性級別 字串位串，字串位并，字并位串，全并行 6單指令流單數據流SISD傳統計算機

單指令流多數據流SIMD陣列計算機)

多指令流單數據流 MISD較先進的流水線處理機 多指令流多數據流MIMD多計算機系統）

7數據表示指的是能由機器硬件直接識別和引用的數據類型。由硬件實現的數據類型

數據結構由軟件實現的數據類型

數據結構和數據表示是軟、硬件的交界面。

8自定義數據表示（Self-defining）帶標志符的數據表示和數據描述符Rm越大，表示數的范圍增大，可表示的數的個數增多，數在數軸上的分布越稀，數的表示精度下降，運算中的精度損失越小。10尋址方式面向主存、寄存器、堆棧

11動態再定位通過基址尋址來

實現

12根據通道數據傳送中信息傳送的方式不同字節多路通道，選擇通道，數組多路通道 13中斷可以分為內中斷，外中斷，軟件中斷

14總線控制方式有，集中式串行鏈接，定時查詢，獨立請求。15系列機軟件兼容必須做到_后_兼容，盡可能爭取_上_兼容。16在Cache存儲器寫操作中，只寫入_cache_，僅當需要塊替換時，才將其寫回_內存_。稱這種修改主存塊內容的方法為“寫回法”。

在Cache存貯器中，CPU每次寫Cache的同時，也寫入主存，稱這種更新主存塊內容的方法為寫直達法。

17解決重疊和流水中的操作數相關，不外乎是__推后_法和設置___設置相關通 路_法兩種基本方法。

18流水線消除速度瓶頸的方法有___頸瓶子程序進一步細化和_頸瓶子程序并聯_兩種。19虛擬存儲器主要是為解決主存容量__滿足不了要求發展出來的；Cache 主要是解決主存___速度__滿足不了要求發展出來的20流水線中的相關有 結構相關、數據相關 和 控制相關 21向量橫向處理是向量的處理方式，但是不是向量的流水處理方式。而向量縱向處理和分組縱橫處理是向量的處理方式，也是向量的流水處理方式。22例題：一臺模型機共有7條指令，各指令的使用頻度分別為35%，25%，20%，10%，5%，3%，2%。該模型機有8位和16位兩種指令字長，采用2-4擴展操作碼。8位字長指令為寄存器-寄存

器（R-R）二地址類型，16位字長指令為寄存器-存儲器（R-M）二地址變址尋址（-128<=變址范圍<=127）類型

(1)設計該機的兩種指令格式，標出各字段位數并給出操作碼編碼(2)該機允許使用多少個可編址的通用寄存器，多少個變址寄存器？(3)計算操作碼的平均碼長。

（1）35%0025%0120%1010%11005%11013%11102%1111

(2)為了加快使用頻率高的指令的執行速度，設計時，讓操作碼長度只有2位的3條指令的操作在通用寄存器之間進行，而其它的指令則在寄存器和存儲器之間進行。由于R-R型指令長度為8位，操作碼占2位，因此源、目的寄存器編碼部分各占3位，其格式如下：

(3)由變址尋址的位移量范圍(-128～+127)可知，R-M型指令格式中偏移地址占8位，由于操作碼占4位，源寄存器編碼占3位，R-M型指令長度為16位，因此變址寄存器的編碼只占1位，(4)(2)根據(1)中設計的指令格式，通用寄存器編碼占3位，變址寄存器編碼占1位可知：該機允許使用8個可編址的通用寄存器和2個變址寄存器。

(3)根據表2.4可計算操作碼的平均碼長為：pi?li=0.35×2+0.25×2+0.2×2+0.1×4+0.05×4+0.03×4+0.02×4 =2.4位

第二篇：計算機系統結構心得體會

計算機系統結構心得體會

計算機系統結構安排在大學最后一個課程學期上課，這也讓我有不一樣的感覺，除了從課程學到專業知識之外，我也體會了計算機的樂趣。

計算機系統結構指的是什么? 是一臺計算機的外表? 還是是指一臺計算機內部的一塊塊板卡安放結構? 都不是，那么它是什么? 計算機系統結構就是計算機的機器語言程序員或編譯程序編寫者所看到的外特性。所謂外特性，就是計算機的概念性結構和功能特性。用一個不恰當的比喻一，比如動物吧，它的“系統結構”是指什么呢? 它的概念性結構和功能特性，就相當于動物的器官組成及其功能特性，如雞有胃，胃可以消化食物。至于雞的胃是什么形狀的、雞的胃部由什么組成就不是“系統結構”研究的問題了。

而我在學習這門課程的時候遇到最為困難的問題是流水線問題，包括流水線的工作方式以及流水線的調度對我來說都難以掌握。后來，我請教了同班同學，他們實實在在地給我講了一遍概念，我從模糊認識也瞬間到了清晰理解。這讓我深刻的感到學習不能偷懶，越難的問題越要弄懂概念，越要花時間分析最基本的問題。

是的，計算機系統結構是非常重要的，在計算機學習中起到十分重要的作用。我印象最為深刻的是有趣的上課方式和可愛的老師。

上這門課的老師是我們的張老師，除了專業知識非常淵博之外，課堂相對來說非常民主。最令我覺得有趣的是，老師點到的時候會很搞笑，由于是三個班和在一起上課的，所以老師的名單總是不齊，所以點名會浪費一部分課堂時間。作為學生時代的我們，多多少少還是喜歡這樣的狀況的，課堂可以偷懶放松幾分鐘是非?？释?。正是因為這樣，我也喜歡上這門課程了，也喜歡老師點名，并且很享受這種“小偷懶”，上課效率也特別好。說到老師民主，還有一點，這門課作為考察課，關于考察方式老師也尊重我們的意見，把本來原定的閉卷考試換成課堂考核了，這點也讓學生萬分佩服。是的，張老師就是這樣一個輕松的老師。

時間特別快，計算機系統結構作為大學最后一門課程，我想是讓我們從大體概括整個計算機專業吧！最后感謝張老師這一學期對我們教授以及付出！

第三篇：計算機網絡技術填空題總結

計算機網絡技術填空題總結

1、數據可定義為有意義的實體，它涉及到事物的存在形式，數據可分為______和_______兩大類。

2、信號是數據的電子或電磁編碼。對應于模擬數據和數字數據，信號也可分為______和______兩大類。

3、通信過程中產生和發送信息的設備或計算機叫做______；接收和處理信息的設備或計算機叫_______；兩者之間的通信線路叫做______。

4、數字數據可以用模擬信號來表示，此時要利用____將數字數據轉換成模擬數信號。

5、模擬數據可以用數字信號來表示。對于聲音數據來說，完成模擬數據和數字信號轉換功能的設施是_____。

6、數字數據還可以直接用二進制形式的數字脈沖信號來表示，但了為了改善其傳播特性，一般先要對二進制數據進行______。

7、信號在傳輸一定距離之后會發生衰減。為了實現長距離傳輸，模擬傳輸系統要用_____來增強信號中的能量:數據傳輸系統則需要使用_______。

8、模擬信號傳輸的數字信號傳輸是兩種傳輸方式，目前遠程通信中，_____的使用更為廣泛，但____將是今后數據通信的發展方向。

9、數據通信系統是以_____為中心，用____連接分布在異地的數據終端設備，以實施數據傳輸的一種系統。

10、數據通信技術的指標主要有______、____和______。

11、通信有兩種基本試,即_____和_______。通常情況下，____用于近距離通信，______用于距離較遠的通信。在計算機網絡中，____方式更具有普通意義。

12、串行數據通信的方向性結構有三種,即____、___和____。____數據傳輸只支持數據在一個方向上傳輸，_____數據傳輸允許數據在兩個方向上非同時傳輸，_____數據傳輸則允許數據同時在兩個方向上傳輸。

13、數據信號變成音頻信號的過程稱____，音頻信號逆變換成對應數字信號的過程稱____。把調制和解調功能合做成一個設備，稱作_____。

14、模擬信號傳輸的基礎是載波，載波具有三大要素：即____、____和____。

答案：

1、模擬數據、數字數據

2、模擬信號、數字信號。

3、信源，信宿、信道

4、調制解調器（MODEM）

5、編碼解碼器（CODEC）

6、編碼

7、放大器 中繼器

8、模擬信號傳輸 數字信號傳輸

9、計算機、通信線路

10、數據傳輸率、信道容量、誤碼率

11、串行方式、并行方式，并行方式，串行方式，串行方式。

12、單工、半雙工、全雙工，單工，半雙工，全雙工。

13、調制、解調，調制解調器

14、幅度、頻率、相位

第四篇：計算機系統結構期末知識點總結(DOC)

單元1 1.系統結構：由程序員設計者所看到的一個計算機系統的屬性，及概念性結構和功能特性。2.層次結構：第0級和第1級具體實現機器指定功能的中央控制部分；第二級是傳統機器語言機器；第三級是操作系統機器；第四級是匯編語言機器；第五級是高級語言機器；第六級是應用語言機器；

電子線路--微程序機器級--傳統機器級--操作系統級---匯編語言級--高級語言級--應用語言級 4.Amdahl定律：系統中某一部件由于采用某種更快的執行方式后整個系統性能的提高與這種執行方式的使用頻率或占用總執行時間的比例有關。

5.9.CPU時間：一個程序所花的CPU時間（CPU的執行時間，不包括I/O等待時間）。CPU時間=CPU時鐘周期數*時鐘周期長度=CPU時鐘周期數/頻率 CPU時間 ＝（CPI×IC（指令條數））/ 頻率

時鐘周期：由于計算機的時鐘速度是固定的，它的運行周期稱為時鐘周期。10.CPI（Cycle Per instruction）：每條指令執行時所花費的平均時鐘周期數。IC：每個時鐘周期平均執行的指令條數

CPI ＝ CPU時鐘周期數 / IC 則 CPU時間 ＝（CPI×IC）/ 頻率

11.Te：一個標準測速程序的全部執行時間 Ti:其中所有第i種指令的累計時間

13.MIPS(每秒百萬條指令數):衡量機器性能的唯一可靠的標準就是真正的執行程序的時間，可以用MIPS來作為衡量程序執行時間的一個指標。優點：直觀、方便。主要缺點:(1)不同指令的執行速度差別很大(2)指令使用頻度差別很大（3）有相當多的非功能性指令

單元2 2.數據表示是指計算機硬件能夠直接識別，可以被指令系統直接調用的那些數據類型。例如：定點、邏輯、浮點、十進制、字符、字符串、堆棧和向量等

3.數據表示原則：1）縮短程序的運行時間。2）減少CPU與主存儲器之間的通信量。3）這種數據表示的通用性和利用率

4.零地址空間個數：三個零地址空間，兩個零地址空間，一個零地址空間，隱含編址方式。并行存儲器的編址技術：高位交叉編址，低位交叉編址。

7.高位交叉編址：擴大存儲器容量。低位交叉編址：提高存儲器速度。

者一個存儲器操作數。對于存儲器操作數來說，由尋址方式確定的存儲器地址為有效地址。9.多種尋址方式：顯著地減少程序的指令條數，可能增加計算機的實現復雜度和指令的CPI。10.尋址方式：立即數尋址方式，寄存器尋址方式，主存尋址方式（直接尋址、間接尋址、變址尋址），堆棧尋址方式。

11.指令格式的設計：確定指令字的編碼方式，包括操作碼字段和地址碼字段的編碼和表示方式。

指令格式的優化：如何用最短的位數來表示指令的操作信息和地址信息。12.操作碼的三種編碼方法：固定長度、Huffman編碼、擴展編碼 操作碼優化的程度可以用信息熵來衡量。

H???pi?log2pii?1n

表示用二進制編碼表示n個碼點時，理論上的最短平均編碼長度。信息冗余量為：R=1-（H/平均碼長）

13.碼長表示法：哈弗曼樹、2-4等長擴展編碼，1-2-3-5（3-4）擴展編碼、2-8擴展編碼法、3-7擴展編碼法：長碼的前綴不能是短碼的操作碼 14.碼點表示法：15/15/15，8/64/512，計算擴展碼點：

1.若(16-x):(2的6次方-1)x=1:9 x=2，則擴展碼點為2 則雙地址的范圍為：0000-1101（14條）

單地址為：1110 *** **0，1111 *** **0 126條

零地址為：1110 111 111 *** ***，1111 111 111 *** *** 128條 2.單地址范圍：2的6次方-1=63 1111 000 000--1111 111 110 雙地址范圍：2的（6－2）次方-1=15 0000-1110 零地址范圍：1111 1111 1100 0000----1111 1111 1111 1111 15.單地址指令范圍為：2的n次方-1（留一個擴展碼點）

雙地址：2的n-2次方-1 零地址：2的n次方

縮短地址碼長度的方法：用一個短地址碼表示一個大地址空間

用間址尋址方式、變址尋址方式、寄存器間接尋址方式縮短地址碼長度 17.CISC（Complex Instruction Set Computer）：復雜指令系統

增強指令功能，把越來越多的功能交由硬件來實現，且指令的數量也是越來越多。18.RISC（Reduced Instruction Set Computer）：精簡指令系統 減少CPI是RISC思想的精華: Ｐ＝Ｉ· CPI · Ｔ

Ｐ是執行這個程序所使用的總的時間；Ｉ是這個程序所需執行的總的指令條數； 盡可能地把指令系統簡化，不僅指令的條數少，而且指令的功能也比較簡單。

RISC的設計是力爭一個最小化的指令集，每條指令只執行一個基本的計算，復雜的運算由基本指令構成的子程序來完成。為了達到最高速度，RISC設計限定指令為固定長度，并使得能在一個時鐘周期內執行一條指令。

19.設計RISC機器遵循的原則：1）采用簡單而又統一的指令格式，并減少尋址方式；指令字長都為32位或64位。2）指令的執行在單個機器周期內完成；(采用流水線機制)。3）只有load和store指令才能訪問存儲器，其它指令的操作都是在寄存器之間進行；4）大多數指令都采用硬連邏輯來實現；5）強調優化編譯器的作用，為高級語言程序生成優化的代碼；6）充分利用流水技術來提高性能 單元三

2.存儲器的主要性能：速度、容量、價格

3.Cache存儲系統：由Cache和主存儲器構成。主要目的：提高存儲器速度 4.虛擬存儲系統：由主存儲器和硬盤構成。主要目的：擴大存儲器容量 5.虛擬存儲系統：磁盤的地址空間而并不能被一般的指令訪問，而主存儲器的地址空間對于使用者來說又太小。所以虛擬存儲器系統為使用者另外設計一個虛擬地址空間，比主存儲器的實際空間大很多，采用與主存儲器同樣的隨機訪問方式。

6.命中率定義：CPU訪問存儲系統時，在M1中找到所需信息的概率。H=N1/(N1+N2)其中：N1是對M1存儲器的訪問次數,N2是對M2存儲器的訪問次數

整個存儲系統的訪問時間可以采用M1和M2的訪問周期T1、T2及命中率H來表示H=H*T1+(1-H)*T2 訪問效率e=T1/T=T1/[(H乘T1)+(1-H)T2]=1/[H+(1-H)T2/T1]=f(H,T2/T1)提高存儲系統速度的兩條途徑:一是提高命中率H;二是兩個存儲器的速度不要相差太大。并行訪問存儲器的沖突：取指沖突，讀操作數沖突，寫操作數沖突，讀寫沖突。7.三種虛擬存儲器：段式虛擬存儲器、頁式虛擬存儲器、段頁式虛擬存儲器。

虛擬存儲器的工作原理：1）多用戶虛擬地址。2）主存地址。3）程序執行時要根據虛擬地址找到主存地址。4）虛擬地址和主存地址之間的關系由地址映像體現出，而在程序執行時通過地址變換將用戶程序中的虛擬地址變成主存的實地址

虛擬存儲器的頁面替換算法：隨機算法，先進先出算法，最久沒有使用算法，最優替換算法 cache替換算法:隨機法,先進先出法FIFO,最近最少使用法LRU(堆棧法)8.影響命中率的因素：（1）程序在執行過程中的頁地址流況；（2）所采用的頁面替換算法；（3）頁面大??；（4）主存儲器的容量（5）所采用的頁面調度算法。9.（1）Cache命中率隨著他的容量的增大而提高；（2）（組相連映射）當cache的容量一定時，命中率隨著cache塊的增大而提高。（3）在組相連映射中命中率隨著組數的增加而減小10.兩種cache更新算法：寫直達法和寫回法。Cache預取算法：按需預取，恒預取，不命中預取。

11.Cache的地址映象與變換：

1.全相聯映象：主存中的任一塊可以被放置到Cache中的任意一個位置。

特點：空間利用率最高，沖突概率最低，實現最復雜。

2.直接映象：主存中的每一塊只能被放置到Cache中唯一的一個位置。

特點：空間利用率最低，沖突概率最高，實現最簡單。3.組相聯映象：主存中的每一塊可以被放置到Cache中唯一的一個組中的任何一個位置。

組相聯是直接映象和全相聯的一種折衷。

第四章：輸入輸出系統

輸入輸出系統的特點：異步性、實時性、與設備無關性

基本輸出輸出方式：程序控制方式、中斷方式、DMA方式（直接存儲器訪問方式）程序控制特點：優點：靈活性很好?？梢院苋菀椎馗淖兏髋_外圍設備的優先級 缺點：實現處理機與外圍設備并行工作困難。

中斷方式特點：(1)CPU與外圍設備能夠并行工作。(2)能夠處理異常事件。

(3)數據的輸入和輸出都要經過CPU。(4)用于連接低速外圍設備。

DMA方式特點：(1)外圍設備的訪問請求直接發往主存儲器，數據的傳送過程不需要CPU的干預。(2)全部用硬件實現，不需要做保存現場和恢復現場等工作。(3)DMA控制器復雜，需要設置數據寄存器、設備狀態控制寄存器、主存地址寄存器、設備地址寄存器和數據交換個數計數器及控制邏輯等。(4)在DMA方式開始和結束時，需要處理機進行管理。DMA操作過程包括三個階段：DMA請求、DMA響應和數據傳送、傳送結束

DMA方式的特點：(1)外圍設備的訪問請求直接發往主存儲器，數據的傳送過程不需要CPU的干預。(2)全部用硬件實現，不需要做保存現場和恢復現場等工作。(3)DMA控制器復雜，需要設置數據寄存器、設備狀態控制寄存器、主存地址寄存器、設備地址寄存器和數據交換個數計數器及控制邏輯等。(4)在DMA方式開始和結束時，需要處理機進行管理。

中斷屏蔽：設置中斷屏蔽有三個用處：(1)在中斷優先級由硬件確定了的情況下，改變中斷源的中斷服務順序。(2)決定設備是否采用中斷方式工作。(3)在多處理機系統中，把外圍設備的服務工作分配到不同的處理機中。

中斷屏蔽的實現方法：1）每級中斷源設置一個中斷屏蔽位。2）改變處理機優先級

中斷屏蔽以后，中斷源的優先級不會發生改變，動態的改變服務的順序，響應的順序由硬件決定，無法改變。

兩種方法的不同：(1)兩者使用的概念不同。前者使用中斷屏蔽； 后者使用中斷優先級(2)需要屏蔽碼的位數不同。前者所需要的屏蔽位數比較多； n：log2（n+1）

(3)可屏蔽的中斷源數量和種類不同。前者可以任意屏蔽掉一個或幾個中斷源，后者只能屏蔽掉比某一個優先級低的中斷源

通道的種類：字節多路通道(為多臺低速或中速的外設服務,打印機)、選擇通道(為多臺高速外圍設備服務)、數組多路通道(適用于高速設備；磁盤等設備)；

字節多路通道能夠正常的工作，即不丟失數據，可以采用以下幾種方式：（1）：增加通道的最大流量；（2）：動態改變設備的優先級；（3）：增加緩沖存儲器；

第五章：標量處理機

流水線技術：把一個重復的過程分解為若干個子過程，每個子過程由專門的功能部件來實現。把多個處理過程在時間上錯開，依次通過各功能段，這樣，每個子過程就可以與其它的子過程并行進行。

線性流水線：流水線的各段串行連接，沒有反饋回路。數據通過流水線中的各段時，每一個段最多只流過一次。

非線性流水線：流水線中除了有串行的連接外，還有反饋回路 流水線中的每個子過程及其功能部件稱為流水線的級或段，段與段相互連接形成流水線。流水線的段數稱為流水線的深度。

吞吐率：在單位時間內流水線所完成的任務數量或輸出結果的數量 Tp=n/Tk n：任務數 Tk：處理完成n個任務所用的時間 流水線的瓶頸段：流水線中這種時間最長的段。

解決流水線瓶頸問題的常用方法：細分瓶頸段，重復設置瓶頸段

加速比：完成同樣一批任務，不使用流水線所用的時間與使用流水線所用的時間之比。假設：不使用流水線（即順序執行）所用的時間為Ts，使用流水線后所用的時間為Tk，則該流水線的加速比為：S=Ts/Tk 流水線沖突是指對于具體的流水線來說，由于相關的存在，使得指令流中的下一條指令不能在指定的時鐘周期執行。

流水線沖突有3種類型：結構沖突：因硬件資源滿足不了指令重疊執行的要求而發生的沖突。數據沖突：當指令在流水線中重疊執行時，因需要用到前面指令的執行結果而發生的沖突。控制沖突：流水線遇到分支指令和其它會改變PC值的指令所引起的沖突 1：流水線：流水線需要有通過時間和排空時間

通過時間：第一個任務從進入流水線到流出結果所需的時間。排空時間：最后一個任務從進入流水線到流出結果所需的時間 時間最長的段將成為流水線的瓶頸

按照流水線中是否有反饋回路可以分為線性流水線與非線性流水線 非線性流水線的調度問題：確定什么時候向流水線引進新的任務，才能使該任務不會與先前進入流水線的任務發生沖突——爭用流水段

流水線的性能指標：吞吐率：在單位時間內流水線所完成的任務數量或輸出結果的數量 TP=n/T(n:任務數 T：處理完成n個任務所用的時間)多指令流水線技術：CPI<1 超標量處理機：多流水線的調度問題：順序發射順序完成；順序發射亂序完成；亂序發射亂序完成;超標量處理機：一個時鐘周期內能夠同時發射多條指令的處理機 超流水處理機:一個周期內能夠分時發射多條指令的處理機

超標量超流水處理機:超標量技術和超處理機技術的結合。即在一個時鐘周期中分時發射n次，每次同時發射m條指令。超標量超流水線處理機在一個時鐘周期發射nm條指令。超流水處理機與超標量處理機比較：(1)提高處理機性能的不同方法：超標量處理機是通過增加硬件資源為代價來換取處理機性能的;超流水線處理機則通過各硬件部件充分重疊工作來提高處理機性能。(2)兩種不同并行性：超標量處理機采用的是空間并行性;超流水處理機采用的是時間并行性。

相對性能順序（高-低）:超標量處理機,超標量超流水線處理機，超流水線處理機

第六章：向量處理機

向量由一組有序、具有相同類型和位數的元素組成，特別適合流水處理；

在有些流水線處理機中，為了充分發揮流水線處理機的效率，實現高性能計算，設置了向量數據表示和相應的向量指令，稱為向量處理機

不具有向量數據表示和相應的向量指令的流水線處理機，稱為標量處理機 向量處理機的結構：存儲器-存儲器型結構（向量長度不受限）；寄存器-寄存器型結構(講過)兩條向量指令占用功能流水線和向量寄存器的4種情況：（1）：指令不相關（2）：功能部件沖突（3）：源寄存器沖突（4）：目的寄存器沖突 采用鏈接技術：具有先寫后讀的兩條指令；當前一條指令的結果寄存器是后一條指令的源寄存器、且不存在任何其他沖突時，就用鏈接技術；

s=(12+8+4)/15=1.6 E=24/75=32% 計算流水線實際吞吐率TP和效率η。設有兩個向量C和D，各有4個元素，在圖中的靜態雙功能流水線上工作。其中，1->2->3->5組成加法流水線，1->4->5組成乘法流水線。設每個流水線所經過的時間均為Δt，而且流水線的輸出結果可以直接返回到輸入或暫存于相應的緩沖寄存器中，其延遲時間和功能切換所需要的時間都可以忽略不計。求：該流水線的實際吞吐率TP和效率η。

第五篇：計算機原理及系統結構復習題

《計算機原理及系統結構》復習題

一、選擇題

1.下列數中最大的數是（A）。A．（10011001）2 B。（227）8 C。（98）16 D。（152）10 2.下列有關運算器的描述中，（C）是正確的。

A.只做算術運算，不做邏輯運算 B.只做加法

C.能暫時存放運算結果 D.既做算術運算，又做邏輯運算 3.透明性是指（A）。

A．某一事物或屬性實際存在，但從某種角度來看好象不存在，或者說看不出來。B．某一事物或屬性不存在，但感覺好象存在，或者說看起來存在。

C．某一事物或屬性實際存在，但從任何角度來看好象不存在，或者說看不出來。D．某一事物或屬性不存在，但從某種角度來看好象存在，或者說看起來存在。4.浮點數中尾數的位數主要影響（D）。A．可表示數在數軸上分布的離散程度 B．可表示數的范圍和精度 C．可表示數的范圍 D．可表示數的精度

5.I/O的系統結構直接影響計算機系統的性能，包括主存、CPU利用率、（D）、I/O速度和系統的兼容性等。

A．指令執行速度 B．I/O訪問速度 C．系統總線 D．系統吞吐量

6.設由M1和M2構成二級存儲層次，其空間關系為CPU－M1－M2，則下列關于命中率H的描述中正確的是(A)。

A．命中率H是CPU產生的邏輯地址能在M1中訪問到的概率 B．命中率H是CPU產生的邏輯地址能在M2中訪問到的概率

C．命中率H是CPU產生的邏輯地址能在M1或M2中訪問到的最大概率 D．命中率H是CPU產生的邏輯地址能在M1或M2中訪問到的最小概率 7.設置“相關專用通路”解決通用寄存器數相關問題的代價是（D）。A．浪費人力 B．浪費財力 C．降低速度 D．增加設備 8.CPU主要包括（B）。

A.控制器 B.控制器、運算器、cache C.運算器和主存 D.控制器、ALU和主存 9.設變址寄存器為X，形式地址為D，（X）表示寄存器X的內容，這種尋址方式的有效地址為（A）。

A.EA=(X)+D B.EA=(X)+(D)C.EA=((X)+D)D.EA=((X)+(D))10.定點16位字長的字，采用2的補碼形式表示時，一個字所能表示的整數范圍是（A）。15 15 15 A-2~ +（2-1）B-（2–1）~ +（2–1）15 15 15 15C-（2+1）~ +2D-2 ~ +2 11.交叉存貯器實質上是一種（A）。A 模塊式存貯器，它能并行執行多個獨立的讀寫操作 B 模塊式存貯器, 它能串行執行多個獨立的讀寫操作

C 整體式存貯器，它能并行執行一個獨立的讀寫操作 D 整體式存貯器，它能串行執行多個獨立的讀寫操作

12.流水CPU 是由一系列叫做“段”的處理線路所組成，和具有m個并行部件的CPU相比，一個 m段流水CPU（A）。

A 具備同等水平的吞吐能力 B不具備同等水平的吞吐能力 C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力 13.CRT的分辨率為1024×1024像素，像素的顏色數為256，則刷新存儲器的容量為（B）。A 512KB B 1MB C 256KB D 2MB 14.為了便于實現多級中斷，保存現場信息最有效的辦法是采用（B）。A 通用寄存器 B 堆棧 C 存儲器 D 外存 15.微程序控制器中，機器指令與微指令的關系是（B）。A.每一條機器指令由一條微指令來執行

B.每一條機器指令由一段微指令編寫的微程序來解釋執行 C.每一條機器指令組成的程序可由一條微指令來執行 D.一條微指令由若干條機器指令組成

16.目前我們所說的個人臺式商用機屬于（D）。

A.巨型機 B.中型機 C.小型機 D.微型機 17.EPROM是指（D）。

A.讀寫存儲器 B.只讀存儲器

C.可編程的只讀存儲器 D.光擦除可編程的只讀存儲器 18.設［X］補=1.x1x2x3x4，當滿足（A）時，X >-1/2成立。

Ａ．x1必須為1，x2x3x4至少有一個為1 Ｂ．x1必須為1，x2x3x4任意 Ｃ．x1必須為0，x2x3x4至少有一個為1 Ｄ．x1必須為0，x2x3x4任意 19.在主存和CPU之間增加cache存儲器的目的是（C）。A.增加內存容量 B.提高內存可靠性

C.解決CPU和主存之間的速度匹配問題 D.增加內存容量，同時加快存取速度 20.系統總線中地址線的功能是（D）。

A.用于選擇主存單元地址 B.用于選擇進行信息傳輸的設備

C.用于選擇外存地址 D.用于指定主存和I/O設備接口電路的地址 21.采用DMA方式傳送數據時，每傳送一個數據要占用（D）的時間。

A.一個指令周期 B.一個機器周期 C.一個時鐘周期 D.一個存儲周期 22.若浮點數用補碼表示，則判斷運算結果是否為規格化數的方法是（C）。A 階符與數符相同為規格化數 B 階符與數符相異為規格化數

C 數符與尾數小數點后第一位數字相異為規格化數 D數符與尾數小數點后第一位數字相同為規格化數

23.用某個寄存器中操作數的尋址方式稱為（C）尋址。A 直接 B 間接 C 寄存器直接 D 寄存器間接 24.同步控制是（C）。A 只適用于CPU控制的方式 B 只適用于外圍設備控制的方式 C 由統一時序信號控制的方式 D 所有指令執行時間都相同的方式

25.匯編語言程序經（）的（）轉換成機器語言程序。A A．匯編程序，翻譯 B．編譯程序，解釋 C．微指令程序，解釋 D．應用程序包，翻譯

26.透明性是指客觀存在的事物或屬性（D）看不到。A．從軟件角度 B．從硬件角度 C．從任何角度 D．從某種角度 27.（B）是計算機實現研究的內容。A．寄存器組織 B．器件技術

C．I/O結構 D．專用部件的設置

28.數據表示指的是能由（A）直接識別和引用的數據類型。A．硬件 B．軟件 C．機器語言 D．數據結構

29.為避免浮點數運算中因對階造成的精度和有效值的過多損失，在機器中階碼一般采用（D）進制。

A．十六進制 B．十進制 C．八進制 D．二進制

30.低性能單用戶計算機I/O系統的設計主要考慮解決好（A）在速度上的巨大差距。A．CPU、主存、I/O設備

B．CPU、I/O設備、磁盤控制器

C．磁盤控制器、設備控制器、總線控制器 D．硬盤、軟盤、光盤

二、填空題

1．總線按用途分為 和 兩類。專用，非專用

2．段頁式存儲管理是把 機械等分成固定大小的頁，按模塊分成段，每個段又分成與主存頁面大小相同的頁。主存，程序 3．在流水線相關處理中，采用異步流動會產生 和。“寫-寫相關” “先讀后寫相關”

4．主存儲器的性能指標主要是__________、__________、存儲周期和存儲器帶寬。

存儲容量 存取時間

5．運算器的兩個主要功能是：__________，__________。算術運算 邏輯運算

6．存儲器和CPU連接時，要完成__________的連接；__________的連接和__________的連接，方能正常工作。地址線 數據線 控制線

7．虛擬存儲器指的是__________層次，它給用戶提供了一個比實際__________空間大得多的__________空間.主存— 外存 主存 虛擬地址

8.計算機硬件由___ ____、__ _____、存儲器、輸入設備和輸出設備五大部件組成。運算器，控制器

9.八進制數37.4Q轉換成二進制數為__________。11111.1B 10.在浮點加減法運算過程中，在需要_________或__________時，尾數向右移位。

對階，向右規格化

11.指令通常由_________和__________兩部分組成。操作碼，地址碼 12.要組成容量為4K*8位的存儲器，需要_____片4K*1位的靜態RAM芯片并聯，或者需要__ _片1K*8位的靜態RAM芯片串聯。8，4 13.根據目前常用的存儲介質可以把存儲器分為___________、_________和光存儲器三種。磁表面存儲器，半導體存儲器

14.主機CPU和IOP之間的通信，原則上是通過共享_________來實現的。主存儲器 15．DMA數據傳送過程可以分為________、數據塊傳送和__________三個階段。傳送前預處理，傳送后處理

16.漢字在計算機內部存儲、傳輸和檢索的代碼稱為漢字______，漢字輸入碼到該代碼的變換由______來完成。內碼，代碼轉換程序

17.顯示器的刷新存儲器（或稱顯示緩沖器）的容量是由_________和_________決定的。圖象分辨率，灰度級

18.80386支撐的兩種操作方式是_______和________。實方式，保護方式 19．磁表面存儲器主要技術指標有______、______、______、數據傳輸率。存儲密度、存儲容量、平均存取時間

20.主機CPU和IOP之間的通信，原則上是通過共享_________來實現的。主存儲器

三、問答題

1． 軟件和硬件在什么意義上是等效的？在什么意義上又是不等效的？ 答：（1）等效性：軟件和硬件在邏輯功能上是等效的。

（2）軟件的功能可用硬件或固件完成。（3）硬件的功能也可用軟件模擬完成。

（4）不等效性：軟件和硬件實現的性能價格比不同，實現的難易程度不同。

2． Huffman壓縮概念的基本思想是什么？

答：Huffman壓縮概念的基本思想是：當各種事件發生概率不均等時，采用優化技術對發生概率最高的事件用最短的位數來表示，而對發生概率較低的事件，允許用較長的位數來表示。

3． 什么是中斷源？簡要說明中斷分類的目的。答：（1）中斷源：引起中斷的來源。

（2）中斷分類目的：中斷源很多，若都形成單獨程序入口，則硬件復雜，代價大，故進行分類。

（3）中斷分類方法：把性質相近的中斷源歸為一類。

4． 說明在頁式虛擬存儲器管理中，為什么要使用快表（TLB表），它與保存在內存中的頁表是什么關系？

答：（1）程序具有局部性，對頁表內各行的使用不是隨機的，而是簇聚在一起的，即在一段時間內只使用到表中很少的幾行。

（2）所以，可以使用一個比全部的頁表的內容少很多的目錄表（即快表）來提高查找的時間。快表又稱TLB，它是頁表的一小部分。

（3）快表用相聯存儲器實現。

（4）快表由成對的虛頁號和實頁號組成。

5． 試推導磁盤存貯器讀寫一塊信息所需總時間的公式

答：設讀寫一塊信息所需總時間為Tb，平均找到時間為Ts，平均等待時間為TL，讀寫一塊信息的傳輸時間為Tm，則：Tb=Ts＋TL＋Tm。假設磁盤以每秒r的轉速率旋轉，每條磁道容量為N個字，則數據傳輸率=rN個字/秒。又假設每塊的字數為n，因而一旦讀寫頭定位在該塊始端，就能在Tm≈（n / rN）秒的時間中傳輸完畢。TL是磁盤旋轉半周的時間，TL=（1/2r）秒，由此可得： Tb=Ts＋1/2r＋n/rN 秒

6． 舉例說明什么是部件級流水、處理機級流水和系統級流水

答：（1）部件級流水是指構成處理機部件內各子部件之間的流水，如運算器內浮點加運算的流水

（2）處理機級流水是指構成處理機各個部件之間的流水，如取指、分析和執行操作的流水

（3）系統級流水是指系統的多個處理機之間的流水，如宏流水

7． 說明程序查詢方式與中斷方式各自的特點。

答：程序查詢方式，數據在CPU和外圍設備之間的傳送完全靠計算機程序控制，優點是硬件結構比較簡單，缺點是CPU效率低，中斷方式是外圍設備用來“主動”通知CPU，準備輸入輸出的一種方法，它節省了CPU時間，但硬件結構相對復雜一些。

8． 在寄存器—寄存器型，寄存器—存儲器型和存儲器—存儲器型三類指令中，哪類指令的執行時間最長？哪類指令的執行時間最短？為什么？

答：寄存器-寄存器型執行速度最快,存儲器-存儲器型執行速度最慢。因為前者操作數在寄存器中，后者操作數在存儲器中，而訪問一次存儲器所需的時間一般比訪問一次寄存器所需時間長。

9． 試推導磁盤存貯器讀寫一塊信息所需總時間的公式。

答：設讀寫一塊信息所需總時間為Tb，平均找到時間為Ts，平均等待時間為TL，讀寫一塊信息的傳輸時間為Tm，則：Tb=Ts＋TL＋Tm。假設磁盤以每秒r的轉速率旋轉，每條磁道容量為N個字，則數據傳輸率=rN個字/秒。又假設每塊的字數為n，因而一旦讀寫頭定位在該塊始端，就能在Tm≈（n / rN）秒的時間中傳輸完畢。TL是磁盤旋轉半周的時間，TL=（1/2r）秒，由此可得： Tb=Ts＋1/2r＋n/rN 秒

10． 試述由中間開始的設計思路及其優點。答：

“由中間開始”設計思路：先定義軟、硬件交界面，然后由這個中間點分別往上、往下進行軟件和硬件設計。

優點：

（1）既考慮到現有的硬器件，又考慮到可能的應用所需的算法和數據結構。（2）軟件和硬件并行設計。（3）縮短系統設計周期。（4）設計過程中可交流協調。

（5）是一種交互式的、較好的設計方法。

11． 簡述幾種耦合度的特征。答：

（1）耦合度反映多機系統中各機間物理連接的緊密度和交叉作用能力的強弱。（2）耦合度有三種：最低耦合、松散耦合和緊密耦合。

（3）最低耦合系統的特點：各計算機之間除通過某種存儲介質外無物理連接，也無共享的聯機硬件資源。（4）松散耦合系統的特點：多臺計算機通過通道或通信線路實現互連，共享某些如磁盤、磁帶等外圍設備。

（5）緊密耦合系統的特點：多臺計算機經總線或高速開關互連，共享主存，有較高的信息傳輸速率，可實現數據集一級、任務級、作業級并行。

12.簡述頁式存儲管理的地址變換過程，并畫圖示意。

答：

（1）頁式存貯管理方式將主存空間和程序空間都機械等分成大小相同的頁面，程序的起點必須處在主存中某一個頁面位置的起點。

（2）頁式存儲管理的多用戶虛地址表示為：用戶標志＋用戶虛頁號＋頁內位移。（3）地址變換過程：

① 由用戶標志找到相應的頁表基址寄存器，找出該程序的頁表基址。② 由頁表基址和用戶虛頁號找到頁表中相應表項。③ 若裝入位＝“1”，表明該頁已裝入主存，否則產生缺頁中斷，從輔存中調頁到主存。④ 形成主存地址：實頁號＋頁內位移。（4）示意圖：參考教材第92頁圖4.13。

13.簡述段式存儲管理的地址變換過程，并畫圖示意。

答：

（1）段式存貯管理將程序按邏輯意義分段，用段表中每一行的裝入位來記錄程序中每個段是否已裝入了主存。

（2）段式存儲管理的多用戶虛地址表示為：程序號＋段號＋段內位移。（3）地址變換過程：

① 由程序號找到相應的段表基址寄存器，找出該程序的段表基地址和段表長度。② 若段表長度>段號，則越界，否則正常。③ 按段表基址和段號找到段表中相應的一行。④ 若裝入位＝“1”，表明該段已裝入主存，否則產生缺段中斷，從輔存中調段到主存。⑤ 形成主存地址：段表中相應行的段在主存的起始地址+段內位移。（4）示意圖：參考教材第90頁圖4.11。

14.集中式仲裁有幾種方式？畫出獨立請求方式的邏輯圖，說明其工作原理。答：有三種方式：鏈式查詢方式、計數器定時查詢方式、獨立請求方式。獨立請求方式結構圖如圖：

15.CPU結構如圖所示，其中有一個累加寄存器AC，一個狀態條件寄存器，各部分之間的連線表示數據通路，箭頭表示信息傳送方向。（1）標明圖中四個寄存器的名稱。

（2）簡述指令從主存取到控制器的數據通路。

（3）簡述數據在運算器和主存之間進行存 / 取訪問的數據通路。

答：

（1）a為數據緩沖寄存器 DR，b為指令寄存器 IR，c為主存地址寄存器，d為程序計數器PC。

（2）主存 M →緩沖寄存器 DR →指令寄存器 IR →操作控制器。(3)存貯器讀 ：M →DR →ALU →AC 存貯器寫 ：AC →DR →M