第一篇：多功能數字鐘

課程設計任務書

學生姓名：專業班級：指導教師：工作單位：題目:多功能數字鐘的設計與實現初始條件：

本設計既可以使用集成譯碼器、計數器、定時器、脈沖發生器和必要的門電路等，也可以使用單片機系統構建多功能數字鐘。用數碼管顯示時間計數值。

要求完成的主要任務:（包括課程設計工作量及技術要求，以及說明書撰寫等具體要求）

1、課程設計工作量：1周。

2、技術要求：

1）設計一個數字鐘。要求用六位數碼管顯示時間，格式為00：00：00。

2）具有60進制和24進制（或12進制）計數功能，秒、分為60進制計數，時為24進制（或12進制）計數。

3）有譯碼、七段數碼顯示功能，能顯示時、分、秒計時的結果。

4）設計提供連續觸發脈沖的脈沖信號發生器，5）具有校時單元、鬧鐘單元和整點報時單元。

6）確定設計方案，按功能模塊的劃分選擇元、器件和中小規模集成電路，設計分電路，畫出總體電路原理圖，闡述基本原理。

3、查閱至少5篇參考文獻。按《******大學課程設計工作規范》要求撰寫設計報告書。全文用A4紙打印，圖紙應符合繪圖規范。

時間安排：

1、年月

2、年月日，方案選擇和電路設計。

3、年月日，電路調試和設計說明書撰寫。

4、年月

指導教師簽名：年月日 系主任（或責任教師）簽名：年月日

第二篇：多功能數字鐘課程設計

多功能數字鐘

朱安煙

（安陽師范學院 物電學院, 河南 安陽 455002）

摘要：時鐘相比具有更高的準確性和直觀性

因此得到了更加廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中

本設計采用六位LED

24小時計時方式根據數碼管動態顯示原理來進行顯示。用晶振產生振蕩脈加以分頻得到所需的鐘表秒脈沖,利用純數字電路，實現數字電子時鐘功能,時間重置功能。此次數字鐘的理圖設計，PCB圖的制作主要是基于altium designer軟件，利用proteus7.7軟件進行仿真，最終本設計實現24小時的時鐘計時、時間重置功能。

關鍵詞：LED數碼管

時序電路

邏輯電路

時鐘

校時引言

僅向。方案論證：

2.1方案一

由于是數字鐘的設計，可以用單片機AT89C51來實現計數功能，相對于純數字電路來講它具有功耗低、體積小、使用方便等優點。但在大二下半學期初期，對單片機方面的內容知識還不夠完善，加上用單片機為核心來做數字鐘還需做編程，對自身來說又是一難點。不過此法可以待以后，學習知識完善后再考慮。

2.2 方案二

繼而考慮到用原先學過的純數字電路來做，以74Ls160來做為計數的芯片，用六片分別實現 數字鐘的小時、分、秒、的計數，并用晶振加以分頻產生數字鐘所需的秒脈沖。

從以上兩種方案，很容易看出，采用方案二，用此法做即可以復習回顧早期學習的數電模電知識，又避免了單片機知識不足的問題，故用此法。結果與討論

3.1.1數字鐘主要計數芯片為74ls160其引腳圖如下：

這種同步可預置十進計數器是由四個D型觸發器和若干個門電路構成，內部有超前進位，具有計數、置數、禁止、直接（異步）清零等功能。對所有觸發器同時加上時鐘，使得當計數使能輸入和內部門發出指令時輸出變化彼此協調一致而實現同步工作。這種工作方式消除了非同步（脈沖時鐘）計數器中常有的輸出計數尖峰。緩沖時鐘輸入將在時鐘輸入上升沿觸發四個觸發器。這種計數器是可全編程的，即輸出可預置到任何電平。當預置是同步時，在置數輸入上將建立一低電平，禁止計數，并在下一個時鐘之后不管使能輸入是何電平，輸出都與建立數據一致。清除是異步的（直接清零），不管時鐘輸入、置數輸入、使能輸入為何電平，清除輸入端的低電平把所有四個觸發器的輸出直接置為低電平。超前進位電路無須另加門，即可級聯出n位同步應用的計數器。它是借助于兩個計數使能輸入和一個動態進位輸出來實現的。兩個計數使能輸入（ENP和ENT）計數時必須是高電平，且輸入ENT必須正反饋，以便使能動態進位輸出。因而被使能的動態進位輸出將產生一個高電平輸出脈沖，其寬度近似等于QA輸出高電平。此高電平溢出進位脈沖可用來使能其后的各個串聯級。使能ENP和ENT輸入的跳變不受時鐘輸入的影響。電路有全獨立的時鐘電路。改變工作模式的控制輸入（使能ENP、ENT或清零）縱使發生變化，直到時鐘發生為止，都沒有什么影響。計數器的功能（不管使能、不使能、置數或計數）完全由穩態建立時間和保持時間所要求的條件來決定。

管腳說明： CLR:清零復位端

當輸入為低電平時有效

CLK：時鐘信號接收端

A~D:讀入

QA~QD:輸出

ENT、ENP置一時芯片正常工作

LOAD:置數端

RCO：信號輸出端

GND：接地

Vcc：接高

工作方式：

3.1.2 7段LED數碼管

3.1.3 32.768KHZ晶振

32.768KHZ是一個標準的頻率，晶振頻率的應用主要有以下幾個方面的參數：尺寸、負載電容、頻率偏差、應用范圍。按尺寸外形來分主要分為插件和貼片的；插件的主要有2*

6、3*

8、49s 等，貼片的就有很多種了，跟據各公司的設計可的型號有很多，例如：日本KDS晶振就有49SMD、DST310S、SM—14J、DST520、DST410S等。

3.1.4 CD4060分頻器

CD4060由一振蕩器和14級二進制串行計數器位組成，振蕩器的結構可以是RC或晶振電路，CR為高電平時，計數器清零且振蕩器使用無效。所有的計數器位均為主從觸發器。在CP1(和CP0)的下降沿計數器以二進制進行計數。在時鐘脈沖線上使用斯密特觸發器對時鐘上升和下降時間無限制 引腳功能：

/CP1：時鐘輸入端

/CP0：時鐘輸出端

/CP0：反相時鐘輸出端

Q4~Q10，Q12~Q14：計數器輸出端

/Q14：第14級計數器反相輸出端

VDD：電源正

VSS：電源負

CR：清零端 3.1.5 74ls48

功能介紹：

74LS48除了有實現7段顯示譯碼器基本功能的輸入（DCBA）和輸出（Ya～Yg）端外，7448還引入了燈測試輸入端（LT）和動態滅零輸入端（RBI），以及既有輸入功能又有輸出功能的消隱輸入/動態滅零輸出（BI/RBO）端。

由7448真值表可獲知7448所具有的邏輯功能：

（1）7段譯碼功能（LT=1，RBI=1）

在燈測試輸入端（LT）和動態滅零輸入端（RBI）都接無效電平時，輸入DCBA經7448譯碼，輸出高電平有效的7段字符顯示器的驅動信號，顯示相應字符。除DCBA = 0000外，RBI也可以接低電平，見表1中1～16行。

（2）消隱功能（BI=0）

此時BI/RBO端作為輸入端，該端輸入低電平信號時，表1倒數第3行，無論LT 和RBI輸入什么電平信號，不管輸入DCBA為什么狀態，輸出全為“0”，7段顯示器熄滅。該功能主要用于多顯示器的動態顯示。

（3）燈測試功能（LT = 0）

此時BI/RBO端作為輸出端，端輸入低電平信號時，表1最后一行，與 及DCBA輸入無關，輸出全為“1”，顯示器7個字段都點亮。該功能用于7段顯示器測試，判別是否有損壞的字段。

（4）動態滅零功能（LT=1，RBI=1）

此時BI/RBO端也作為輸出端，LT 端輸入高電平信號，RBI 端輸入低電平信號，若此時DCBA = 0000，表1倒數第2行，輸出全為“0”，顯示器熄滅，不顯示這個零。DCBA≠0，則對顯示無影響。該功能主要用于多個7段顯示器同時顯示時熄滅高位的零。

3.2 原理設計

整體電路設計方案：

3.2.1 振蕩電路設計

振蕩電路由振蕩器產生的脈沖，振蕩器是數字鐘的核心。振蕩器的穩定度及頻率的精度決定了數字鐘的精確程度，次處有555定時器和晶振兩種產生秒脈沖的方法：555振蕩器做振蕩源一般用于精確度要求不高的場合，由門電路組成的多諧振蕩器的振蕩周期不僅與時間常數RC有關，而且還取決于門電路的閾值電壓VTH，由于VTH容易受到溫度、電源電壓及干擾的影響，因此頻率穩定性較差，只能用于對頻率穩定性要求不高的場合?？紤]到振蕩頻率的精確度與穩定性固采用晶振做為振蕩源來實現振蕩電路，得時鐘脈沖更穩定，時間走的更準37.268KHz晶振 通過cd4060分頻器進行十四分頻得到0.5s的脈沖信號，再進行一個SN74LS74進行二分頻得到所需的秒脈沖信號：

3.2.2 校時電路設計

根據電路設計所知需要在分處和小時處需要校時，分別在分和時個位向十位進位處各加一開關，另一端接地并且在與地之間接100pf電容為防止按鍵抖動。

電路設計如下：

當開關處于自然位置時分十位clk端所接為高電平，當開關按下時則引入一低電平實其clk端有一個下降沿脈沖接入，使其產生了校時功能。

3.2.3顯示電路設計

顯示電路是用74ls48驅動七段共陰數碼管來作為時鐘顯示器。

電路設計如下：

3.2.4 計時電路設計

數字鐘的秒和分位都是從0到60循環計數的，所以可以用用異步清零法設計60進制計數器作為秒和分的計數器。用異步置數法設計小時所用的24進制計數器。秒、分位設計電路如下：

3.3 程序調試過程

在板子焊接好以后通上5V電源發現六Led燈只有三個能完整亮出來，其余的都不亮或是亮的不全，而且秒位不走，校時按鍵不管用。問題很多。

開始調試：

1、首先調試的是秒位為何不走，先測晶振石否起振，測量后發現晶振正常起振，然后從74ls160的clk端用示波器測試一下沒有脈沖信號輸入，則找74ls74的輸出口也無脈沖，以次往前推，最后測量出從74ls74輸入端有正確的脈沖輸入，輸出端卻無脈沖輸出。觀察后沒有連接錯誤，故用萬用表測vcc.end端都有正確的電平接入，再測量兩點間是否有漏焊現象，最后測出一處漏焊點使D端與Q端沒有接通。重新焊接后秒位正常計時。

2、秒位正常計時，但向秒的十位進位時總是顯示從8到19，查閱資料可知，在第一個160芯片到第二個160芯片中缺一個非門，充當延時作用，使個位計數到9再來一個脈沖下計數時再向前進位。加上非門進位正常了。

3、秒位向分位進位正常，但校時按鍵不能用，且分位向十分位不能進位，通過觀察焊接對比原理圖與pcb圖后發現，開關接地的一端弄反了，應是開關與接電容端相側對著的端接地。這個錯誤導致開關不能用，亦使分的十位端的74ls160芯片clk段一直接了地，故不能使其正常進位。修改過后則可以正常進位，且兩開關都能用了。

4、顯示小時位的第一個數碼管一直不亮，通過測量發現led數碼管沒有燒壞，能正常工作，通過對比PCB圖觀察沒有焊接錯誤，用萬用表測量則發現驅動次led的74ls48管沒有正常接地，連接跳線處有一虛焊，重新焊接后恢復正常。

5、但分向小時不能進位，由示波器觀察發現74ls160芯片clk端無脈沖輸入，但十分位有脈沖輸出，且導線也導通了，就觀察原理圖發現原理圖一處錯誤，分向時進位時是分滿60向前進一個脈沖，故分的TC端不用再接到時的CLK端了。找到錯誤后用鑷子將板上的銅線劃段，則正常進位了。

6、小時進位正常但顯示的不是24進制，顯示的是44進制，則推測可能是跳線連接錯誤，將顯示小時的十位 74ls160芯片接B端連接成接C端了，故使其顯示44進制，通過觀察、對比pcb圖，最后發現果然如此。修改過后小時為正常24進制了。

7、最后一個數碼管有三段老是不亮，觀察連接沒有錯誤，測量焊接也正常，最后用萬用表測量發現芯片沒有問題，那三段不亮的數碼管燒了。

8、調試好后在后來的觀察中發現從秒向分進位時有時一下進兩位，自己找不出來原因。問過老師后，老師說是由于防抖電容所致。嘗試著將電容先劃斷試了一下就沒有那種情況了。但此時校時開關由于抖動緣故，按一下有時跳3、4個位，校時不穩定了。結論

此數字鐘相對于機械鐘來說有低功耗，高精度，數字化顯示和不易損壞等特點。符合人們日常家居及辦公對鐘表的要求，可以作為家居、辦公等用表。

參考文獻

[1] 佘新平數學電子技術基礎 華中科技大學出版社 2009年

[2] 許樹玲 丁電寬 王晉 電子技術及實驗 內蒙古大學出版社2005年

[3] 佘新平數字電路設計·仿真·測試 華中大學出版社 2010年

附圖: 電路原理圖:

第三篇：多功能數字鐘設計

課程設計任務書

課程設計名稱學生姓名專業班級設計題目多功能數字鐘設計

一、課程設計目的1、綜合運用EDA技術，獨立完成一個課題的設計，考察運用所學知識，解決實際問題的能力；

2、結合理論知識，考察閱讀參考資料、文獻、手冊的能力；

3、進一步熟悉EDA技術的開發流程，掌握文件編輯、編譯、仿真、下載驗證等環節的實現方法和

應用技巧；

4、鍛煉撰寫研究報告、研究論文的能力；

5、通過本實踐環節，培養科學和嚴謹的工作作風。

二、設計內容、技術條件和要求

l、能進行正常的時、分、秒計時功能，分別由6個數碼顯示24小時、60分鐘的計數器顯示。

2、能利用實驗系統上的按鈕實現“校時”、“校分”功能；

（1）按下“SA”鍵時，計時器迅速遞增，并按24小時循環；

（2）按下“SB”鍵時，計時器迅速遞增，并按59分鐘循環，并向“時”進位；

（3）按下“SC”鍵時，秒清零；抖動的，必須對其消抖處理。

3、能利用揚聲器做整點報時：

（1）當計時到達59’50”時開始報時，頻率可為500Hz；

計滿23小時后回零；計滿59分鐘后回零。

（2）到達59’59”時為最后一聲整點報時，整點報時的頻率可定為lKHz。

4定時鬧鐘功能

5、用層次化設計方法設計該電路，用硬件描述語言編寫各個功能模塊。

6、報時功能。報時功能用功能仿真的仿真驗證，可通過觀察有關波形確認電路設計是否正確。

三、時間進度安排

1周：(1)完成設計準備，確定實施方案；(2)完成電路文件的輸入和編譯；(4)完成功能仿真。

2周：(1)完成文件至器件的下載，并進行硬件驗證；(2)撰寫設計說明書。

四、主要參考文獻

(1)譚會生、瞿遂春，《EDA技術綜合應用實例與分析》，西安電子科技大學出版社，2004

(2)曹昕燕、周鳳臣等，《EDA技術實驗與課程設計》，清華大學出版社，2006

指導教師簽字：2012年9月1日

第四篇：EDA實現多功能數字鐘

EDA實現多功能數字鐘

實

驗 報 告

專業班級：

學生姓名：

學生學號：

目錄

一、內容摘要

二、實驗要求

三、各底層模塊設計

四、總體方案

五、心得體會

一、實驗內容

利用 QuartusII 軟件，結合所學的數字電路的知識設計一個 24 時多功能數 字鐘，具有正常分、秒計時，動態顯示的功能。分析整個電路的工作原理，分別說明各子模塊的設計原理和調試、仿真、編 程的過程。

二、實驗任務：

用 FPGA 器件和 EDA 技術實現多功能數字鐘的設計

已知條件：

1、MAX+Plus 軟件

2、FPGA 實驗開發裝置

基本功能：

1、以數字形式顯示時、分、秒的時間；

2、小時計數器為 24 進制；

3、分、秒計數器為 60 進制。

三、底層模塊設計（電路原理圖及仿真）

1、小時計數器為24進制 電路原理圖

仿真圖

封裝圖

2、分、秒計時器都為60進制 電路原理圖

仿真圖

封裝圖

四、總體方案

按照上述實驗要求，本次電子數字時鐘實驗，通過兩個模 60 計數器及一個模 24 計數器級聯既可以實現計時模塊。多功能數字鐘的主體部分 電路原理圖

仿真圖

封裝圖

五、心得體會

剛剛開始覺得做這個電子實驗報告挺難的，因為對軟件的不熟悉和對這個實驗操作的也不熟悉，對著老師給的資料也做了很長時間，就是仿真的時候有些該注意的沒有注意，導致仿真失敗，但是后來還是自己慢慢拿的請教同學、老師哪里出了問題，后來才做出來了，把60進制的做出來了，后來的24進制按照老師給的電路原理圖也成功了仿真出來，我用了很長時間才編寫出來，現在看看，也沒有那么難了。同時請教老師，和同學、通過實驗掌握一些邏輯組合器件的基本功能和用法?？傊?，我很感謝這次實驗可以給我這樣的機會，這個實驗給了我很對的收獲，我相信這會對我以后的學習很有幫助。

第五篇：eda 實現多功能數字鐘

一、標題：EDA實現多功能數字鐘

二、任務書：設計要求是用FPGA器件和EDA技術實現多功能數字鐘的設計，⑴ 控制功能包括①以數字形式顯示時、分、秒的時間；②小時計數器為24進制；③分、秒計數器為60進制；④有兩個使能端起到校時、校分的作用，同時按無效；⑤每小時的59分51、53、55、57、59分別以四長聲一短聲進行模擬電臺仿真；⑥讓信號燈在晚上19點至早上5點亮；⑵ 在Max＋plusⅡ軟件系統平臺上建立多功能數字鐘電路的頂層電路文件并完成編譯和仿真，并對器件進行下載檢查。

三、關鍵詞：數字鐘 原理電路 編譯 仿真 下載

四、數字鐘電路系統的組成框圖：

五、各功能模塊設計、仿真波形及其分析說明：

1、小時計時模塊：

仿真波形：

分析說明：

當小時的高四位為0、1時，小時的低四位為九時，在下一個時鐘的上跳延來了之后，高四位加一；當小時的高四位為2，同時低四位為3時，小時的高低四位都清零。實現從00到23的循環計數。

2、分鐘計時模塊：

仿真波形：

分析說明：

當分鐘的高四位為0、1、2、3、4時，小時的低四位為九時，在下一個時鐘的上跳延來了之后，高四位加一；當分鐘的高四位為5時，同時低四位為9時，分鐘的高低四位都清零，實現從00到59的循環計數。

3、秒計時模塊（與分計時模塊相同）；

4、校時、校分模塊：

仿真波形：

分析說明：

SWM、SWH兩開關先設置1，秒時鐘，分時鐘，小時時鐘分別設置為不同頻率的時鐘，當開關SWM置0即按下時，秒時鐘CPS對分鐘進行校對，即如圖所示CPM在SWM為0時頻率與CPS相同；同理，當SWH為0時用秒時鐘對小時進行校對，即CPH在SWH為0時頻率與CPS相同。當SWM、SWH都不為0時，分鐘、小時正常計時。

5、整點報時模塊：

仿真波形：

分析說明：

為實現時鐘在59分51秒53秒55秒57秒時，以低音報時，當為59分59秒時以高音報時；所以將M[7..0]從高位到低位設置為0101 1001轉換成十進制即為59分，秒的十位都為5所以S7到S4設置為0101，秒的個位1、3、5、7、9，即0001、0011、0101、0111、1001，從S3到S0只有當S3設置為1的時候秒個位為9，通過分頻以1000HZ輸出以實現高音報時；1、3、5、7時S0都為0，為能同時確定1、3、5、7則將S0設置為0，S1、S2則為任意。如波形所示，S3取一段設置為1時，輸出FU變為1000HZ的高頻報時，其余狀態一致為500HZ低頻報時，從而實現預期情況。

6、時段控制模塊：

仿真波形：

分析說明：

從19點到凌晨5點（含5點），燈亮，即完成時段控制。

六、頂層邏輯電路圖、仿真波形及分析結論：

建立一個頂層文件如圖：

仿真波形如下：

分析結論：

經仿真波形分析①走時正常；②能〝校時〞〝校分〞；③整點報時；④時段控制到位。功能完全符合設計要求，可以下載。

七、定義芯片管腳號（列表示意）及下載過程：

1、由于提供的實驗箱的七段顯示器是掃描形式工作，需要進行譯碼以及選擇掃描，需添加模塊：

該模塊有三部分組成，包括一個8進制計數器，一個3-8數據選擇器及七段顯示譯碼器：

將該模塊連入最后的頂層文件中，即可進行下載工作。

2、按鍵掃描模塊：由于試驗箱提供的按鍵系統為4*4掃描矩陣，需將橫向或縱向按鍵設置0或1，該模塊只需要在頂層文件中接4個output出來接地，如圖：

3、分配輸入、輸出信號在器件上的引腳號：

4、引腳分配表：

5、對器件進行下載：

選MAX+plus II/Programmer，彈出編程對話框，如圖：

檢查編程文件名和器件，正確，接上硬件后，點擊器件編程。即完成下載。

八、課程設計中遇到問題及解決方法

Q1：下載后，秒鐘不進位

A：檢查原理電路發現輸入輸出接錯位，經更正正常； Q2：到59分51秒等不鬧鐘

A：檢查蜂鳴器是否接錯管腳，下載器上套線是否接好，最后發現是套線的問題，解決后，正常鳴叫。

九、課程設計項目最終結論

通過各模塊級聯最后成功下載，實現了兩個使能對分秒校時，整點仿電臺報時以及時段控制的多功能數字鐘。

十、心得體會：

實驗過程中最然遇到了很多困難，從畫圖到理解電路圖，還有接觸沒有接觸過的下載，把紙上的東西用到了硬件中，質的改變。看到成功的數字鐘，很有成就感。好像聽到的蜂鳴聲是從未聽到過的美妙樂曲。課設給我們指引了又一工作方向，培養對這些的興趣，對以后工作應該很有幫助，所以堅定了我課后還要多看書多學習這方面知識的信念。

十一、參閱教材及文獻：

《電子線路實驗設計仿真講義》

按鈕，直接對