第一篇：FPGA常用術語

標題：FPGA常用術語

2010-05-13 11:16:29

FPGA常用術語

1：LCA(Logic Cell Array)：邏輯單元陣列，內部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block)和內部連線(Interconnect)三個部分。

2： IOB(Input Output Block)：可編程輸入輸出單元，為了便于管理和適應多種電器標準，FPGA的IOB被劃分為若干個組(bank)，每個bank的接口標準由其接口電壓VCCO決定，一個bank只能有一種VCCO，但不同bank的VCCO可以不同。只有相同電氣標準的端口才能連接在一起，VCCO電壓相同是接口標準的基本條件。

3：CLB(Configurable Logic Block)：可配置邏輯模塊，是FPGA內的基本邏輯單元，每個CLB都包含一個可配置開關矩陣，此矩陣由4或6個輸入、一些選型電路(多路復用器等)和觸發器組成。在賽靈思公司公司的FPGA器件中，CLB由多個(一般為4個或2個)相同的Slice和附加邏輯構成。

4：Slice：是賽靈思公司公司定義的基本邏輯單位，一個Slice由兩個4輸入的函數、進位邏輯、算術邏輯、存儲邏輯和函數復用器組成。

5：LUT(Look-Up-Table)：查找表。本質上就是一個RAM，目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的 的RAM。

6：DCM（數字時鐘管理模塊）：提供數字時鐘管理和相位環路鎖定。

7：BRAM（嵌入式塊RAM）：塊RAM可被配置為單端口RAM、雙端口RAM、內容地址存儲器(CAM)以及FIFO等常用存儲結構。單片塊RAM的容量為18k比特，即位寬為18比特、深度為1024，可以根據需要改變其位寬和深度，但要滿足兩個原則：首先，修改后的容量(位寬 深度)不能大于18k比特；其次，位寬最大不能超過36比特。當然，可以將多片塊RAM級聯起來形成更大的RAM，此時只受限于芯片內塊RAM的數量，而不再受上面兩條原則約束。

第二篇：如何學習fpga

如何學習FPGA

關鍵詞：工作人員, 硬件, 設計, FPGA

掌握FPGA可以找到一份很好的工作，對于有經驗的工作人員，使用FPGA可以讓設計變得非常有靈活性。掌握了FPGA設計，單板硬件設計就非常容易(不是系統設計)，特別是上大學時如同天書的邏輯時序圖，看起來就非常親切。但FPGA入門卻有一定難度，因為它不像軟件設計，只要有一臺計算機，幾乎就可以完成所有的設計。FPGA設計與硬件直接相關，需要實實在在的調試儀器，譬如示波器等。這些硬件設備一般比較昂貴，這就造成一定的入門門檻，新人在入門時遇到一點問題或者困難，由于沒有調試設備，無法定位問題，最后可能就會放棄。其實這時如果有人稍微指點一下，這個門檻很容易就過去。我用FPGA做設計很多年了，遠達不到精通的境界，只是熟悉使用，在這里把我對FPGA學習步驟理解寫出來，僅是作為一個參考，不對的地方，歡迎大家討論和指正。

FPGA學習步驟

1、工欲善其事，必先利其器。

計算機必不可少。目前FPGA應用較多的是Altera和xilinx這兩個公司，可以選擇安裝quartusII或者ISE軟件。這是必備的軟件環境。

硬件環境還需要下載器、目標板。雖然有人說沒有下載器和目標板也可學習fpga，但那總是紙上談兵。這就像談女朋友，總是嘴上說說，通個電話，連個手都沒牽，能說人家是你朋友?雖說搭建硬件環境需要花費，但想想，硬件環境至多幾百元錢，你要真的掌握FPGA的設計，起薪比別人都不止高出這么多。這點花費算什么?

FPGA學習步驟

2、熟悉verilog語言或者vhdl語言，熟練使用quartusII或者ISE軟件。

VHDL和verilog各有優點，選擇一個，建議選擇verilog。熟練使用設計軟件，知道怎樣編譯、仿真、下載等過程。

起步階段不希望報一些培訓班，除非你有錢，或者運氣好，碰到一個水平高、又想把自己的經驗和別人共享的培訓老師，不然的話，培訓完后總會感覺自己是一個冤大頭。入門階段可以在利用網絡資源完成。

FPGA學習步驟

3、設計一個小代碼，下載到目標板看看結果

此時可以設計一個最簡答的程序，譬如點燈。如果燈在閃爍了，表示基本入門了。如果此時能夠下載到FPGA外掛的flash，FPGA程序能夠從flash啟動,表明FPGA的最簡單設計你已經成功，可以到下一步。

FPGA學習步驟

4、設計稍微復雜的代碼，下載到目標板看看結果。

可以設計一個UART程序，網上有參考，你要懂RS232協議和FPGA內置的邏輯分析儀。網上下載一個串口調試助手，調試一番，如果通信成功了，恭喜，水平有提高。進入下一步。

FPGA學習步驟

5、設計復雜的代碼，下載到目標板看看結果。

譬如sdram的程序，網上也有參考，這個設計難度有點大。可用串口來調試sdram，把串口的數據存儲到sdram，然后讀回，如果成功，那你就比較熟悉FPGA設計了

FPGA學習步驟

6、設計高速接口，譬如ddr2或者高速串行接口

這要對FPGA的物理特性非常了解，而且要懂得是時序約束等設計方法，要看大量的原廠文檔，這部分成功了，那就對FPGA的物理接口掌握很深，你就是設計高手了

FPGA學習步驟

7、設計一個復雜的協議

譬如USB、PCIexpress、圖像編解碼等，鍛煉對系統的整體把握和邏輯劃分。完成這些，你就是一個一流的高手、FPGA學習步驟

8、學習再學習

學習什么，我也不知道，我只知道“學無止境，山外有山”。

現在很多FPGA工程師，沒找到合適，我覺得很多人從開始的時候就誤入歧途了，對新手學習FPGA設計我也說一點看法吧。我認為要從基礎開始做，基礎牢，才有成為高手的可能。

我覺得FPGA學習有以下幾步必須要走：

第一步：學習了解FPGA結構，FPGA到底是什么東西，芯片里面有什么，不要開始就拿個開發板照著別人的東西去編程。很多開發板的程序寫的很爛，我也做過一段時間的開發板設計，我覺得很大程度上，開發板在誤人子弟。不過原廠提供的正品開發板，代碼很優秀的，可以借鑒。只有了解了FPGA內部的結構才能明白為什么寫Verilog和寫C整體思路是不一樣的。

第二步：掌握FPGA設計的流程。了解每一步在做什么，為什么要那么做。很多人都是不就是那幾步嗎，有什么奇怪的?呵呵，我想至少有一半以上的人不知道synthesize和traslate的區別吧。

了解了FPGA的結構和設計流程才有可能知道怎么去優化設計，提高速度，減少資源，不要急躁，不要去在為選擇什么語言和選擇哪個公司的芯片上下功夫。語言只是一個表達的方式，重要的是你的思維，沒有一個好的指導思想，語言用得再好，不過是個懂語言的人。

第三步：開始學習代碼了。我建議要學代碼的人都去Altera或Xilinx的網站上下原廠工程師的代碼學習。不要一開始就走入誤區。

第四步：template很重要。能不能高效利用FPGA資源，一是了解fpga結構，二是了解欲實現的邏輯功能和基本機構，三是使用正確的模板。FPGA內部器件種類相對較單一，用好模板，你的邏輯才能被高效的綜合成FPGA擅長表達的結構：)

做FPGA主要是要有電路的思想，作為初學者，往往對器件可能不是熟悉，那么應該對于數字電路的知識很熟悉吧，FPGA中是由觸發器和查找表以及互聯線等基本結構組成的，其實在我們在代碼里面能夠看到的就是與非門以及觸發器，不要把verilog和c語言等同起來，根本就是不同的東西，沒有什么可比性，在寫一句程序的時候應該想到出來的是一個什么樣的電路，計數

器 選擇器 三態門等等，理解時序，邏輯是一拍一拍的東西，在設計初期想的不是很清楚的時候可以畫畫時序圖，這樣思路會更加的清晰，還有就是仿真很重要，不要寫完程序就去往FPGA中去加載，首先要仿真，尤其是對比較大型一點的程序，想像自己是在做asic，是沒有二次機會的，所以一定要把仿真做好，還有很多新手對于語言的學習不知道選vhdl好還是verilog好，個人偏好verilog，當然不是說vhdl不好，反正寫出來的都是電路，那當然就不要在語言的語法上面花太多的功夫了，verilog 言簡意賅assign always case if else 掌握這些幾乎可以寫出90%的電路了，上面是我對FPGA學習的一些愚見，希望對大家有所幫助。

第三篇：FPGA學習心得

回想起自己學FPGA，已經有一段時間了，從開始的茫然，到后來的瘋狂看書，設計開發板，調電路，練習各種FPGA實例，到最后能獨立完成項目，一路走來，感受頗多，拿出來和大家分享，順便介紹下自己的一點經驗所得，希望對初學者有所幫助。

廢話不說了，下面進入正題，學習FPGA我主要經歷了這么幾個階段：

①、Verilog語言的學習，熟悉Verilog語言的各種語法。

②、FPGA的學習，熟悉QuartusII軟件的各種功能，各種邏輯算法設計，接口模塊(RS232,LCD,VGA,SPI,I2c等)的設計，時序分析，硬件優化等，自己開始設計簡單的FPGA板子。

③、NiosII的學習，熟悉NiosII的開發流程，熟悉開發軟件(SOPC,NiosII IDE),了解NiosII的基本結構，設計NiosII開發板，編寫NiosII C語言程序，調試板子各模塊功能。

先來說說第一個階段，現在主要的硬件描述語言有VHDL，Verilog兩種，在本科時老師一般教VHDL，不過現在Verilog用的人越來越多，其更容易上手(與C語言語法比較類似),也更靈活，現在的IC設計基本都用Verilog。像systemC，systemVerilog之類的應該還在萌芽階段，以后可能會有較大發展。鑒于以上原因我選擇了Verilog作為我學習的硬件描述語言。

其實有C語言的基礎，學起Verilog的語言很簡單，關鍵要有并行的概念，所有的module，assign，always都是并行的，這一點與軟件語言有明顯不同。這里推薦幾本評價比較好的學習Verilog的書籍：

①、《verilog 數字系統設計教程》，這本書對于入門是一本很好的書，通俗易懂，讓人很快上手，它里面的例子也不錯。但本書對于資源優化方面的編程沒有多少涉及到。

②、《設計與驗證Verilog HDL》，這本書雖然比較薄，但是相當精辟，講解的也很深入，很多概念看了這本書有種豁然開朗的感覺，呵呵。

學習Verilog其實不用看很多書，基本的語法部分大家都一樣，關鍵是要自己會靈活應用，多做練習。

Verilog語言學了一段時間，感覺自己可以編點東西，希望自己編的程序在板子上運行看看結果，下面就介紹我學習的第二個階段。

剛開始我拿了實驗室一塊CPLD的開發板做練習，熟悉QuartusII的各種功能，比如IP的調用，各種約束設置，時序分析，Logiclock設計方法等，不過做到后面發現CPLD的資源不太夠(沒有內嵌的RAM、不能用SignalTapII，LE太少等)，而實驗室沒有FPGA開發板，所以就萌生了自己做FPGA開發板的意圖，剛好Cadence我也學的差不多了，就花了幾天時間主要研究了FPGA配置電路的設計，在板子上做了Jtag和AS下載口，在做了幾個用戶按鍵和LED，其他的口全部引出作為IO口，電路比較簡單，板子焊好后一調就通了(心里那個爽啊...)。我選的FPGA是cycloneII系列的EP2C5，資源比以前的FPGA多了好幾倍，還有PLL，內嵌的RAM，可以試試SignalTapII，用內嵌的邏輯分析儀測試引腳波形，對于FPGA的調試，邏輯分析儀是至關重要的。利用這塊板子我完成了項目中的幾個主要功能：RS232通信，指令譯碼，配置DDS，AD數據高速緩存，電子開關狀態設置等，在實踐中學習起來真的比平時快很多，用到什么學什么動力更大。這個時候我主要看的數據有這幾本感覺比較好：

①、《Altera FPGA/CPLD 設計（基礎篇）》：講解一些基本的FPGA設計技術，以及QuartusII中各個工具的用法（IP，RTL，SignalProbe，SignalTapII，Timing Closure Floorplan，chip Editor等），對于入門非常好。

②、《Altera FPGA/CPLD 設計（高級篇）》：講解了一些高級工具的應用，LogicLock，時序約束很分析，設計優化，也講述了一些硬件編程的思想，作為提高用。

③、《FPGA設計指南--器件，工具和流程》：這本書看了他的目錄忍不住就買了，這本書講述了FPGA設計的各個方面，雖然每個方面都是點到為止，但能讓你有個整體的概念，了解FPGA的所有設計功能，了解FPGA開發的整個流程。

④、在這里也推薦幾個學習FPGA比較好的論壇

⑤、其實最好的學習網站莫過于Altera的官方網站，不過很多人一看到英語就不想看，其實上面的英文很簡單，很多時候不敢看是因為對自己沒信心或心靜不下來看。不過官方網站上資料很多，剛開始可能會覺得資料安排的有點亂，不方便查找，以后有時間我列個資料的鏈接目錄，整理一下，方便大家查找。

到這里，自己最FPGA的學習有一段時間了，練習了很多實例，自己也編寫了不少程序，也有了一些項目經驗，算是對FPGA有些了解了。在不斷的學習中發現FPGA不僅可以做邏輯設計，算法設計等，還能做嵌入式開發，altera先后開發了Nios，NiosII兩款FPGA的嵌入式軟核，并有配套的軟件，剛開始看到這些我真是心中突然豁然開朗，學習真的是無止境，又一個全新的領域擺在我面前，我決定學習NiosII，要學就要學最好。

剛開始入門是很痛苦的，嵌入式設計需要從硬件到驅動到軟件全部熟悉，硬件系統問題還不是很大(以前做過單片機，DSP等MCU),處理器的架構心里還有點數，對于驅動和軟件工程，剛開始學習真的很頭痛。NiosII應該還算比較新的內容(應該是2004年出的)，國內的書籍不算很多，網上這方面的資料也比較零碎，所以我就開始將Altera網站上這方面的資料系統的看一邊，這里推薦幾本網站上的handbook：

①、Embedded Design Handbook

②、Nios II Processor Reference Handbook

③、Nios II Software Developer's Handbook

④、Quartus II Handbook, Volume 4: SOPC Builder

⑤、Quartus II Handbook, Volume 5: Embedded Peripherals

看完這些handbook，總算基本明白整個架構，軟硬件設計方法，驅動的編寫等，感覺自己可以編一些嵌入式的程序了，不過雖然前面做的那塊ep2c5的板子支持NiosII系統，不過對于嵌入式設計來說還是顯得單薄了一點，沒有SDRAM，Flash這兩個比較基本的模塊，Ep2C5內嵌的RAM太小，程序寫不大，而且每次總要絞盡腦汁優化程序代碼大小，很多時候優化了后函數功能會受到限制，不利于初學者，也不利于調試。所以到這里我有產生了自己做一塊Nios開發板的想法(直接買比較貴，自己做便宜，而且還能鍛煉自己，一舉兩得)，通過借鑒其他開發板，選擇自己開發板上需要包含什么模塊，確定各個模塊使用什么芯片，閱讀各個芯片的datasheet，畫出原理圖并做出PCB圖，這塊板子我選的是

Ep2c8Q208，比上一塊資源又將近多了一倍，板子上還有以下模塊：SDRAM，Flash，EPCS4，RS232，USB,VGA,PS2,AD,DA,LCD等，滿足了一般開發板的配置要求。板子回來以后調試了四五天，(flash工作了，LCD顯示了，RS232通了，USB通了，AD，DA工作了，SDRAM正常了...)，真是每天都有驚喜，每個模塊都編寫了NiosII軟件測試程序，調試硬件的時候對軟件的運行也更熟悉了。在這次調試的過程中真的學到了很多，為此專門寫了好幾頁調試筆記，下次拿出來和大家一起分享。現在硬件平臺有了，NiosII也了解的差不多了，終于可以自己編寫一些規模大一點的程序了。

以后的路還很長，不過也有很多驚喜在等著我們......

第四篇：FPGA學習心得

回想起自己學FPGA，已經有一段時間了，從開始的茫然，到后來的瘋狂看書，設計開發板，調電路，練習各種FPGA實例，到最后能獨立完成項目，一路走來，感受頗多，拿出來和大家分享，順便介紹下自己的一點經驗所得，希望對初學者有所幫助。

廢話不說了，下面進入正題，學習FPGA我主要經歷了這么幾個階段：

①、Verilog語言的學習，熟悉Verilog語言的各種語法。

②、FPGA的學習，熟悉QuartusII軟件的各種功能，各種邏輯算法設計，接口模塊(RS232,LCD,VGA,SPI,I2c等)的設計，時序分析，硬件優化等，自己開始設計簡單的FPGA板子。

③、NiosII的學習，熟悉NiosII的開發流程，熟悉開發軟件(SOPC,NiosII IDE),了解NiosII的基本結構，設計NiosII開發板，編寫NiosII C語言程序，調試板子各模塊功能。

先來說說第一個階段，現在主要的硬件描述語言有VHDL，Verilog兩種，在本科時老師一般教VHDL，不過現在

Verilog用的人越來越多，其更容易上手(與C語言語法比較類似),也更靈活，現在的IC設計基本都用Verilog。像systemC，systemVerilog之類的應該還在萌芽階段，以后可能會有較大發展。鑒于以上原因我選擇了Verilog作為我學習的硬件描述語言。

其實有C語言的基礎，學起Verilog的語言很簡單，關鍵要有并行的概念，所有的module，assign，always都是并行的，這一點與軟件語言有明顯不同。這里推薦幾本評價比較好的學習Verilog的書籍：

①、《verilog 數字系統設計教程》，這本書對于入門是一本很好的書，通俗易懂，讓人很快上手，它里面的例子也不錯。但本書對于資源優化方面的編程沒有多少涉及到。

②、《設計與驗證Verilog HDL》，這本書雖然比較薄，但是相當精辟，講解的也很深入，很多概念看了這本書有種豁然開朗的感覺，呵呵。

學習Verilog其實不用看很多書，基本的語法部分大家都一樣，關鍵是要自己會靈活應用，多做練習。

Verilog語言學了一段時間，感覺自己可以編點東西，希望自己編的程序在板子上運行看看結果，下面就介紹我學習的第二個階段。

剛開始我拿了實驗室一塊CPLD的開發板做練習，熟悉QuartusII的各種功能，比如IP的調用，各種約束設置，時序分析，Logiclock設計方法等，不過做到后面發現CPLD的資源不太夠(沒有內嵌的RAM、不能用SignalTapII，LE太少等)，而實驗室沒有FPGA開發板，所以就萌生了自己做FPGA開發板的意圖，剛好Cadence我也學的差不多了，就花了幾天時間主要研究了FPGA配置電路的設計，在板子上做了Jtag和AS下載口，在做了幾個用戶按鍵和LED，其他的口全部引出作為IO口，電路比較簡單，板子焊好后一調就通了(心里那個爽啊...)。我選的FPGA是cycloneII系列的EP2C5，資源比以前的FPGA多了好幾倍，還有PLL，內嵌的RAM，可以試試SignalTapII，用內嵌的邏輯分析儀測試引腳波形，對于FPGA的調試，邏輯分析儀是至關重要的。利用這塊板子我完成了項目中的幾個主要功能：RS232通信，指令譯碼，配置DDS，AD數據高速緩存，電子開關狀態設置等，在實踐中學習起來真的比平時快很多，用到什么學什么動力更大。這個時候我主要看的數據有這幾本感覺比較好：

①、《Altera FPGA/CPLD 設計（基礎篇）》：講解一些基本的FPGA設計技術，以及QuartusII中各個工具的用法（IP，RTL，SignalProbe，SignalTapII，Timing Closure Floorplan，chip Editor等），對于入門非常好。

②、《Altera FPGA/CPLD 設計（高級篇）》：講解了一些高級工具的應用，LogicLock，時序約束很分析，設計優化，也講述了一些硬件編程的思想，作為提高用。

③、《FPGA設計指南--器件，工具和流程》：這本書看了他的目錄忍不住就買了，這本書講述了FPGA設計的各個方面，雖然每個方面都是點到為止，但能讓你有個整體的概念，了解FPGA的所有設計功能，了解FPGA開發的整個流程。

④、在這里也推薦幾個學習FPGA比較好的論壇

http://www.tmdps.cnt信號控制著w_fifo_rden、aes_ready等信號，是該模塊的關鍵信號，通過將它們之間的時序關系通過時序圖反應出來，寫代碼時就可以做到胸有成竹，減少出現邏輯混亂的情況。

聽起來似乎很簡單，但是執行起來卻不容易，因為畫波形圖是一件很煩鎖的事(有一次一個模塊因為操作比較多我畫了8張時序圖)。但是請相信我，如果不這樣做，因為時序關系沒有處理好引起設計多次迭代所花的時間遠多于畫波形圖的時間。

時序設計好之后，模塊內部各個信號之間的關系就理得差不多了，之后就是將它翻譯成代碼了，這個過程以體力勞動為主，我就不多說了。

補充一下，畫波形圖推薦用TimingDesigner這個軟件，如果有更好的，請告訴我，我也不喜歡TimingDesigner:)。

另一個就是約束。

這里的約束是針對綜合軟件和布局布線軟件而言的。

為什么會有約束這個東西出現呢？主要原因是EDA軟件比較笨，難以明白我們的心思，如果我們不把更詳細的信息告訴它的話它就干不好活，比如需要將輸出寄存器放的與輸出管腳近一點，如果不加約束，EDA軟件可能布通之后就不管了，導致Tco狂大，一點也不善解人意。所以我們需要約束這個東西，告訴EDA軟件要怎么干活，工程驗收的標準又是什么。

在加約束之前，我們首先要定義一些術語好告訴EDA軟件我們想干什么，這些術語便是Fmax、Tsu、Tco等等這些東西。這些東西的含義這里就不多說了，網上的討論已經很多了。

有了術語，還要有一種通信方式與EDA軟件通信，腳本語言充當了這一角色。不過現在像quartus這類軟件做的比較智能化了，提供了圖形化界面，但是這背后支撐的還是些腳本語言，大家可以用UltraEdit打加*.qsf文件去看看我們加的約束用腳本語言是怎么寫的。在加了約束之后，EDA工具就可以更好地按照我們的意愿去干活了，比較我們加了Fmax的約束，它就會盡可能地將關鍵路徑放的靠近一些，以提高電路工作頻率。當然，這是有代價的，尋找路徑是需要時間的，要求越苛刻，時間花的越多，因此加約束的原則的適用就行。如果約束加的過高，就相當于讓EDA工具去做一件不可能完成的事，找更短的路徑的時候說不定找著找著就掉下懸崖了，效果反而更差。

雖然有約束這個好東西，不過提醒一下，在項目之前千萬對它抱有太多的幻想，把希望寄托在別人的身上并不是每一次都很可靠的，出了問題還是要麻煩自己，加約束只能做一些錦上添花的事情。所以，我們在做方案的時候就需要對關鍵路徑進行預估，要通過設計而不是約束解決這些問題。

第五篇：淺談FPGA學習

為什么大量的人會覺得FPGA難學？一位高人決心開貼來詳細講一下菜鳥覺得FPGA難學的幾大原因。

1、不熟悉FPGA的內部結構，不了解可編程邏輯器件的基本原理。

FPGA為什么是可以編程的？恐怕很多菜鳥不知道，他們也不想知道。因為他們覺得這是無關緊要的。他們潛意識的認為可編程嘛，肯定就是像寫軟件一樣啦。軟件編程的思想根深蒂固，看到Verilog或者VHDL就像看到C語言或者其它軟件編程語言一樣。一條條的讀，一條條的分析。如果這些菜鳥們始終拒絕去了解為什么FPGA是可以編程的，不去了解FPGA的內部結構，要想學會FPGA恐怕是天方夜譚。雖然現在EDA軟件已經非常先進，像寫軟件那樣照貓畫虎也能綜合出點東西，但也許只有天知道EDA軟件最后綜合出來的到底是什么。也許點個燈，跑個馬還行。這樣就是為什么很多菜鳥學了N久以后依然是一個菜鳥的原因。那么FPGA為什么是可以“編程”的呢？首先來了解一下什么叫“程”。啟示“程”只不過是一堆具有一定含義的01編碼而已。編程，其實就是編寫這些01編碼。只不過我們現在有了很多開發工具，通常都不是直接編寫這些01編碼，而是以高級語言的形式來編寫，最后由開發工具轉換為這種01編碼而已。對于軟件編程而言，處理器會有一個專門的譯碼電路逐條把這些01編碼翻譯為各種控制信號，然后控制其內部的電路完成一個個的運算或者是其它操作。所以軟件是一條一條的讀，因為軟件的操作是一步一步完成的。而FPGA的可編程，本質也是依靠這些01編碼實現其功能的改變，但不同的是FPGA之所以可以完成不同的功能，不是依靠像軟件那樣將01編碼翻譯出來再去控制一個運算電路，FPGA里面沒有這些東西。FPGA內部主要有三塊：可編程的邏輯單元、可編程的連線和可編程的IO模塊。可編程的邏輯單元是什么？其基本結構由某種存儲器（SRAM、FLASH等）制成的4輸入或6輸入1輸出地“真值表”加上一個D觸發器構成。任何一個4輸入1輸出組合邏輯電路，都有一張對應的“真值表”，同樣的如果用這么一個存儲器制成的4輸入1輸出地“真值表”，只需要修改其“真值表”內部值就可以等效出任意4輸入1輸出的組合邏輯。這些“真值表”內部值是什么？就是那些01編碼而已。如果要實現時序邏輯電路怎么辦？這不又D觸發器嘛，任何的時序邏輯都可以轉換為組合邏輯+D觸發器來完成。但這畢竟只實現了4輸入1輸出的邏輯電路而已，通常邏輯電路的規模那是相當的大哦。那怎么辦呢？這個時候就需要用到可編程連線了。在這些連線上有很多用存儲器控制的連接點，通過改寫對應存儲器的值就可以確定哪些線是連上的而哪些線是斷開的。這就可以把很多可編程邏輯單元組合起來形成大型的邏輯電路。最后就是可編程的IO，這其實是FPGA作為芯片級使用必須要注意的。任何芯片都必然有輸入引腳和輸出引腳。有可編程的IO可以任意的定義某個非專用引腳（FPGA中有專門的非用戶可使用的測試、下載用引腳）為輸入還是輸出，還可以對IO的電平標準進行設置。總歸一句話，FPGA之所以可編程是因為可以通過特殊的01代碼制作成一張張“真值表”，并將這些“真值表”組合起來以實現大規模的邏輯功能。不了解FPGA內部結構，就不能明白最終代碼如何變到FPGA里面去的。也就無法深入的了解如何能夠充分運用FPGA。現在的FPGA，不單單是有前面講的那三塊，還有很多專用的硬件功能單元，如何利用好這些單元實現復雜的邏輯電路設計，是從菜鳥邁向高手的路上必須要克服的障礙。而這一切，還是必須先從了解FPGA內部邏輯及其工作原理起。

2、錯誤理解HDL語言，怎么看都看不出硬件結構。

HDL語言的英語全稱是：Hardware Description Language，注意這個單詞Description，而不是Design。老外為什么要用Description這個詞而不是Design呢？因為HDL確實不是用來設計硬件的，而僅僅是用來描述硬件的。描述這個詞精確地反映了HDL語言的本質，HDL語言不過是已知硬件電路的文本表現形式而已，只是將以后的電路用文本的形式描述出來而已。而在編寫語言之前，硬件電路應該已經被設計出來了。語言只不過是將這種設計轉化為文字表達形式而已。但是很多人就不理解了，既然硬件都已經被設計出來了，直接拿去制作

部就完了，為什么還要轉化為文字表達形式再通過EDA工具這些麻煩的流程呢？其實這就是很多菜鳥沒有了解設計的抽象層次的問題，任何設計包括什么服裝、機械、廣告設計都有一個抽象層次的問題。就拿廣告設計來說吧，最初的設計也許就是一個概念，設計出這個概念也是就是一個點子而已，離最終拍成廣告還差得很遠。硬件設計也是有不同的抽象層次，每一個層次都需要設計。最高的抽象層次為算法級、然后依次是體系結構級、寄存器傳輸級、門級、物理版圖級。使用HDL的好處在于我們已經設計好了一個寄存器傳輸級的電路，那么用HDL描述以后轉化為文本的形式，剩下的向更低層次的轉換就可以讓EDA工具去做了，這就大大的降低了工作量。這就是可綜合的概念，也就是說在對這一抽象層次上硬件單元進行描述可以被EDA工具理解并轉化為底層的門級電路或其他結構的電路。在FPGA設計中，就是在將這以抽象層級的意見描述成HDL語言，就可以通過FPGA開發軟件轉化為問題1中所述的FPGA內部邏輯功能實現形式。HDL也可以描述更高的抽象層級如算法級或者是體系結構級，但目前受限于EDA軟件的發展，EDA軟件還無法理解這么高的抽象層次，所以HDL描述這樣抽象層級是無法被轉化為較低的抽象層級的，這也就是所謂的不可綜合。所以在閱讀或編寫HDL語言，尤其是可綜合的HDL，不應該看到的是語言本身，而是要看到語言背后所對應的硬件電路結構。如果看到的HDL始終是一條條的代碼，那么這種人永遠擺脫不了菜鳥的宿命。假如哪一天看到的代碼不再是一行行的代碼而是一塊一塊的硬件模塊，那么恭喜脫離了菜鳥的級別，進入不那么菜的鳥級別。

3、FPGA本身不算什么，一切皆在FPGA之外這一點恐怕也是很多學FPGA的菜鳥最難理解的地方。

FPGA是給誰用的？很多學校解釋為給學微電子專業或者集成電路設計專業的學生用的，其實這不過是很多學校受資金限制，買不起專業的集成電路設計工具而用FPGA工具替代而已。其實FPGA是給設計電子系統的工程師使用的。這些工程師通常是使用已有的芯片搭配在一起完成一個電子設備，如基站、機頂盒、視頻監控設備等。當現有芯片無法滿足系統的需求時，就需要用FPGA來快速的定義一個能用的芯片。前面說了，FPGA里面無法就是一些“真值表”、觸發器、各種連線以及一些硬件資源，電子系統工程師使用FPGA進行設計時無非就是考慮如何將這些以后資源組合起來實現一定的邏輯功能而已，而不必像IC設計工程師那樣一直要關注到最后芯片是不是能夠被制造出來。本質上和利用現有芯片組合成不同的電子系統沒有區別，只是需要關注更底層的資源而已。要想把FPGA用起來還是簡單的，因為無非就是那些資源，在理解了前面兩點再搞個實驗板，跑跑實驗，做點簡單的東西是可以的。而真正要把FPGA用好，那光懂點FPGA知識就遠遠不夠了。因為最終要讓FPGA里面的資源如何組合，實現何種功能才能滿足系統的需要，那就需要懂得更多更廣泛的知識。

目前FPGA的應用主要是三個方向：

第一個方向，也是傳統方向主要用于通信設備的高速接口電路設計，這一方向主要是用FPGA處理高速接口的協議，并完成高速的數據收發和交換。這類應用通常要求采用具備高速收發接口的FPGA，同時要求設計者懂得高速接口電路設計和高速數字電路板級設計，具備EMC/EMI設計知識，以及較好的模擬電路基礎，需要解決在高速收發過程中產生的信號完整性問題。FPGA最初以及到目前最廣的應用就是在通信領域，一方面通信領域需要高速的通信協議處理方式，另一方面通信協議隨時在修改，非常不適合做成專門的芯片。因此能夠靈活改變功能的FPGA就成為首選。到目前為止FPGA的一半以上的應用也是在通信行業。

第二個方向，可以稱為數字信號處理方向或者數學計算方向，因為很大程度上這一方向已經大大超出了信號處理的范疇。例如早就在2006年就聽說老美將FPGA用于金融數據分析，后來又見到有將FPGA用于醫學數據分析的案例。在這一方向要求FPGA設計者有一定的數學功底，能夠理解并改進較為復雜的數學算法，并利用FPGA內部的各種資源使之能夠變為實際的運算電路。目前真正投入實用的還是在通信領域的無線信號處理、信道編解碼以及圖像信號處理等領域，其它領域的研究正在開展中，之所以沒有大量實用的主要原因還是因為學金融的、學醫學的不了解這玩意。不過最近發現歐美有很多電子工程、計算機類的博士轉入到金融行業，開展金融信號處理，相信隨著轉入的人增加，FPGA在其它領域的數學計算功能會更好的發揮出來，而我也有意做一些這些方面的研究。不過國內學金融的、學醫的恐怕連數學都很少用到，就不用說用FPGA來幫助他們完成數學_運算了，這個問題只有再議了。

第三個方向，就是所謂的SOPC方向，其實嚴格意義上來說這個已經在FPGA設計的范疇之外，只不過是利用FPGA這個平臺搭建的一個嵌入式系統的底層硬件環境，然后設計者主要是在上面進行嵌入式軟件開發而已。設計對于FPGA本身來說是相當少的。但如果涉及到需要在FPGA做專門的算法加速，實際上需要用到第二個方向的知識，而如果需要設計專用的接口電路則需要用到第一個方向的知識。

就目前SOPC方向發展其實遠不如第一和第二個方向，其主要原因是因為SOPC以FPGA為主，或者是在FPGA內部的資源實現一個“軟”的處理器，或者是在FPGA內部嵌入一個處理器核。但大多數的嵌入式設計卻是以軟件為核心，以現有的硬件發展情況來看，多數情況下的接口都已經標準化，并不需要那么大的FPGA邏輯資源去設計太過復雜的接口。而且就目前看來SOPC相關的開發工具還非常的不完善，以ARM為代表的各類嵌入式處理器開發工具早已深入人心，大多數以ARM為核心的SOC芯片提供了大多數標準的接口，大量成系列的單片機/嵌入式處理器提供了相關行業所需要的硬件加速電路，需要專門定制硬件場合確實很少。通常是在一些特種行業才會在這方面有非常迫切的需求。即使目前Xilinx將ARM的硬核加入到FPGA里面，相信目前的情況不會有太大改觀，不要忘了很多老掉牙的8位單片機還在嵌入式領域混呢，嵌入式主要不是靠硬件的差異而更多的是靠軟件的差異來體現價值的。我曾經看好的是cypress的Psoc這一想法。和SOPC系列不同，Psoc的思想是在SOC芯片里面去嵌入那么一小塊FPGA，那這樣其實可以滿足嵌入式的那些微小的硬件接口差異，比如某個運用需要4個USB，而通常的處理器不會提供那么多，就可以用這么一塊FPGA來提供多的USB接口。而另一種運用需要6個UART，也可以用同樣的方法完成。對于嵌入式設計公司來說他們只需要備貨一種芯片，就可以滿足這些設計中各種微小的差異變化。其主要的差異化仍然是通過軟件來完成。但目前cypress過于封閉，如果其采用ARM作為處理器內核，借助其完整的工具鏈。同時開放IP合作，讓大量的第三方為它提供IP設計，其實是很有希望的。但目前cypress的日子怕不太好過，Psoc的思想也不知道何時能夠發光。

4、數字邏輯知識是根本。

無論是FPGA的哪個方向，都離不開數字邏輯知識的支撐。FPGA說白了是一種實現數

字邏輯的方式而已。如果連最基本的數字邏輯的知識都有問題，學習FPGA的愿望只是空中樓閣而已。而這，恰恰是很多菜鳥最不愿意去面對的問題。數字邏輯是任何電子電氣類專業的專業基礎知識，也是必須要學好的一門課。很多人無非是學習了，考個試，完了。如果不能將數字邏輯知識爛熟于心，養成良好的設計習慣，學FPGA到最后仍然是霧里看花水中望月，始終是一場空的。以上四條只是我目前總結菜鳥們在學習FPGA時所最容易跑偏的地方，FPGA的學習其實就像學習圍棋一樣，學會如何在棋盤上落子很容易，成為一位高手卻是難上加難。