第一篇：康湘輝--數字鐘設計報告

岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

電子設計與制作課程設計報告

工程系題

目：

數字鐘的設計與制作

學

年：10學年

學

期：第二學期

專

業：應用電子

班

級：H09-1

組

別： 3 姓

名：康湘輝

指導教師：

小組成員：

時

間：2010年11月1日— 2010年10月7日

岳陽職業技術學院電子

第 0

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

電子設計與制作課程設計報告

一、設計目的

數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。

因此，我們此次設計與制做數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘.而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規模集成電路的作用及實用方法.且由于數字鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.二、設計要求

（1）設計指標

① 時間以12小時為一個周期；

② 時間以12小時為一個周期顯示時、分、秒；

③ 具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間； ④ 計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時； ⑤ 為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號。（2）設計要求

① 畫出電路原理圖（或仿真電路圖）； ② 元器件及參數選擇； ③ 電路仿真與調試； ④ 實物圖。

（3）制作要求

自行裝配和調試，并能發現問題和解決問題。

（4）編寫設計報告

寫出設計與制作的全過程，附上有關資料和圖紙，有心得體會。

三、原理框圖

1．數字鐘的構成

數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。通常使用石英晶體振蕩器電路構成數字鐘。

第 1

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

（a）數字鐘組成框圖

2．晶體振蕩器電路

晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768Ｈz的方波信號，可保證鐘的走時準確及穩定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。一般輸出為方波的數字式晶體振蕩器電路通常有兩類，一類是用ＴＴＬ門電路構成；另一類是通過ＣＭＯＳ非門構成的電路，本次設計采用了后一種。數字如圖（b）所示，由ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振蕩器電路，Ｕ２實現整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作于放大區域，即非門的功能近似于一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。由于晶體具有較高的頻率穩定性及準確性，從而保證了輸出頻率的穩定和準確。

（b）CMOS 晶體振蕩器（仿真電路）

3．時間記數電路

一般采用10進制計數器如74HC290、74HC390、74LS390、74LS90等來實現時間計數單元的計數功能。本次設計中選擇74LS390。如圖所示：

第 2

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

由其內部邏輯框圖可知，其為雙2-5-10異步計數器，并每一計數器均有一個異步清零端（高電平有效）。

CPA輸入計數脈沖，由QA輸出可產生二分頻信號；由CPB輸入計數脈沖，由QD輸出可產生五分頻信號；若在器件外部將QA與CPB相連，計數脈沖從CPA輸入，即成為8421碼十進制計數器，對應8421碼的輸出順序是QDQCQBQA；若將QD與CPA相連，計數脈沖從CPB輸入，便可成為5421碼十進制計數器，它的輸出順序是QAQDQCQB。其功能真值表如表1—9—3所示。

第 3

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

第 4

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

采用整體反饋清零構成60進制計數器：

(1)首先將每片74LS390連接成8421BCD碼的10進制計數器，即兩個Q0接 兩個 CPB（3腳接4腳，13腳接12腳）用分別構成十進制計數器；

(2)然后將低位片的進位信號1QD送給高位片的2CPA，從而串接成100進制計數器；(3)在此基礎上，采用“整體反饋清零”或“整體反饋置數”方法構成小于100的任意進制計數器。

第 5

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

4．譯碼驅動及顯示單元電路

選擇74LS247作為顯示譯碼電路；選擇ＬＥＤ數碼管作為顯示單元電路。由74LS247把輸進來的二進制信號翻譯成十進制數字，再由數碼管顯示出來。這里的LED數碼管是采用共陽的方法連接的。

計數器實現了對時間的累計并以8421BCD碼的形式輸送到74LS247芯片，再由247芯片把BCD碼轉變為十進制數碼送到數碼管中顯示出來。

數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。即為用COMS與或非門實現的時或分校時電路，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處于校時狀態。

實際使用時，因為電路開關存在抖動問題，所以一般會接一個RS觸發器構成開關消抖動電路，所以整個較時電路就如圖（f）。

（f）帶有消抖電路的校正電路

6．整點報時電路

電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。

當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QＣ和QＡ、個位的QＤ和QＡ及秒計數器十位的QＣ和QＡ相與，從而產生報時控制信號。

報時電路可選74HC30來構成。74HC30為8輸入與非門。

四、元器件

1．四連面包板1塊（編號A45）2．鑷子1把 3．剪刀1把

4．共陰八段數碼管6個 5．網絡線2米/人 6．74LS247集成塊6塊 7．CD4060集成塊1塊 8．74LS390集成塊3塊

第 6

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

9．74HC51集成塊1塊 10．74HC00集成塊4塊 11．74HC30集成塊1塊 12.74LS08集成塊2塊 13．10MΩ電阻5個 14．500Ω電阻14個 15．30p電容2個

16．32.768k時鐘晶體1個 17．蜂鳴器10個（每班）1）芯片連接圖

1)74HC00D

2)74LS247

3)74LS390D

4)74HC51D

五、各功能塊電路圖

數字鐘從原理上講是一種典型的數字電路，可以由許多中小規模集成電路組成，所以可

第 7

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

以分成許多獨立的電路。

（一）24進制電路

由74LS390、7408、數碼管與74LS247組成，電路如圖一。

U3U4DCD_HEXDCD_HEX4323567432U2B15122INA2INB2QA2QB2QC142CLR2QD***U2A1INA1INB1QA1QB1QC1CLR1QD74LS390D74LS390D1V1 1000Hz 5VU1A12374LS08D

（二）60進制電路

由74LS390、7408、數碼管與74LS247組成，電路如圖二。

U3U4DCD_HEXDCD_HEX4321432U1B15122INA2INB2QA2QB2QC142CLR2QD1311109214U1A1INA1INB1QA1QB1QC1CLR1QD356774LS390DU2A12374LS390DV1 1000Hz 5V174LS08D

（三）時間計數電路

由1個24進制電路、2個六十進制電路組成，詳細電路見圖五。

第 8

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

（四）校正電路

由74CH51D、74HC00D與電阻組成，校正電路有分校正和時校正兩部分，電路如圖六。

（五）晶體振蕩電路

第 9

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

由晶體與2個30pF電容、1個4060、一個10兆的電阻組成，芯片3腳輸出2Hz的方波信號，電路如圖七。

第 10

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

分頻器電路

通常，數字鐘的晶體振蕩器輸出頻率較高，為了得到１Ｈz的秒信號輸入，需要對振蕩器的輸出信號進行分頻。

通常實現分頻器的電路是計數器電路，一般采用多級２進制計數器來實現。例如，１５將３２７６８Ｈz的振蕩信號分頻為１ＨZ的分頻倍數為３２７６８（２），即實現該分頻功能的計數器相當于１５極２進制計數器。常用的２進制計數器有７４ＨＣ３９３等。

本實驗中采用CD4060來構成分頻電路。CD4060在數字集成電路中可實現的分頻次數最高，而且CD4060還包含振蕩電路所需的非門，使用更為方便。

ＣＤ４０６０計數為１４級２進制計數器，可以將３２７６８ＨZ的信號分頻為２ＨZ，其內部框圖如圖3-3所示，從圖中可以看出，ＣＤ４０６０的時鐘輸入端兩個串接的非門，因此可以直接實現振蕩和分頻的功能。

（六）整點報時電路

由74HC30D和蜂鳴器組成，當時間在59:50到59:59時，蜂鳴報時，電路如下圖所示：

第 11

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

數字鐘設計－整點報時電路部分IO1分計數器十位的Qc和QAIO2VCCIO31U15VVCCX1823456115V分計數器個位的QD和QAIO44V_0.5WIO512秒計數器十位的QC和QAIO674HC30D說明：當時間在59分50秒到59分59秒期間時 分十位、分個 位和秒十位均保持不變，分別為5，9和5；因此，可以將分計數器十位的Qc和QA，個位的QD和QA及秒計數器十位的QC和QA相與，從而產生報時控制信號。

六、總接線元件布局簡圖

整個數字鐘由時間計數電路、晶體振蕩電路、校正電路、整點報時電路組成。

其中以校正電路代替時間計數電路中的時、分、秒之間的進位，當校時電路處于正常輸入信號時，時間計數電路正常計時，但當分校正時，其不會產生向時進位，而分與時的校位是分開的，而校正電路也是一個獨立的電路。

電路的信號輸入由晶振電路產生，并輸入各電路。簡圖如圖下所示：

七、實物圖

+++++

第 12

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

八、總結

1． 實驗過程中遇到的問題及解決方法

① 七段顯示器與七段譯碼器的測量

1）把顯示器與74LS247相連，第一次接時，數碼管完全沒有顯示數字，檢查后發現是數碼管未接電源而造成的，接電后發現還是無法正確顯示數字，用萬用表檢測后，發現是因芯片引腳有些接觸不良而造成的，所以確認芯片是否接觸良好是非常重要的一件事。

2）在檢測247驅動電路的過程中發現數碼管不能正常顯示的狀況，經檢驗發現主要是由于接觸不良的問題，其中包括線的接觸不良和芯片的接觸不良，在實驗過程中，數碼管有幾段二極管時隱時現，有時會消失。用萬用表歐姆檔檢測每一根線是否接觸良好，在檢測過程中發現有幾根線有時能接通，有時不能接通，把接觸不好的線重新接過后發現能正常顯示了。其次是由于芯片接觸不良的問題，用萬用表歐姆檔檢測有幾個引腳本該相通的地方卻未通，而檢測的導線狀況良好，其解決方法為把247的芯片拔出，根據面包板孔的的狀況重新調整其引腳，使其正對于孔，再用力均勻地將芯片插入面包板中，此后發現能正常顯示，本次實驗中還發現5塊壞的LED數碼管和兩塊壞的247，經更換后均能正常顯示。

② 時間計數電路的連接與測試 十、六十進制都沒有什么大的問題，只是芯片引腳的老問題，只要重新插過芯片就可以解決了。但在二十四進制時，按圖接線后發現，顯示器上的數字總是100進制的，而不是二十四進制，檢測后發現無論是線路的連通還是芯片的接觸都沒有問題。最后，在重對連線時發現是線路接錯引腳造成的，改過之后，顯示就正常了。

③ 校正電路

在連接校正電路的過程中，出現時和分都能正常校正時，但秒卻受到影響，特別時一較分鐘的時候秒亂跳，而不校時的時候，秒從40跳到59，然后又跳回40，分和秒之間無進位，電路在時、分、秒進位過程中能正常顯示，故可排除芯片和連線的接觸不良的問題。經檢查，校正電路的連線沒有錯誤，后用萬用表的直流電壓檔帶電檢測秒十位的QA、QB、QC和QD腳，發現QA腳時有電壓時而無電壓，再檢測秒到分和分到時的進位端，發現是由于秒到分的進位未拔掉所至。因上面程因引腳接錯而造成錯誤，所以校正電路是完全按照仿真圖所連的，在測試時，開始進行時校時時，沒有出現問題，但當進行到分校時時，發現計數電路的秒電路開始亂跳出錯。因此，電路一定是有地方出錯了，在反復對照后，發現是因為在接入校正電路時忘了把秒十位和分個位之間的連線拿掉而造成的，因此，在接線時一定要注意把不要的多余的線拿掉。2． 設計體會

1）通過這次對數字鐘的設計與制作，讓我了解了設計電路的程序，也讓我了解了關于數字鐘的原理與設計理念，要設計一個電路總要先用仿真仿真成功之后才實際接線的。但是最后的成品卻不一定與仿真時完全一樣，因為，再實際接線中有著各

第 13

頁 岳陽職業技術學院電子工程系《電子設計與制作》課程設計報告

應用電子高職(3)08-1

李會民

種各樣的條件制約著。而且，在仿真中無法成功的電路接法，在實際中因為芯片本身的特性而能夠成功。所以，在設計時應考慮兩者的差異，從中找出最適合的設計方法。

通過這次學習，讓我對各種電路都有了大概的了解，所以說，坐而言不如立而行，對于這些電路還是應該自己動手實際操作才會有深刻理解。

2）在此次的數字鐘設計過程中，更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。

在連接六進制、十進制、六十進制的進位及十二進制的接法中，要求熟悉邏輯電路及其芯片各引腳的功能，那么在電路出錯時便能準確地找出錯誤所在并及時糾正了。

在設計電路中，往往是先仿真后連接實物圖，但有時候仿真和電路連接并不是完全一致的，例如仿真的連接示意圖中，往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳，因此在實際的電路連接中往往容易遺漏。又例如74LS390芯片，其本身就是一個十進制計數器，在仿真電路中必須連接反饋線才能正常顯示，而在實際電路中無需再連接，因此仿真圖和電路連接圖還是有一定區別的。

在設計電路的連接圖中出錯的主要原因都是接線和芯片的接觸不良以及接線的錯誤所引起的。

3． 對設計的建議

此次的數字鐘設計重在于仿真和接線，雖然能把電路圖接出來，并能正常顯示，但對于電路本身的原理并不是十分熟悉。我希望老師在我們動手制作之前應先告訴我們一些關于所做電路的資料、原理，以及如何檢測電路的方法，還有關于檢測芯片的方法。這樣會有助于我們進一步的進入狀況，完成設計

總的來說，通過這次的設計實驗更進一步地增強了實驗的動手能力。

第 14

頁

第二篇：主持人康輝

平語近人

總書記用典

大家好！歡迎收看《百家講壇》系列特別節目《平“語”近人——總書記用典》。我是主持人康輝。首先歡迎今天來到節目現場的北京中醫藥大學和北京航空航天大學的同學們，歡迎大家。

在中國的傳統文化當中，特別是儒家文化當中，一直強調“仁”這個字。仁就是愛人，由此推導出為政者對于百姓的關切，進而再推導出人類社會發展過程當中建立起人與人之間和諧關系的這樣一種關切。所以千百年來，儒家文化當中的這種仁的思想、仁政的思想，成為了中國傳統政治文化當中的優秀基因。

一直到今天，在總書記的治國理政思想當中，對于傳統的仁政思想，有很多創造性轉化和創新性發展。所以今天我們這期節目的主題，就圍繞著“仁政”這兩個字展開。現在讓我們掌聲歡迎本期節目的思想解讀人——中共中央黨校王杰教授。思想解讀人王杰：

十八大以來，總書記發表了一系列重要講話，通過學習總書記的系列重要講話，結合我們中華優秀傳統文化，我想談三個問題： 第一，重民生。第二，興民德。第三，得民心。

下面我談第一個問題，重民生。中國共產黨人的初心和使命就是為中國人民謀幸福、為中華民族謀復興，讓人民過上幸福美好的生活。當然，要讓老百姓過上幸福、美好的生活，絕不是一句空話，要體現在解決老百姓最關心、最現實、最實際的民生問題上；體現在一系列相關的制度、政策、法律、法規的落地、落實上。一句話，就是讓老百姓能夠共享改革開放的成果，讓老百姓能夠得到更多更多的實惠，讓老百姓有更多的獲得感、安全感和幸福感。那么關于民生，下面我們請看總書記是怎么說的。第一段落

治國有常，而利民為本。以人民為中心的發展思想，不是一個抽象的、玄奧的概念。不能只停留在口頭上，止步于思想環節，而要體現在經濟社會發展各個環節。要堅持人民主體地位，順應人民群眾對美好生活的向往。不斷實現好、維護

好、發展好最廣大人民根本利益。做到發展為了人民、發展依靠人民、發展成果由人民共享。主持人康輝：

剛剛總書記的這段話是2016年的1月18號，他在省部級主要領導干部學習貫徹黨的十八屆五中全會精神專題研討班上講的。

在這段講話當中，總書記也有一處用典，就是“治國有常，而利民為本”。這句話的意思，其實不難理解。但它典出何處？在中國傳統的政治文化當中，這句話又有怎樣重要的地位呢？現在我們請出本期節目的經典釋義人，北京大學趙冬梅教授給大家做講解。經典釋義人趙冬梅：

大家好！“治國有常，而利民為本”，出自《淮南子·氾論訓》。這句話的意思是非常明白、非常簡單的，很容易懂。也就是說治理國家的原則，最根本的就是要利民。利民呢，就是要讓老百姓得到實實在在的好處。

比如說，成書于西漢時期的《史記》和《戰國策》，在談到趙武靈王胡服騎射故事的時候，就用到了這句話，“治國有常，而利民為本；政教有經，而令行為上”。我們知道，趙國其實是在華夏諸國當中比較靠北邊的，靠北邊就意味著它

是和游牧民族雜錯而居的。游牧民族是騎馬的，所以他們的軍隊行動起來機動性是非常強的、非常靈活。所以趙國在跟游牧民族雜錯而居的時候，就常常吃虧。在屢戰屢敗之后呢，趙武靈王就決定要引進騎射技術，要建設自己國家的騎兵隊伍。

我們今天說要引進騎射技術，就是他的士兵要學會騎馬。我們今天說起來好像覺得，這好像很簡單吧？但是在當時，這確實是一項非常重要的技術引進。

它要改變這個騎兵的整個服飾系統都要改變。這對于華夏民族來講，是一個巨大的文化挑戰、巨大的心理挑戰。但是趙武靈王想了又想，還是下定決心“治國有常，而利民為本”。既然胡服騎射是一件可以保護趙國人民生產生活的事情，它是一件利民的事情，那么排除萬難也要搞下去。由此帶動了整個趙國，趙武靈王的胡服騎射運動才轟轟烈烈地開展，趙國的國力才達到了最強盛。主持人康輝：

好，謝謝趙冬梅教授的講解。趙老師剛才說了，“治國有常，而利民為本”，這個道理特別地簡單。但是從歷史上來看，真正地把它實現好并不容易。像剛剛您談到的這個胡服騎射，確實是利民之事。但是當時施行是要冒一定風險的。這就想

到了今天我們要全面深化改革，我們一直說，是要啃硬骨頭、涉險灘，說明真正行利民之事確實不容易。

剛剛王杰教授也談到，讓人民過上美好的生活絕不是一句抽象的空話。那王老師，您覺得我們現在應該怎么樣真正能夠把這些利民之事落到實處？ 思想解讀人王杰：

“治國有常，而利民為本”要落地，的確需要我們付出很多的努力。說一千道一萬，不如做給老百姓看。具體的要落地，那么這一點，我想在我們今天來說應該是更為重要的。只有這樣讓老百姓得到更多的實惠，那么老百姓才能擁護你、支持你。主持人康輝：

其實知易行難，但是如果真正有了知，再難也要行。這個《淮南子·氾論訓》后邊還有一句，“政教有經，而令行為上”。其實說的是不是也是我們一定要落地，要有行動力？ 經典釋義人趙冬梅：

對，一定要落地，一定要有行動。但實際上它前提就是說，政府的每一個命令出來之前，都要充分地考慮到利民，而且要做充分的調研。這個命令出來，就是可以推行的、是符合

實際的、是能夠推行得下去的。那么這樣出來一個命令，就能行使一個命令，這個政府它就會是一個有信譽的政府。主持人康輝：

其實今天我們講傳統文化當中的這些精髓，對于我們今天的發展仍然有這種推動力、仍然有教益。也就是要讓它常用常新。但是前提一定是“用”字在先。

那總書記，他在從政的實踐當中，又是怎樣真心實意、真抓實干地來行這些利民之事的呢？接下來，我們繼續請思想解讀人王杰教授，來給大家做講解。思想解讀人王杰：

“治國有常，而利民為本”，這是中國幾千年來為官、為政的經驗和智慧的總結，那么也是當今治國理政的重要遵循。老祖宗給我們留下的這些思想，對咱們今天的治國理政，對我們今天的實際工作仍然有著非常重要的意義。

那么我們看，幾十年來，總書記投入精力最多，他最為關注的問題之一，就是民生問題。我們通過總書記身上發生的小故事，可以窺見一斑。

2012年12月29號，離2013年元旦還有兩天，中共中央總書記習近平驅車300多公里，來到了河北省阜平縣考察扶

貧開發工作，連夜就聽取了省市縣主要領導同志的工作匯報。第二天一大早，總書記便冒著嚴寒來到了幾個貧困村，走訪貧困群眾。他走進貧困群眾的家，盤腿坐在炕頭上，仔細地詢問群眾，一年的收入能有多少？過冬的棉被有沒有？一年的糧食夠不夠吃？取暖的煤炭夠不夠用？小孩上學遠不遠、看病難不難？總書記問得非常地仔細。隨后總書記又來到了村委會，同村干部、村民及駐村干部一道，共同協商加快脫貧致富的好辦法。

“小康不小康，關鍵看老鄉”。總書記高屋建瓴地指出了全面建設小康社會的關鍵點。脫貧攻堅工程是當代中國最大的民生工程，也是當代中國最大的利民、惠民、富民工程。堅決打贏脫貧攻堅戰，讓貧困人口與貧困地區，同全國人民一道進入全面小康社會。

剛才談了重民生，下面我談興民德。說到興民德，我想起了兩千多年以前中國有一位非常偉大的思想家叫管子。他說過的一句話“倉廩實而知禮節；衣食足而知榮辱”。說明物質財富對一個人的重要。你餓著肚子講道德、講文明、講禮儀，不現實。但是追求物質財富絕不應該成為一個人的唯一的目標追求，不應該是個終極目標，因為對老百姓來說，還有一件更為重要的事情要去做，什么事情？對老百姓進行人倫、道德教化，提高老百姓的整體道德文明素養。這個思想來自于儒家，來自于孔夫子。

其實孟子也有類似的思想。孟子他說，老百姓富裕起來以后，要“謹庠序之教，申之以孝悌之義”。什么意思？就是老百姓富裕起來以后，要興辦各種各樣的學校，把人倫道德、人倫孝悌的道理反復講給老百姓聽，讓老百姓能夠去實行。孟子還說，好的政令與好的教育相比，好的教育更容易贏得民心。

那么教民教什么？就是教民以德、教民以善、教民以廉恥、教民以誠信、教民以自律、教民以人倫。關于民德，下面我們請看總書記又是怎么說的。第二段落

修德，既要立意高遠，又要立足平實。要立志報效祖國、服務人民，這是大德，養大德者方可成大業。同時還得從做好小事、管好小節開始起步，“見善則遷，有過則改”，踏踏實實修好公德、私德，學會勞動、學會勤儉，學會感恩、學會助人，學會謙讓、學會寬容，學會自省、學會自律。主持人康輝：

大家知道，現在中國已經是世界第二大經濟體了，當我們的發展到了這樣的一個階段，當中國需要在國際上，承擔起更

多大國責任的時候，興民德就變得更加地重要。那在今天立足中華優秀傳統文化，培育踐行社會主義核心價值觀，這就是新時代教民以德的具體表現。

剛剛我們聽到總書記的這段話是2014年的5月4號，他在北京大學和師生座談的時候講的。總書記有一處用典，“見善則遷，有過則改”。那這八個字典出何處？又有怎樣的含義呢？

經典釋義人趙冬梅：

“見善則遷，有過則改”出自《周易》，是《周易》六十四別卦當中的第四十二卦，它的原文是說，“君子以見善則遷，有過則改”。這說的其實就是做人修身的道理：我們怎么樣才能做一個更好的人。今天來講是說，怎么樣做一個更好的公民？那就是，你要看見自己不如別人的地方，看見別人比自己更好的這些地方，那你就要向他學習。你向那些更好的東西靠攏，這叫“見善則遷”。那么當你發現自己有些事情做錯了，有些事情做得不夠好的時候，怎么樣呢？一定要改正，要不怕改正錯誤，“見善則遷，有過則改”，你才能不斷地進步，才能做一個君子。那放到今天就是我們才能做一個合格的、更好的公民。

在這八個字當中，其實我們可以把它分解出三層意思來：

第一層呢，就是我們要抱持著一顆永遠向上、永不滿足的心，要不斷進步的要有一顆向上的心。不管是“見善則遷”還是“有過則改”，它說的都是要進步，我要更好，我要讓我自己變得更美好起來。

那么它的第二層意思呢？就是我們每個人都要苦練內省的功夫，儒家提倡“吾日三省吾身”。“省”其實就是自我檢查。不斷地內省才能夠不斷地進步。

那么這句話還有第三重的意思，就是說“見善則遷”，當你發現比自己更好的人和事的時候，你究竟應該抱持著怎樣的態度，做到見賢思齊。所以我們看到的古代那些最優秀的讀書人，他們是能夠把書讀進生命里、讀進血液里來，把讀到的道理化成為自己的行為，并且作用于社會。古代那些最優秀的讀書人，是非常善于自省的，是勇于改過的，是能夠做到知行合一，在實踐當中不斷地磨礪自己不斷取得進步的。那么在科學技術上、在物質上、在知識上，我們可以傲視古人，我們也應當傲視古人，我們應當比古人強。但是在精神上，古人所指示的這些進步的路徑它是值得我們學習的，它是永遠都不過時的。主持人康輝：

如果我們善于內省、勇于改過的話，就會成為一個有德之人。人們向往、追求美好的生活、有道德的生活是古今一致的。正所謂道不遠人、德必有鄰。那總書記關于興民德還有哪些重要的論述。思想解讀人王杰：

“興民德”需培育和踐行社會主義核心價值觀。德有大德，也有小德，核心價值觀就是一種德。既是個人的德，也是社會的德、國家的德。對一個國家和民族來說，最持久、最廣泛、最深層的力量，就是全民共同認同、遵循和恪守的核心價值觀。2014年六一兒童節前夕，總書記來到了北京市海淀區民族小學，就從小積極培育和踐行社會主義核心價值觀問題與師生們進行座談和交流。在座談和交流過程中，他提出了要培育和踐行社會主義核心價值觀，要記住16個字。這16個字就是“記住要求、心有榜樣、從小做起、接受幫助”。總書記最后還說，養小德可以成大德，要把社會主義核心價值觀的基本內容銘刻在頭腦中，讓社會主義核心價值觀的種子在學生的心中生根、開花、結果。總書記說這些話，是非常地接地氣。

第三個問題，我談得民心。為政之道以順民心為本。要想得到人民的擁護和支持，就一定要贏得民心。民心是最大的政治。民心向背決定著執政黨的生死存亡。

關于得民心，我們請看總書記，又是如何論述的。第三段落

“水能載舟，亦能覆舟”。這個道理我們必須牢記，任何時候都不能忘卻。

老百姓是天，老百姓是地。忘記了人民，脫離了人民，我們就會成為無源之水，無本之木，就會一事無成。我們要堅持黨的群眾路線，始終保持黨同人民群眾的血肉聯系，始終接受人民群眾批評和監督。心中常思百姓疾苦，腦中常謀富民之策。使我們黨，永遠贏得人民群眾的信任和擁護；使我們的事業，始終擁有不竭的力量源泉。主持人康輝：

剛剛我們聽到的總書記的這段話是2016年10月21號，他在紀念紅軍長征勝利80周年大會上講的。當年長征勝利，依靠人民；今天我們走在新的長征路上，依然要依靠人民。根基在人民，力量在人民，興衰成敗都在人民。總書記在這段講話當中，引用了一句古人的話，“水能載舟，亦能覆舟”。這句話大家都特別地熟悉吧？但這句話最早的出處是哪兒呢？我想問問今天在現場的同學們，有誰知道？這位女同學，好。

觀眾：

我記得這句話應該是唐太宗李世民說的。

主持人康輝：

好，謝謝這位同學。其實你的水平跟我差不多。當時我被問到這個問題的時候，我的回答也是：不是唐太宗說的就是魏徵說的。但其實告訴大家，“水能載舟，亦能覆舟”，這八個字最早的出處，比唐代要早得多。那它典出何處呢？我們現在請經典釋義人趙冬梅教授，來為大家做講解。

經典釋義人趙冬梅：

“水能載舟，亦能覆舟”，這句話最早的出處是《荀子·王制》，它的原文是，“君者，舟也；庶人者，水也；水則載舟，水則覆舟”。用大白話來解釋，就是君主就像是船，而老百姓則像是水，水可以把船托起來，也可以把船掀翻。荀子的這個比喻當中其實包含著民本思想，就是老百姓是重要的，老百姓是一個國家統治的根基，荀子的這個比喻，用水和舟來比喻老百姓和君主之間的關系，這個比喻非常地形象。朝代更替的歷史當中，我們一次又一次地看到了水是怎樣載舟的，水又是怎樣覆舟的。比如說隋朝，隋煬帝做的很

多的事情，我們站得極遠的時候，站在歷史的高度，當我們站在鷹的高度的時候，我們會覺得它是積極的，是有意義的，是有價值的。但是歷史不能只有這一個維度，看歷史的時候，不能只站在鷹的高度，站在兩千年、一千年的尺度上去看歷史。其實看歷史的時候，很重要的就是你要看當時，看人的生命的尺度。如果站在人的生命的尺度，去看歷史的話，那么隋煬帝做的這些事情，對于隋朝治下的老百姓來說，那么快的節奏、那么高的速度、那么高的頻率的戰爭和勞役，對于當時隋朝的老百姓來說，就意味著非常現實的苦難。那么老百姓沒有辦法。在這時候憤怒的老百姓，一滴一滴的水就匯成了一個憤怒的巨浪，這種憤怒的巨浪，最終推翻了隋朝的政權。這就是我們在隋朝滅亡當中看到的非常形象的，水是怎樣覆舟的這個過程。

隋朝滅亡的過程，唐太宗他是親眼目睹、親身經歷的，隋朝“水則覆舟”的那個教訓，在他的心里邊仍然是非常之鮮活的。他知道“水則載舟，水則覆舟”的道理。而這番道理，他是從自己的生命經歷當中體驗出來的，所以他信，所以他能夠接受批評。

正是因為這個時期的唐太宗是能夠接受批評的，所以才有了我們大家都學過的“貞觀之治”。

關于“貞觀之治”，其實我想可能大部分人都會有一個誤解，就是覺得好像到了“貞觀之治”的時候，唐朝就非常地強盛，已經超過了隋朝。其實唐朝的強盛還在后邊，要到“開元盛世”的時候。在“貞觀之治”的時候，如果論到唐朝的國力的話，不管是談人口的數量，還是說倉庫里邊倉儲的物資。其實這個時候的唐朝，都比隋朝末年還要差得遠得多。那么為什么人們如此懷念、如此稱頌“貞觀之治”呢？那個“貞觀之治”究竟是一個什么樣子的呢？

我們看《貞觀政要》的描述。它說道路行旅十分安全。旅行是安全的，路上沒有打劫的，沒有攔路的。監獄里頭也常常是空的，沒有犯人，沒有人犯罪。田野里邊放牧著牛羊。人們離開家的時候是不用關大門的。因為連著幾年都是大豐收，所以糧食便宜極了，一斗只要三四個銅錢。出門旅行的時候呢，從長安到嶺南，從山東到大海，都不用隨身背著糧食，路上都可以買到糧食，是可以置辦到你要吃的、要用的東西的。而客人、行旅之人，從山東的村子里邊路過的時候，村民一定會好好地款待，而且臨走的時候還有送干糧的，這就是唐朝人描述當中的“貞觀之治”。如果論國家的力量來講，它不是特別強大，它不如隋朝末年的時候，但是這個“貞觀之治”它和諧、安靜、美好。這個時候的老百姓，就像是藍天之下平靜的海水，它托載著唐王朝的大船向前走。“水則

載舟，水則覆舟”，一兩個的老百姓微不足道。但是當他們聚集起來的時候，他們就是國家興亡的決定力量。主持人康輝：

“水則載舟，水則覆舟”，水的力量是如此地龐大，那么作為為政者來說就要施仁政，要善用這種力量。

那今天我們一直在強調，我們黨的根本宗旨就是全心全意為人民服務，要讓人民過上美好的生活，要善解民心之憂，要善謀民生之利。怎么樣才能得民心呢？關于得民心，總書記還有哪些重要的論述呢？我們接下來繼續請思想解讀人王杰教授為大家做講解。思想解讀人王杰：

只有不斷地改善民生，你才能夠贏得民心。這是一個辯證法。所以總書記指出，把增進人民福祉，促進人的全面發展作為發展的出發點和落腳點。

這就是說，要用真情的付出、切實的行動來贏得民心。人民群眾的認可是最高褒獎，人民群眾的信任是最大支持。觀眾舉手示意了，請問你有什么問題？請講。觀眾：

王老師您好，剛剛您講到有關于民生的問題，說我們要重民生，然后要實行惠民政策，讓我們得到一些幸福感，但同時我們也很看重國家在高科技方面的發展，但是也有人說，這些國家在高科技方面的發展，它除了給我們帶來一些自豪感的同時，它與我們的民生又有什么關系呢？ 思想解讀人王杰：

這是一個科技和民生的關系問題，前些年在發射遙感衛星、通信衛星的時候，說這些衛星發射了和我們的日常生活有什么關系？其實我們講我們的日常生活中，咱們誰都離不開高科技了，對不對，咱們的智能手機、咱們的人臉識別、咱們的共享單車、咱們的電動汽車、咱們的高速火車，這都是靠高科技的結果。我們都已經在享受它給我們帶來的便捷。所以高科技，不能夠只看到自己眼前的這點事情，把這個事情把它放大，就是高科技與我們的民生，可能暫時它看不到有很密切的關系，但是呢，隨著它的發展，它一定和我們的民生是息息相關的。這是我的一個簡單的回答。觀眾： 謝謝老師。思想解讀人王杰：

剛才談到了民生。要贏得民生，就必須不斷地改善民生。習近平同志早年在基層工作時，用自己的實際行動，贏得了老百姓的廣泛贊譽。習近平同志在梁家河村插隊時，中間有八個月的時間，在另外一個村——趙家河村駐點。在趙家河村的這八個月時間里，習近平同志主要負責村里的一些日常的行政工作，同時還和村里的老百姓一起打土壩、修梯田、植樹造林，習近平同志在當地老百姓心中，留下了非常深的印象。

主持人康輝：

是的正像王杰老師講的那樣，習近平同志當年在陜北的趙家河村，那八個月工作的時間，給村民們留下了非常深刻的印象。今天我們在節目現場，特別請到了陜西省延安市延川縣趙家河村的一位村民高生智高大爺。我們掌聲歡迎他。高大爺您好。嘉賓高生智： 主持人康輝：

當年那些北京知青里面，習近平同志是給村民們留下了特別深的印象，我聽說一直到現在趙家河村的老百姓們還經常會說起當年習近平這個北京后生的故事。還有個“好后生”的故事是不是？

嘉賓高生智：

事情是這樣，這個馮俊德老大爺，他在自己的地里頭種了一點旱煙，把這個旱煙都搬了一架子車。主持人康輝： 種旱煙。嘉賓高生智：

旱煙。他往回拉，自己運回來。拉著拉著他就有點累了。70多歲的人了。這時候呢，后面來了個小伙子。小伙子就說，來，大爺我幫你拉一會兒。順手就從大爺手里把這個車把就拿過去，他自己拉。

兩個人就這樣拉著車子慢慢地往前走。這個馮大爺說，我還不知道你是誰？這時候，小伙子就說，我姓習，我叫習近平，是插隊青年。這時候馮大爺說了，姓習的這個姓很少，一般都不這樣叫。只有在陜北那時候跟劉志丹鬧革命的習仲勛姓習。小伙子就說了一句，習仲勛是我爸，我是他兒子。這時候呢，這馮大爺就說，你是個好后生。

第三篇：康輝蔬菜公司簡介

遵義康輝蔬菜公司錯季節蔬菜種植

簡介

遵義康輝蔬菜有限公司系引領錯季節蔬菜種植的企業，該公司成立于2010年，注冊資金50萬元。公司成員均來自全國大棚蔬菜種植先進縣的安徽省和縣，有著豐富的大棚蔬菜種植技術和市場營銷經驗。瞄準了錯季節蔬菜生產有利于錯開蔬菜上市高峰，搶占市場空檔，凸顯蔬菜種植效益的市場前景。自2010年12月入駐以來，在縣委政府的高度重視下，在三合鎮人民政府和縣農林畜牧局的幫助下，105畝錯季節蔬菜生產大棚于2011年2月底全面建成。選育品種為辣椒、西紅柿、四季豆、黃瓜、花菜等。

公司以“發展特色蔬菜”為主題，采取自主經營種植模式，帶動周邊農戶共同發展，實現種得出、賣得掉、有錢賺的利益聯合體。待158畝蔬菜成功上市，2012年擬擴建500畝錯季節蔬菜生產示范基地。

公司集種苗、生產資料、生產技術和產品市場為一體，實行規模化、標準化管理，走統一購種、統一育苗、統一技術指導、統一包裝、統一銷售的新型農業發展道路，努力建設布局管理、效益顯著的現代蔬菜產業新格局。

二〇一二年二月

第四篇：EDA數字鐘設計

數字鐘

一、實驗目的

1、掌握多位計數器相連的設計方法。

2、掌握十進制，六進制，二十四進制計數器的設計方法。

3、掌握揚聲器的驅動及報時的設計。

4、LED燈的花樣顯示。

5、掌握CPLD技術的層次化設計方法。

二、實驗器材

1、主芯片Altera EPF10K10LC84-4。2、8個LED燈。

3、揚聲器。4、4位數碼顯示管。5、8個按鍵開關（清零，調小時，調分鐘）。

三、實驗內容

根據電路特點，運用層次設計概念設計。將此設計任務分成若干模塊，規定每一模塊的功能和各模塊之間的接口。

1、時計時程序： library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;

entity hour is

port(reset,clk : in std_logic;

daout : out std_logic_vector(7 downto 0));end hour;

architecture behav of hour is

signal count : std_logic_vector(3 downto 0);signal counter : std_logic_vector(3 downto 0);begin

p1: process(reset,clk)

begin

if reset='0' then

count<=“0000”;

counter<=“0000”;

elsif(clk'event and clk='1')then

if(counter<2)then

if(count=9)then

count<=“0000”;

counter<=counter + 1;

else

count<=count+1;

end if;

else

if(count=3)

then

counter<=“0000”;

else

count<=count+1;

count<=“0000”;

end if;

end if;

end if;

end process;

daout(7 downto 4)<=counter;daout(3 downto 0)<=count;

end behav;

2、分計時程序： library ieee;

use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;

entity minute is

port(reset,clk,sethour: in std_logic;

daout : out std_logic_vector(7 downto 0);

enhour : out std_logic);end minute;

architecture behav of minute is

signal count : std_logic_vector(3 downto 0);signal counter : std_logic_vector(3 downto 0);signal carry_out1 : std_logic;signal carry_out2 : std_logic;begin

p1: process(reset,clk)begin

if reset='0' then

count<=“0000”;

counter<=“0000”;

elsif(clk'event and clk='1')then

if(counter<5)then

if(count=9)then

count<=“0000”;

counter<=counter + 1;

else

count<=count+1;

end if;

carry_out1<='0';

else

if(count=9)then

count<=“0000”;

counter<=“0000”;

carry_out1<='1';

else

count<=count+1;

carry_out1<='0';

end if;

end if;end if;end process;

p2: process(clk)begin

if(clk'event and clk='0')then

if(counter=0)then

if(count=0)then

carry_out2<='0';

end if;

else

carry_out2<='1';

end if;end if;end process;

daout(7 downto 4)<=counter;daout(3 downto 0)<=count;enhour<=(carry_out1 and carry_out2)or sethour;end behav;

3、秒計時程序： library ieee;

use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;

entity second is

port(reset,clk,setmin : in std_logic;

daout : out std_logic_vector(7 downto 0);

enmin : out std_logic);end second;

architecture behav of second is

signal count : std_logic_vector(3 downto 0);signal counter : std_logic_vector(3 downto 0);signal carry_out1 : std_logic;signal carry_out2 : std_logic;begin

p1: process(reset,clk)begin

if reset='0' then

count<=“0000”;

counter<=“0000”;

elsif(clk'event and clk='1')then

if(counter<5)

then

if

(count=9)

then

count<=“0000”;

counter<=counter + 1;

else

count<=count+1;

end if;

carry_out1<='0';

else

if(count=9)

then

count<=“0000”;

counter<=“0000”;

carry_out1<='1';

else

count<=count+1;

carry_out1<='0';

end if;

end if;end if;end process;daout(7 downto

4)<=counter;

daout(3

downto

0)<=count;enmin<=carry_out1 or setmin;end behav;6

4、alert程序： library ieee;

use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;

entity alert is port（clkspk : in std_logic;

second : in std_logic_vector(7 downto 0);

minute : in std_logic_vector(7 downto 0);

speak : out std_logic;

lamp : out std_logic_vector(8 downto 0));end alert;

architecture behav of alert is signal divclkspk2 : std_logic;begin p1: process(clkspk)begin

if(clkspk'event and clkspk='1')then

divclkspk2<=not divclkspk2;

end if;end process;p2: process(second,minute)begin if(minute=“01011001”)then case second is

when “01010001”=>lamp<=“000000001”;speak<=divclkspk2;when “01010010”=>lamp<=“000000010”;speak<='0';when “01010011”=>lamp<=“000000100”;speak<=divclkspk2;when “01010100”=>lamp<=“000001000”;speak<='0';when “01010101”=>lamp<=“000010000”;speak<=divclkspk2;when “01010110”=>lamp<=“000100000”;speak<='0';when “01010111”=>lamp<=“001000000”;speak<=divclkspk2;when “01011000”=>lamp<=“010000000”;speak<='0';when “01011001”=>lamp<=“100000000”;speak<=clkspk;when others=>lamp<=“000000000”;end case;end if;end process;end behav;8

5、seltime程序 library ieee;

use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;

entity seltime is port（ckdsp : in std_logic;

reset : in std_logic;

second : in std_logic_vector(7 downto 0);

minute : in std_logic_vector(7 downto 0);

hour : in std_logic_vector(7 downto 0);

daout : out std_logic_vector(3 downto 0);

sel : out std_logic_vector(2 downto 0));end seltime;

architecture behav of seltime is signal sec : std_logic_vector(2 downto 0);begin

process(reset,ckdsp)begin

if(reset='0')then sec<=“000”;

elsif(ckdsp'event and ckdsp='1')then

sec<=“000”;else

sec<=sec+1;end if;end if;end process;

process(sec,second,minute,hour)begin case sec is

when “000”=>daout<=second(3 downto 0);when “001”=>daout<=second(7 downto 4);when “011”=>daout<=minute(3 downto 0);when “100”=>daout<=minute(7 downto 4);when “110”=>daout<=hour(3 downto 0);when “111”=>daout<=hour(7 downto 4);when others=>daout<=“1111”;end case;end process;

if(sec=“111”)then

sel<=sec;end behav;

6、deled程序： LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;use ieee.std_logic_unsigned.all;

ENTITY deled IS PORT（S: IN STD_LOGIC_VECTOR(3 DOWNTO 0);

A,B,C,D,E,F,G,H: OUT STD_LOGIC);END deled;

ARCHITECTURE BEHAV OF deled IS

SIGNAL DATA:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL DOUT:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGIN DATA<=S;PROCESS(DATA)BEGIN

CASE DATA IS

WHEN “0000”=>DOUT<=“00111111”;WHEN “0001”=>DOUT<=“00000110”;WHEN “0010”=>DOUT<=“01011011”;WHEN “0011”=>DOUT<=“01001111”;WHEN “0100”=>DOUT<=“01100110”;WHEN “0101”=>DOUT<=“01101101”;WHEN “0110”=>DOUT<=“01111101”;WHEN “0111”=>DOUT<=“00000111”;WHEN “1000”=>DOUT<=“01111111”;WHEN “1001”=>DOUT<=“01101111”;WHEN “1010”=>DOUT<=“01110111”;WHEN “1011”=>DOUT<=“01111100”;WHEN “1100”=>DOUT<=“00111001”;WHEN “1101”=>DOUT<=“01011110”;WHEN “1110”=>DOUT<=“01111001”;WHEN “1111”=>DOUT<=“01000000”;WHEN OTHERS=>DOUT<=“00000000”;END CASE;END PROCESS;H<=DOUT(7);

G<=DOUT(6);

F<=DOUT(5);

E<=DOUT(4);D<=DOUT(3);C<=DOUT(2);B<=DOUT(1);A<=DOUT(0);END BEHAV;

7、頂層原理圖：

四、實驗結果 頂層原理圖仿真波形：

五、心得體會

1、系統設計進要行充分的方案論證，不可盲目就動手去做；

2、實驗中對每一個細節部分都要全面思考，要對特殊情況進行處理；

3、對于數字系統，要考慮同步、異步問題；

4、數字電路的理論分析要結合時序圖；

5、遇到問題，要順藤摸瓜，分析清楚，不可胡亂改動，每做一次改變都要有充分的理由；

6、模塊化設計方法的優點在于其簡潔性，但是在實驗設計中也發現，在實驗最終電路確定之前，要盡量減少模塊重疊嵌套，因為在總的電路敲定之前，電路還不成熟，很多地方需要改進，如果在開始時就進行多層模塊化，里層模塊電路的修改將影響其外層的全部電路，這樣就是牽一發動全身，很顯然，這樣將導致電 數字鐘課程設計 電路設計的低效，所以在設計過程中，一定要盡量減少超過兩層的模塊；

7、遇到問題花了很長時間沒有解決掉，要學會想他人請教，別人的不經意一點，可能就能把自己帶出思維死區。

第五篇：多功能數字鐘設計

課程設計任務書

課程設計名稱學生姓名專業班級設計題目多功能數字鐘設計

一、課程設計目的1、綜合運用EDA技術，獨立完成一個課題的設計，考察運用所學知識，解決實際問題的能力；

2、結合理論知識，考察閱讀參考資料、文獻、手冊的能力；

3、進一步熟悉EDA技術的開發流程，掌握文件編輯、編譯、仿真、下載驗證等環節的實現方法和

應用技巧；

4、鍛煉撰寫研究報告、研究論文的能力；

5、通過本實踐環節，培養科學和嚴謹的工作作風。

二、設計內容、技術條件和要求

l、能進行正常的時、分、秒計時功能，分別由6個數碼顯示24小時、60分鐘的計數器顯示。

2、能利用實驗系統上的按鈕實現“校時”、“校分”功能；

（1）按下“SA”鍵時，計時器迅速遞增，并按24小時循環；

（2）按下“SB”鍵時，計時器迅速遞增，并按59分鐘循環，并向“時”進位；

（3）按下“SC”鍵時，秒清零；抖動的，必須對其消抖處理。

3、能利用揚聲器做整點報時：

（1）當計時到達59’50”時開始報時，頻率可為500Hz；

計滿23小時后回零；計滿59分鐘后回零。

（2）到達59’59”時為最后一聲整點報時，整點報時的頻率可定為lKHz。

4定時鬧鐘功能

5、用層次化設計方法設計該電路，用硬件描述語言編寫各個功能模塊。

6、報時功能。報時功能用功能仿真的仿真驗證，可通過觀察有關波形確認電路設計是否正確。

三、時間進度安排

1周：(1)完成設計準備，確定實施方案；(2)完成電路文件的輸入和編譯；(4)完成功能仿真。

2周：(1)完成文件至器件的下載，并進行硬件驗證；(2)撰寫設計說明書。

四、主要參考文獻

(1)譚會生、瞿遂春，《EDA技術綜合應用實例與分析》，西安電子科技大學出版社，2004

(2)曹昕燕、周鳳臣等，《EDA技術實驗與課程設計》，清華大學出版社，2006

指導教師簽字：2012年9月1日