第一篇：DSP系統設計PCB布線心得

DSP系統設計PCB心得

DSP外擴FPGA DSP芯片系統時常要根據設計要求或變動調整電路，這對于已經設計好的電路板，無疑帶來了困難。而且在設計階段往往難以測試其性能，例如延時性、毛刺特點等。FPGA的優點是時序整齊、延時一致，易于修改、集成度高、可靠性好。

利用FPGA完成對整個系統的時序控制和接口擴展任務，可以把DSP芯片進一步解放出來去集中完成數據處理工作，提高DSP芯片的使用效率。FPGA的具體工作是：完成整個系統的時序同步工作，使整個系統在統一的時序下順暢地進行工作；完成接口擴展，使整個系統可以根據需要進行程序、數據存儲器及其他外設接口的擴展，進一步擴展發揮DSP芯片的各種功能。

PCB設計布局

首先考慮DSP芯片與存儲器之間的位置布局，保證DSP芯片和存儲器之間的舉例盡可能近一些。這樣可以減少制版費用并避免走線過長導致信號線受到寄生電感的干擾而導致信號的質量下降甚至完全失效。信號線上串聯的排阻要盡可能地離存儲器近些，因為其作用是在高頻信號的傳輸過程中實現平波作用，只有距離越近、效果才越好。

設計鎖相環電路和晶體振蕩器電路時，電路應盡可能靠近DSP芯片的相應引腳，同時必須在電路板的一側，并避免穿孔打眼出現。

將排阻和電容都安排在底層，并盡可能地靠近相關的芯片，使其發揮的作用達到最大。此外在作DSP芯片及其他的元件封裝時，應該考慮芯片所占的外延空間，而不僅僅是作電路板時它本身封裝所占據的空間。即作元件的封裝時如果小于它的實際外部尺寸，作周圍的元件布局時應該考慮它的外向延伸空間。這樣元件焊接、調試的時候比較方便、容易。

在布線的過程中，盡可能地保持信號線的長度近似相等，至少應保證一組信號線中的各個線長度大致相等，這樣才會盡可能地保證信號傳送的同步，而不出現延時的現象。還應注意走線盡可能往一個方向走，盡量避免出現經常性的折返，這樣傳輸信號的質量也會受到影響。

在電路板上適當多加一些0.1uF的高頻旁路電容使高頻電流實現電源層與接地層之間的就近消除，而避免集中到某一較遠的電容那里去消除。

將所有走線布置完事后應該考慮測試點的選擇，應該在需要測試的引腳引線附近安排引出接地點，這樣可以降低電位差，使測試的信號更加準確。測試點應該就近接地。

在接地處理時，盡量將一切接地信號就近打過孔連到地層，有時甚至可以多打一些，這樣可以更好進行信號屏蔽、盡可能地消除一些不必要的干擾。

中間層的走線夾在電路板層的內部，一旦出現問題無法進行調整，進行檢測也不方便。布線時，從信號檢測調試的角度考慮盡量避免走中間層。

當信號層之間有電源層或者接地層隔開時，電源層和接地層實際上起著信號屏蔽的作用，它可以把其他層的信號完全隔離開來，因而可以在信號層上隨意走線，不必考慮一些走線常常注意的規則，例如信號重疊及相互間干擾現象的出現。走線時應注意電源走線寬度還有通道問題，按照1A對應1mm的基本比例進行走線，并在此基礎上將走線進一步加寬。此外保證輸入、輸出通道盡量不發生轉折，各自最好是一條直線形式，避免傳輸過程中的電磁噪聲信號干擾。

PCB設計經驗總結

1、PCB布局設計原則

1)距板邊距離應大于3~5mm。

2)先放置與結構關系密切的元件，如接插件、開關、電源插座等。

3)優先擺放電路功能塊的核心元件及體積較大的元器件，再以核心元件為中心擺放周圍電路元器件。

4)功率大的元件擺放在利于散熱的位置上，如采用風扇散熱，放在空氣的主流通道上；若采用傳導散熱，應放在靠近機箱導槽的位置。

5)質量較大的元器件應避免放在板的中心，應靠近板在機箱中的固定邊放置。6)有高頻連線的元件盡可能靠近，以減少高頻信號的分布參數和電磁干擾。7)輸入、輸出元件盡量遠離。8)熱敏元件應遠離發熱元件。

9)可調元件的布局應便于調節。如跳線、可變電容、電位器等。10)考慮信號流向，合理安排布局，使信號流向盡可能保持一致。

11)布局應均勻、整齊、緊湊。

12)表貼元件布局時應注意焊盤方向盡量取一致，以利于裝焊，減少橋連的可能。13)去耦電容應在電源輸入端就近放置。

14)數字電路與模擬電路應盡量分開，最好是用地隔開。15)在多層板的設計中，應盡量使用地層和電源層將信號層隔開，不能隔開的相鄰信號的走線應采用正交方向。

16)對于雙面都有元件的PCB，較大較密的IC，如QFP、BGA等封裝的元件放在板子的頂層，插件元件也只能放在頂層，插裝元件的另一面（底層）只能放置較小的元件和引腳數較少且排列松散的貼片元件。

2、PCB設計的布線原則

1)走線應避免銳角、直角。采用45°走線。2)相鄰層信號線為正交方向。3)高頻信號盡可能短。

4)輸入、輸出信號盡量避免相鄰平行走線，最好在線間加地線，以防反饋耦合。5)雙面板電源線、地線的走向最好與數據流向一致，以增強抗噪聲能力。

6)數字地、模擬地要分開，對低頻電路，地盡量采用單點并聯接地；高頻電路宜采用多點串聯接地。對于數字電路，地線應閉合成環路，以提高抗噪聲能力。7)對于時鐘線和高頻信號線要根據其特性阻抗要求考慮線寬，做到阻抗匹配。

8)整塊線路板布線、打孔要均勻，避免出現明顯的疏密不均的情況。當印制板的外層信號有大片空白區域時，應加輔助線使板面金屬線分布基本平衡。9)電源和地的布線。盡量給出單獨的電源層和地層；即使要在表層拉線，電源線和地線也要盡量地短，且要足夠的粗。對于多層板，一般都有電源層和地層。需要注意的只是模擬部分和數字部分的地和電源即使電壓相同也要分割開來。對于單雙層板電源線應盡量粗而短。電源線和地線的寬度要求可以根據1mm的線寬最大對應1A的電流來計算，電源和地構成的環路盡量小。

為了防止電源線較長時，電源線上的耦合雜波直接進入負載器件，應在進入每個器件之前，先對電源去耦。為了防止它們彼此間的相互干擾，對每個負載的電源應獨立去耦，并做到先濾波再進入負載。

10)時鐘的布線。時鐘線作為EMC影響最大的因素之一。在時鐘線應少打過孔，盡量避免和其他信號線并行走線，且應遠離一般信號線，避免對信號線的干擾。同時應避開板上的電源部分，以防止電源和時鐘的相互干擾。當一塊電路板上用到多個不同頻率的時鐘時，兩根不同頻率的時鐘線不可并行走線。時鐘線還應盡量避免靠近輸出接口，防止高頻時耦合到輸出的cable線上并沿線發射出去。

如果板上有專門的時鐘發生芯片，其下方不可走線，應在其下方進行鋪銅，必要時還可以對其專門割地。對于很多芯片都有參考的晶體振蕩器，在這些晶振的下方也不應走線，要鋪銅進行隔離，同時可將晶振的外殼接地。

3、測試點的選擇、添加

1)測試點均勻分布于整個PBA(Printed Board Assembly, 裝配電路板)板上。

2)器件的引出引腳，測試焊盤，連接器的引出腳及過孔均可作為測試點，但是過孔是最不良的測試點。

3)貼片元件最好采用測試焊盤作為測試點。4)布線時每一條網絡線都要加上測試點，測試點離器件盡量遠，兩個測試點的間距不能太近，中心間距應有2.54mm；如果在一條網絡線上已經有焊盤或過孔時，則可以不用另加測試焊盤。

5)不可選用底層上的貼片元件的焊盤作為測試點使用。

6)對電源和地應各留10個以上的測試點，且均勻分布于整個板上，用以減少測試時反向驅動電流對整個電位的影響，要確保整個板上等電位。測試點可以是通孔焊盤、表面焊盤、過孔，但過孔必須有可以接觸的銅。當使用表面焊盤作為測試點時，應當將測試點盡量放在焊盤面。

第二篇：布線系統設計背景

布線系統設計背景

隨著計算機網絡和通信技術的飛速發展，二十一世紀的建筑業也將發生巨大的變化，智能建筑已成為代表建筑高科技含量的代名詞，也將成為人們提高生活質量和工作效率，創造出更多物質財富、精神財富的有力保證。人們居住條件的提高和辦公環境的改善,無疑對建筑物的智能化提出了更新、更高的要求，結構化綜合布線系統（即一個能夠支持用戶選擇的語音/數據/圖形圖像應用的網絡布線系統）為其智能化的實現提供了一個完美的物理鏈接平臺，讓我們在對系統進行配置，以適應更先進的技術需求，滿足快速變化節奏的同時，將把大廈的遠期投資控制在最低限度內。面對信息化時代的到來，我們的生活也面臨著信息化，綜合的數字樓宇，綜合的辦公教學樓宇成了時代的必須品。要求現代的樓宇在每個房間均能具備網咯的接入點，能在區域內使用ip電話通信，不僅方便人們的生活，而且能在很大的程度上節約成本和提高工作的效率。綜合布線系統一般由六個獨立的子系統組成，采用星型結構布放線纜，可使任何一個子系統獨立的進入綜合布線系統中，其六個子系統分別為：工作區子系統 Work Location、水平子系統 Horizontal、管理區子系統 Administration、干線子系統 Backbone、設備間子系統 Equipment、建筑群子系統 Campus。這6個子系統的每一部分都相互獨立，可以單獨設計、單獨施工和單獨管理，更換其中一個子系統時，均不會影響其他子系統。

（參見附一?綜合布線系統示意圖）工程概況

新教學樓采用超5類布線，作為信息傳輸基礎的綜合布線系統，其設計的重點是：以中心機房為核心，將樓的各樓層配線架與中心機房聯成一個有機的整體，使系統具備穩定可靠、高速率、標準、開放、靈活、適用、可擴展的性能特點，從而滿足樓不同形式的應用要求。采用簡明、價廉與方便的結構，將任何插座互連主網絡 適應各種符合標準的品牌設備互連入網運行 電纜的敷設與管理應符合 PDS 系統設計要求 在 PDS 系統中，應提供多個互連點，即插座 應滿足當前和將來網絡的要求 設計目的 根據標準設計的布線方案，能適應和支持現有的或將來的通信及計算機網絡需求，能適合語音、數據計算機局域網（LAN）、光纖分布數據接口（FDDI）、圖像和其它連接的需要。智能化樓宇的結構化布線系統不僅為現代化的信息通訊鋪設了信息高速公路，而且也為樓宇的智能管理提供了集中的控制通路。本系統的設計旨在，在教學區設置多媒體的設備，并提供網絡連接和中心控制，教室配置攝像頭，并提供連接公網的接口，教室內提供兩個墻壁內接入網絡的接口。以達到綜合的數字化教學的要求。在樓宇的另一側是一系列的辦公室和一系列的實驗室，因此設計的目的也在于給每個辦公室和實驗室提供寬帶的接入點，ip電話的接入點。建設綜合辦公網絡。

設計原則

設計的原則是保證網絡的兼容性、開放性、靈活性、可靠性、先進性和經濟性。兼容性： 是指它自身是完全獨立的而與應用系統相對無關，可以適用于多種應用系統。綜合布線將語音、數據與監控設備的信號線經過統一規劃和設計，采用相同的傳輸介質、信息插座、交連設備、適配器等，把這些不同信號綜合到一套標準的布線中。由此可見，這個布線比傳統布線大為簡化，節省大量的物資、時間和空間。開放性： 采用開放式的立體結構，符合國際的網絡設計標準，對基本上所有的著名廠商的產品開放，并支持所有的通信協議。靈活性： 該系統采用標準的傳輸線纜和相關連接硬件，模快化設計，所有通道都是通用的，而且每條通道可支持終端、以太網工作站。所有設備的開通及更改均不需改變布線線路，組網也可靈活多變。可靠性： 該系統采用高品質的材料和組合壓接的方式構成一套高標準的信息傳輸通道，所有線纜和相關連接件均通過ISO認證，每條通道都要采用專用儀器測試鏈路阻抗及衰減率，以保證其電氣性能。應用系統全部采用點到點端接，任何一條鏈路故障均不影響其它鏈路的運行，從而保證了整個系統的可靠運行。

經濟性： 雖然綜合布線初期投資比較高，但由于綜合布線將原來相互獨立、互不兼容的若干種布線集中成為一套完整的布線體系，統一設計，統一施工，統一管理。這樣可省去大量的重復勞動和設備占用，使布線周期大大縮短。另外，綜合布線系統使用簡單、方便，維護費用低，可以滿足三維多媒體的傳輸和用戶對ISDN、ATM的需求。可見綜合布線系統具有很高的性能價格比。具體設計要求

根據本工程的具體情況，它滿足系統納入結構化布線系統的條件：

a

超五類水平電纜在設備端口至終端端口的距離不超過90米；

b

采用高速率、大帶寬的傳輸介質，數據傳輸的帶寬在水平區內可達622Mbps；

c

具有一定的抗電磁干擾特性和防電磁輻射泄露性能；

通過信息端點規劃定位，PDS布線支撐，使系統獲得相當健全的“信息公路”網絡體系，借助計算機網絡服務的強有力工具，提高調度、行政管理效率與水平。也為該建筑群提供了良好的內部環境和暢通的對外聯絡設施。設計原則 主要表現為它的兼容性、開放性、靈活性、可靠性、先進性和經濟性 合理規劃綜合布線系統融入的信息系統的種類與數量，綜合考慮用戶需求、建筑物功能、校園網特點等因素。技術先進，適當超前。采用先進的概念、技術、方法和設備，做到既能反映當前水平，又具有較大發展潛力。標準化的設計。在設計時應符合最新的綜合布線標準，還應符合在防火、接地、計算機戰場地等方面的國家現行的相關強制性或推薦性標準規范的規定。在設計中必須選用符合國家或國際有關技術標準的定型產品，未經國家認可的產品或未經質量監督檢驗機構鑒定合格的設備及主要材料，不得在工程中使用。系統的可擴展性。綜合布線系統應是開放式結構，應能支持語音、數據、圖像及監控等系統的需要。在進行布線系統的設計時，應適當考慮今后信息業務種類和數量增加的可能性，預留一定的發展余地。方便維護和管理。綜合布線系統應采用星狀 / 樹狀結構，用層次管理原則，同一級結點之間應避免線纜直接連通。建成的網絡布線系統應能根據實際需求而變化，進行各種組合和靈活配置，方便地改變網絡應用環境，所有的網絡形態都可以借助于跳線完成。經濟合理。在滿足上述原則的基礎上，力求線路簡潔，距離最短，盡可能降低成本，使有限的投資發揮最大的效用。

設計依據

布線系統設計，施工，驗收遵循如下的規范和標準 網絡應用標準 ANSI/TIA/EIA-568.2,CSAT529-95 和 ISO/IEC11801 規定的 6 類技術規范。NEMA 型 100-24-XF 低損耗拓展頻率性能每項 NAME 標準 WC63.11996 要求。ICEAS-90-661-1994 以及 S-90-661-1998 的 98 年 1 月的草案所規定的要求。布線標準 ISO/IEC IS 11801 2002 《信息技術 ―― 用戶通用布線系》 ANSI/EIA/TIA 568 B 《商務建筑物建筑布線標準》 GB/T 50311-2000 《建筑及建筑群綜合布線系統工程設計規劃》 GB/T 50312-2000 《建筑與建筑群綜合布線系統工程驗收規范》 其他相關標準 《建筑室內裝修設計防火規范》 GB 50222 ―― 95 《建筑物防雷設計規范》 GB 50057 ―― 94 《電子計算機機房設計規范》 GB 50174 ―― 93 《計算機場地計術要求》 GB 2887 ―― 2000 技術設計方案

1、設計概要 根據本樓的使用要求及上述有關標準，本方案為一個較典型的星型拓撲結構系統，根據用戶要求，大樓主設備間設于大樓一層主機房，從主設備間引線纜經橋架和豎井直接引至工作區。本方案分為五大子系統，分別為工作區子系統、水平子系統、干線子系統、設備間子系統以及管理間子系統，為二級星型拓撲結構。

2、系統設計 2.1工作區子系統 本大樓工作區子系統由終端設備到信息插座的連線和信息插座組成，包括各個不同功能的工作區域構成。在相應區域的墻面或安裝信息插座，信息出口采用雙口墻面型面板和超5類模塊。在工作區內的每個信息插座都是標準的8芯、RJ45模塊化超5類插座，支持近100M以上的帶寬。不同型號的電腦和終端通過RJ45跳線和RJ11跳線可方便地連接到通訊插座上。本工程使用的插座底盒全部為國際 86 型。插座連接標準為 EIA/TIA568 標準。信息插座與強電插座距離 ≥ 30cm。配線架及模塊的連接采用 T568B 標準。信息模塊 滿足 T-568A 超五類傳輸標準，符合 T568A 和 T568B 線序，適用于設備間與工作區的通訊插座連接。外形緊湊，有通用線序標簽清晰注于模塊上，便于準確、快速地完成端接，扣鎖式端接帽確保導線全部端接并防止滑動。面板 安裝自己打印的面板紙，一旦信息點編號更換，可從正面拆下有機玻璃標簽蓋板，將面板紙更換。2、2水平子系統 水平子系統直接從配線架延伸至用戶工作區，并和工作區處于同一大樓中，末端接在信息插座上。本方案中，根據TIA/EIA568-A 的水平線獨立應用原

第三篇：高速PCB設計心得

一：前言

隨著PCB系統的向著高密度和高速度的趨勢不斷的發展，電源的完整性問題，信號的完整性問題（SI），以及EMI，EMC的問題越來越突出，嚴重的影響了系統的性能甚至功能的實現。所謂高速并沒有確切的定義，當然并不單單指時鐘的速度，還包括數字系統上升沿及下降沿的跳變的速度，跳變的速度越快，上升和下降的時間越短，信號的高次諧波分量越豐富，當然就越容易引起SI，EMC，EMI的問題。本文根據以往的一些經驗在以下幾個方面對高速PCB的設計提出一些看法，希望對各位同事能有所幫助。? 電源在系統設計中的重要性 ? 不同傳輸線路的設計規則 ? 電磁干擾的產生以及避免措施

二：電源的完整性

1． 供電電壓的壓降問題。

隨著芯片工藝的提高，芯片的內核電壓及IO電壓越來越小，但功耗還是很大，所以電流有上升的趨勢。在內核及電壓比較高，功耗不是很大的系統中，電壓壓降問題也許不是很突出，但如果內核電壓比較小，功耗又比較大的情況下，電源路徑上的哪怕是0.1V的壓降都是不允許的，比如說ADI公司的TS201內核電壓只有1.2V，內核供電電流要2.68A，如果路徑上有0.1歐姆的電阻，電壓將會有0.268V的壓降，這么大的壓降會使芯片工作不正常。如何盡量減小路徑上的壓降呢？主要通過以下幾種方法。a：盡量保證電源路徑的暢通，減小路徑上的阻抗，包括熱焊盤的連接方式，應該盡量的保持電流的暢通，如下圖1和圖2的比較，很明顯圖2中選擇的熱焊盤要強于圖1。

b：盡量增加大電流層的銅厚，最好能鋪設兩層同一網絡的電源，以保證大電流能順利的流過，避免產生過大的壓降，關于電流大小和所流經銅厚的關系如表1所示。

（表1）oz.銅即35微米厚，2 oz.70微米, 類推

舉例說，線寬0.025英寸，采用2 oz.盎斯的銅，而允許溫升30度，那查表可知，最大安全電流是 4.0A。2． 同步開關噪聲的問題。

同步開關噪聲（Simultaneous Switch Noise，簡稱SSN）是指當器件處于開關狀態，產生瞬間變化的電流（di/dt），在經過回流途徑上存在的電感時，形成交流壓降，從而引起噪聲，所以也稱為Δi噪聲。開關速度越快，瞬間電流變化越顯著，電流回路上的電感越大，則產生的SSN越嚴重。基本公式為：

VSSN=N·LLoop·(dI/dt)

公式1。

其中I指單個開關輸出的電流，N是同時開關的驅動端數目，LLoop為整個回流路徑上的電感，而VSSN就是同步開關噪聲的大小。

如果是由于封裝電感而引起地平面的波動，造成芯片地和系統地不一致，芯片的地被抬高這種現象我們稱為地彈（Groundbounce）。同樣，如果是由于封裝電感引起的芯片和系統電源被降低，就稱為電源反彈（PowerBounce）。如果芯片內部多個驅動同時開關時，會造成很大的芯片電源電壓的壓降和地平面的抬高，從而造成芯片的驅動能力的降低，電路速度會減慢。由公式1可知減小回路電感可以減小VSSN，其中回路電感包括芯片管腳的寄生電感，芯片內部電源和芯片內部地的電感，系統的電源和地的電感，以及信號線自身的電感，這四部分組成。所以見小VSSN的辦法主要有以下幾種方式。

a : 降低芯片內部驅動器的開關速率和同時開關的數目，以減小di/dt，不過這種方式不現實，因為電路設計的方向就是更快，更密。b : 降低系統供給電源的電感，高速電路設計中要求使用單獨的電源層，并讓電源層和地平面盡量接近。

c :降低芯片封裝中的電源和地管腳的電感，比如增加電源/地的管腳數目，減短引線長度，盡可能采用大面積鋪銅。

d :增加電源和地的互相耦合電感也可以減小回路總的電感，因此要讓電源和地的管腳成對分布，并盡量靠近。

3.地的分割原則

任何一根信號線中的電流都要通過和它臨近的地平面來回到它的驅動端，所以我們進行地的分割的時候要避免避免割斷高速信號的回留路徑，如下圖3所示：

（圖3）

上面的信號回路的電流不得不繞過分割槽，這樣會產生很多相關的EMI問題，以及會給信號線的阻抗匹配產生影響。

三：不同傳輸線路的設計規則

根據信號線所處印制版中的層疊位置可以將信號線分為微帶線和帶狀線，其中微帶線是指在PCB的表層所走的線，有一層介質和它相臨，信號傳輸速度較帶狀線要快，帶狀線在PCB的內層，有兩層介質相臨，信號傳輸速度比微帶線要慢，但是EMI，EMC以及串擾等性能要好的多，所以建議高速信號都走成帶狀線。

根據信號線傳輸信號的方式最常見的有兩種方式包括單端線和差分線。其中影響單端線傳輸性能的包括信號的反射和串擾。差分線雖然噪聲免疫，但對阻抗控制，差分對間的線長要有嚴格的控制。下面分別對影響單端線和差分線性能的因素進行一下分析。1． 單端線反射的形成以及消除辦法

我們知道如果源端的阻抗和終端的阻抗相匹配那么信號的功率 將會是最大，如果終端和源端阻抗不匹配則將會引起信號的反射，部分信號還會輻射出去造成EMI問題。

（圖4）

那么什么時候反射不用考慮，什么時候不得不考慮呢？如圖4所示，假設信號從源端由高電平變為低電平傳輸出去，信號傳輸延時為Tp，（有的文檔將沿跳變時間<=四分之一Tp做為把信號線看成微波中傳輸線的條件）如果2Tp小于信號沿的跳邊時間的話，反射因素就不用考慮，因為不會影響電平的判斷，只會使沿的跳變不規則。相反的如果2Tp大于信號沿跳變的時間，那么反射會在發射端形成振鈴現象，會影響到電平的判斷，所以要考慮影響。信號線在介質中的傳輸速度為：

公式2 公式2為信號線為帶狀線時的傳輸公式。當信號線為微帶線時，傳輸的介電常數的計算公式為：

公式3

如果信號線過長則反射因素就不得不考慮。解決的辦法可以在線上串一個小歐姆阻值的電阻，還可以并一個小容值的電容，不過這種方法不太現實。圖5為串聯電阻之前的波形，圖6為串聯電阻之后的波形。

2． 影響信號間串擾的因素及解決辦法。

串擾是信號傳輸中常見的問題，有些說法只要控制間距是線寬的3倍就可以了，也就是常說的3W原則，這種說法只是說間距越大越好，但還是不夠全面。

（圖7）

由圖7可知除了和線間距D有關，還和走線層和參考平面的高度H有關。D越大越好，H越小越好。隨著PCB的密度越來越高，有時候不能滿足3W原則，這就要根據系統的實際情況，看多大的串擾能夠忍受，另外由于工藝的原因H也不能太小，一般都不要小于5mil。圖8和圖9為調整線間距和H前后的對比。3． 差分線阻抗匹配和走線應注意事項

現今LVDS走線越來越流行，主要原因是因為它是采用一對線 對一個信號進行傳輸，其中一根上傳輸正信號，另一根上傳輸相反的電平，在接收端相減，這樣可以把走線上的共模噪聲消除。另外就是因為它的低功耗，LVDS一般都采用電流驅動，電壓幅度才350mvpp。當然它也有缺點就是需要2倍寬度的走線數來傳輸數據。

差分線一般傳輸信號的速度都比較快，所以要進行嚴格的阻抗控制，一般都控制在100歐姆。下圖10為一個差分傳輸模型，其中Z11和Z22分別為兩跟信號線的特性阻抗，K為另外一跟線對自己的耦合系數。I為線上的電流。

圖10 1線上任意一點的電壓為V1=Z11*i1+Z11*i1*K 2線上任意一點的電壓為 V2=Z22*i2+Z22*i2*K因為Z11=Z22=Z0，i1=-i2,所以V1和V2大小相等方向相反。所以差分阻抗為 Zdiff=2*Z0*（1-K）

公式4 由公式4可知差分阻抗不僅和單跟線的特性阻抗Z0有關，還和耦合系數K有關，所以調整線寬，間距，介電常數，電介質厚度，都會影響到差分阻抗。

另外差分線大多應用在源同步時鐘系統當中，這就要求數據線和時鐘線的長度要匹配，類外由差分線自身的特性要求一對之間的兩跟線要匹配。下圖11為等長的理想的差分線在接收端的情形。可以看到兩跟線完全等延時，再相減之后不會出現誤碼。而圖12為其中一跟線的延時比另一跟要長的情形，這樣再相減誤碼很容易產生。

圖11

圖12 由于布線工具和器件本身以及工藝的原因很難做到沒一對線和對與對之間的線都匹配，至于相差多少合適，并沒有嚴格的公式，即使有也要具體情況具體分析，不可能都使用。根據以往的調試經驗當信號工作在500MHZ~~800MHZ之間時，對內相差80mil，對間和時鐘相差+-250mil，不會出現問題。（僅做參考）。

四：電磁干擾的產生及避免措施

EMI即電磁輻射是很常見的問題，主要減少電磁輻射的辦法有以下幾種方法：

a ：屏蔽。在比較敏感或高速的信號周圍用地平面進行屏蔽，每格1000mil打一個地孔。

b ：避免或減小信號的環路面積。由電磁場理論可知變化的電場產生變化的磁場，當開關頻率很高的時候，會由環路向外輻射電磁能量，也容易接收外面的磁場，就象是一個天線，所以應該盡量避免。c ：做好電源的濾波。濾波的器件主要包括磁珠和電容。磁珠類似帶通濾波器，可以抑制高頻，選擇不同容值的電容可以針對不同頻率的濾波起到旁路作用。五：總結

隨著PCB密度，速度的提高，以及工藝方面的限制，信號完整性問題，以及電磁兼容問題會越來越突出，但只要我們依據一定的設計準則，通過一些仿真軟件比如說Hyperlynx，還是可以把高速設計問題很好的解決。

第四篇：PCB圖布線的經驗總結

PCB圖布線的經驗總結

1.組件布置

組件布置合理是設計出優質的PCB圖的基本前提。關于組件布置的要求主要有安裝、受力、受熱、信號、美觀六方面的要求。1.1.安裝

指在具體的應用場合下，為了將電路板順利安裝進機箱、外殼、插槽，不致發生空間干涉、短路等事故，并使指定接插件處于機箱或外殼上的指定位置而提出的一系列基本要求。這里不再贅述。1.2.受力

電路板應能承受安裝和工作中所受的各種外力和震動。為此電路板應具有合理的形狀，板上的各種孔（螺釘孔、異型孔）的位置要合理安排。一般孔與板邊距離至少要大于孔的直徑。同時還要注意異型孔造成的板的最薄弱截面也應具有足夠的抗彎強度。板上直接“伸”出設備外殼的接插件尤其要合理固定，保證長期使用的可靠性。1.3.受熱

對于大功率的、發熱嚴重的器件，除保證散熱條件外，還要注意放置在適當的位置。尤其在精密的模擬系統中，要格外注意這些器件產生的溫度場對脆弱的前級放大電路的不利影響。一般功率非常大的部分應單獨做成一個模塊，并與信號處理電路間采取一定的熱隔離措施。

1.4.信號

信號的干擾PCB版圖設計中所要考慮的最重要的因素。幾個最基本的方面是：弱信號電路與強信號電路分開甚至隔離；交流部分與直流部分分開；高頻部分與低頻部分分開；注意信號線的走向；地線的布置；適當的屏蔽、濾波等措施。這些都是大量的論著反復強調過的，這里不再重復。1.5.美觀

不僅要考慮組件放置的整齊有序，更要考慮走線的優美流暢。由于一般外行人有時更強調前者，以此來片面評價電路設計的優劣，為了產品的形象，在性能要求不苛刻時要優先考慮前者。但是，在高性能的場合，如果不得不采用雙面板，而且電路板也封裝在里面，平時看不見，就應該優先強調走線的美觀。下一小節將會具體討論布線的“美學”。

2.布線原則

下面詳細介紹一些文獻中不常見的抗干擾措施。考慮到實際應用中，尤其是產品試制中，仍大量采用雙面板，以下內容主要針對雙面板。2.1.布線“美學” 轉彎時要避免直角，盡量用斜線或圓弧過渡。

走線要整齊有序，分門別類集中排列，不僅可以避免不同性質信號的相互干擾，也便于檢查和修改。對于數字系統，同一陣營的信號線（如數據線、地址線）之間不必擔心干擾的問題，但類似讀、寫、時鐘這樣的控制性信號，就應該獨來獨往，最好用地線保護起來。

大面積鋪地（下面會進一步論述）時，地線（其實應該是地“面”）與信號線間盡量保持合理的相等距離，在防止短路、漏電的前提下盡量靠近。

對于弱電系統，地線與電源線要盡量靠近。

使用表貼組件的系統，信號線盡量全走正面。2.2.地線布置

文獻中對地線的重要性及布置原則有很多論述，但關于實際PCB中的地線排布仍然缺乏詳細準確的介紹。我的經驗是，為了提高系統的可靠性（而不只是做出一個實驗樣機），對地線無論怎樣強調都不為過，尤其是在微弱信號處理中。為此，必須不遺余力地貫徹“大面積鋪地”的原則。

鋪地時，一般必須是網格狀地，除非那些被其它線路分割出來的零星地盤。網格狀地的受熱性能和高頻導電性能都要大大優于整塊的地線。在雙面板布線中，有時為了走信號線，不得不將地線分割開，這對于保持足夠低的地電阻是極為不利的。為此，必須采用一系列的“小聰明”手段來保證地電流的“通暢”。這些技巧包括：

大量使用表面貼裝組件，省去焊孔所占用的“本來”應屬于地線的空間。

充分利用正面空間：在大量使用表面貼裝組件的場合下，設法使信號線盡量走頂層，將底層“無私”地讓給地線，這其中又涉及到無數細碎的小竅門，本人拙作《PCB技巧之一：交換管腳》中就有一招，還有很多類似的法術，以后會陸續寫出。

合理安排信號線，將板上的重要地帶，尤其是“腹地”（這里關系到整個板地線的溝通）“讓”給地線，只要精心設計，這一點還是能做到的。

正面與反面的配合：有時在板的某一面，地線實在是“走投無路”了，這時可設法使兩面的布線相互協調，“此處不留爺，自有留爺處”，在反面的相對應位置空出一塊足夠的地盤鋪設地線，再通過數量足夠、位置合理的過孔（考慮到過孔有較大的電阻），通過這?quot;橋梁“將被橫行而過的信號線強行分割卻又戀戀不舍、盼望統一的兩岸連成一個導電性能足夠的整體。

狗急跳墻的著數：實在滕不出地方而又不甘心龐大的地線被區區一根信號線攔腰切斷時，就讓這個信號委屈一點，走跨接線吧。有時，我不甘心僅僅拉一根光禿禿的導線，這個信號恰好又要經過一個電阻或其它”長腳“的器件，我就可以名正言順的延長這個器件的管腳，使之兼任跨接線的職務，既通過了信號，又避免了跨接線這個不體面的稱呼:-(當然，在大多數情況下，我總可以讓這樣的信號從合適的地方通過而避免與地線的交叉，唯一需要的是觀察力和想象力。

起碼的原則：地電流的路徑要合理，大電流與微弱的信號電流決不能并肩前進。有時，選擇合理的路徑，一個排的地線抵得上不合理配置的一個集團軍。

最后，順便說明一點，有一句名言：”你可以相信你的母親，但永遠不要相信你的地“。在極微弱信號處理的場合（微伏以下），即使不擇手段保證了地電位的一致，電路上關鍵點的地電位差別仍然要超過被處理信號的幅度，至少是同一量級，即使靜態電位合適了，瞬時的電位差仍然可能很大。對于這樣的場合，首先要在原理上使電路的工作盡可能的不依賴于地電位。2.3.電源線布置與電源濾波

一般的文獻都認為電源線應盡可能粗，對此我不敢完全茍同。只有在大功率（1秒內平均電源電流可能達到1A）的場合，才必須保證足夠的電源線寬度（我的經驗，每1A電流對應50mil能夠滿足大多數場合的需求）。如果只為了防止信號的竄擾的話，電源線的寬度不是關鍵。甚至，有時細一些的電源線更有利！電源的質量一般主要不在于其絕對值，而在于電源的波動和迭加的干擾。解決電源干擾的關鍵在于濾波電容！如果你的應用場合對電源質量的確有苛刻的要求，就不要吝嗇濾波電容的錢！使用濾波電容時要注意以下幾條：

整個電路的電源輸入端應該有”總“的濾波措施，而且各種類型的電容要互相搭配，”一樣都不能少“，至少不會壞事的J對于數字系統至少要有100uF電解＋10uF片鉭＋0.1uF貼片＋1nF貼片。較高頻（100kHz）100uF電解＋10uF片鉭＋0.47uF貼片＋0.1uF貼片。交流模擬系統：對于直流及低頻模擬系統：1000uF｜1000uF電解＋10uF片鉭＋1uF貼片＋0.1uF貼片。

每個重要芯片身邊都應該有”一套"濾波電容。對于數字系統，一個0.1uF貼片一般就夠了，重要的或工作電流較大的芯片還應并上一個10uF片鉭或1uF貼片，工作頻率最高的芯片（CPU、晶振）還要并10nF|470pF或一個1nF。該電容應盡可能接近芯片的電源管腳并盡可能直接連接，越小的應越靠近。

對于芯片濾波電容，以內（濾波電容至芯片電源管腳）的一段應盡可能粗，如能采用多根細線并排就更好。有了濾波電容提供低（交流）阻抗電壓源并抑制交流耦合干擾，電容管腳以外（指從總電源至濾波電容的一段）的電源線就不那幺重要了，線寬不必太粗，至少不必為此占用大量的板面積。某些模擬系統中還要求電源輸入采用RC濾波網絡以進一步抑制干擾，而較細的電源線有時恰好就兼具RC濾波器中電阻的作用，反而有利。

對于工作溫度變化范圍較大的系統，要注意鋁電解電容在低溫下性能會降低甚至喪失濾波作用，此時要用適當的鉭電容代替之。例如，用100uF鉭|1000uF鋁代替470uF鋁，或用22uF片鉭代100uF鋁。

注意鋁電解電容不要離大功率發熱器件太近。

PCB設計過程中的注意事項

PCB設計過程中的注意事項：

1、電源線最好要比其它的走線粗很多，因為導線粗會使得導線上的電阻變小，這樣電源的功率在導線上的消耗就會變小，減少了功率的浪費；

2、當走線在轉彎處應該有一個過渡，最好是45或者135度角過渡，而不應該采用直角轉彎，因為這樣會減少信號受到干擾；

3、電源電路部分最好放在板子的邊緣部分，因為電源會產生熱量，這樣可以避免電源部分對其它各部分電路造成干擾；

4、數字電路與模擬電路部分要分開，這樣可以避免相互之間的干擾；

5、高頻部分要與低頻部分嚴格分開，這樣可以避免低頻信號對高頻部分產生干擾；

6、有高頻的地方，對這部分要單獨敷銅，其它部分可以一起敷銅，這樣可以避免其它部分對高頻部分產生影響，進而減少干擾；

7、有對稱的電路，盡量布置在一起，這樣既方便了走線，也會給人以美觀的感覺；

8、盡量使走線能夠平行，這樣會減少信號間的相互干擾，也會使布線變的容易，還會使效果更加美觀；

9、走線的時候，盡量先別連地線，因為地的網絡線一般情況下很多，先連起來以后可能會

使其它走線變得不容易；

10、盡量在布線的時候，在板子上面多加一些地的過孔，這樣會使得地的網絡能夠自動的連接在一起；

11、每一塊電路部分要使得元器件放置在一起，這樣的話，走線也會很容易；

12、元件的封裝大小一定要按照合理的參數進行設置。PCB設計過程中容易犯的錯誤和解決的方法：

1、電源部分放置的位置不合理，使其它電路部分的信號受到的干擾大，影響電路的正常工作。重新合理的把電源部分進行布置，最好放置在板子的最邊緣地方，并且把容易受到干擾的部分遠離電源部分；

2、每個獨立電路部分的元器件放置不合理或者沒有放置在一起，給布線帶來了很大的麻煩，增加了布線的工作量。重新合理的分配放置、布置，這樣既減少了工作量，也降低了因連線不合理造成的電路的干擾；

3、高頻和低頻部分沒有分開敷銅，使得高頻信號在接收時非常容易的受到低頻部分的干擾。重新合理的把高頻的地與低頻部分的地分開敷銅，以減少低頻信號對高頻信號的干擾；

4、元件的封裝大小與實物的封裝不匹配，所以在設計時一定要合理的選擇參數，如果需要自己設計的話，在測量實物的時候，務必使測量的參數精確度很高，這樣可以避免參數不匹配的錯誤；

5、由于元件任意放置，導致很不容易走線。所以，在放置元件時，一定要對照原理圖中各個元件所在的位置，合理的分配，同時要兼顧走線是否合理、是否美觀等等。

PCB布線要橫平豎直?

提起PCB布線,許多工程技術人員都知道一個傳統的經驗：正面橫向走線、反面縱向走線,橫平豎直,既美觀又短捷;還有個傳統經驗是：只要空間允許,走線越粗越好。可以明確地說,這些經驗在注重EMC的今天已經過時。

要使單片機系統有良好的EMC性能,PCB設計十分關鍵。一個具有良好的EMC性能的PCB,必須按高頻電路來設計——這是反傳統的。單片機系統按高頻電路來設計PCB的理由在于：盡管單片機系統大部分電路的工作頻率并不高,但是EMI的頻率是高的,EMC測試的模擬干擾頻率也是高的[5]。要有效抑制EMI,順利通過EMC測試,PCB的設計必須考慮高頻電路的特點。PCB按高頻電路設計的要點是：

（1）要有良好的地線層。良好的地線層處處等電位,不會產生共模電阻偶合,也不會經地線形成環流產生天線效應;良好的地線層能使EMI以最短的路徑進入地線而消失。建立良好的地線層最好的方法是采用多層板,一層專門用作線地層;如果只能用雙面板,應當盡量從正面走線,反面用作地線層,不得已才從反面過線。

（2）保持足夠的距離。對于可能出現有害耦合或幅射的兩根線或兩組或要保持足夠的距離,如濾波器的輸入與輸出、光偶的輸入與輸出、交流電源線與弱信號線等。（3）長線加低通濾波器。走線盡量短捷,不得已走的長線應當在合理的位置插入C、RC或LC低通濾波器。

（4）除了地線,能用細線的不要用粗線。因為PCB上的每一根走線既是有用信號的載體,又是接收幅射干擾的干線,走線越長、越粗,天線效應越強。

元件排列規則

1).在通常條件下,所有的元件均應布置在印制電路的同一面上，只有在頂層元件過密時，才能將一些高度有限并且發熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。

2).在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不允許元件重疊；元件排列要緊湊，輸入和輸出元件盡量遠離。

3).某元器件或導線之間可能存在較高的電位差，應加大它們的距離，以免因放電、擊穿而引起意外短路。

4).帶高電壓的元件應盡量布置在調試時手不易觸及的地方。

5).位于板邊緣的元件，離板邊緣至少有2個板厚的距離

6).元件在整個板面上應分布均勻、疏密一致。

2.按照信號走向布局原則

1).通常按照信號的流程逐個安排各個功能電路單元的位置，以每個功能電路的核心元件為中心，圍繞它進行布局。

2).元件的布局應便于信號流通，使信號盡可能保持一致的方向。多數情況下，信號的流向安排為從左到右或從上到下，與輸入、輸出端直接相連的元件應當放在靠近輸入、輸出接插件或連接器的地方。

3.防止電磁干擾

1).對輻射電磁場較強的元件，以及對電磁感應較靈敏的元件，應加大它們相互之間的距離或加以屏蔽，元件放置的方向應與相鄰的印制導線交叉。2).盡量避免高低電壓器件相互混雜、強弱信號的器件交錯在一起。

3).對于會產生磁場的元件，如變壓器、揚聲器、電感等，布局時應注意減少磁力線對印制導線的切割，相鄰元件磁場方向應相互垂直，減少彼此之間的耦合。

4).對干擾源進行屏蔽，屏蔽罩應有良好的接地。

5).在高頻工作的電路，要考慮元件之間的分布參數的影響。

4.抑制熱干擾

1).對于發熱元件，應優先安排在利于散熱的位置，必要時可以單獨設置散熱器或小風扇，以降低溫度，減少對鄰近元件的影響。

2).一些功耗大的集成塊、大或中功率管、電阻等元件，要布置在容易散熱的地方，并與其它元件隔開一定距離。

3).熱敏元件應緊貼被測元件并遠離高溫區域，以免受到其它發熱功當量元件影響，引起誤動作。

4).雙面放置元件時，底層一般不放置發熱元件。

5.可調元件的布局

對于電位器、可變電容器、可調電感線圈或微動開關等可調元件的布局應考慮整機的結構要求，若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應；若是機內調節，則應放置在印制電路板于調節的地方。

印刷電路板的設計

SMT線路板是表面貼裝設計中不可缺少的組成之一。SMT線路板是電子產品中電路元件與器件的支撐件，它實現了電路元件和器件之間的電氣連接。隨著電子技術發展，pcb板的體積越來越小，密度也越來越高，并且PCB板層不斷地增加，因此，要求PCB在整體布局、抗干擾能力、工藝上和可制造性上要求越來越高。

印刷電路板設計的主要步驟；

..1：繪制原理圖。

..2：元件庫的創建。

..3：建立原理圖與印制板上元件的網絡連接關系。..4：布線和布局。

..5：創建印制板生產使用數據和貼裝生產使用數據。

..PCB上的元件位置和外形確定后，再考慮PCB的布線。

..有了元件的位置，根據元件位置進行布線，印制板上的走線盡可能短是一個原則。走線短，占用通道和面積都小，這樣直通率會高一些。在PCB板上的輸入端和輸出端的導線應盡量避開相鄰平行，最好在二線間放有地線。以免發生電路反饋藕合。印制板如果為多層板，每個層的信號線走線方向與相鄰板層的走線方向要不同。對于一些重要的信號線應和線路設計人員達成一致意見，特別差分信號線，應該成對地走線，盡力使它們平行、靠近一些，并且長短相差不大。PCB板上所有元件盡量減少和縮短元器件之間的引線和連接，PCB板中的導線最小寬度主要由導線與絕緣層基板間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm，寬度為1-1.5mm時，通過2A的電流，溫度不會高于3度。導線寬度1.5mm時可滿足要求，對于集成電路，尤其是數字電路，通常選用0.02-0.03mm。當然，只要允許，我們盡可能的用寬線，特別是PCB板上的電源線和地線，導線的最小間距主要是由最不壞情況下的線間絕緣電阻和擊穿電壓決定。對于一些集成電路（IC）以工藝角度考慮可使間距小于5-8mm。印制導線的彎曲處一般用圓弧最小，避免使用小于90度彎的走線。而直角和夾角在高頻電路中會影響電性能，總之，印制板的布線要均勻，疏密適當，一致性好。電路中盡量避開使用大面積銅箔，否則，在使用過程中時間過長產生熱量時，易發生銅箔膨脹和脫落現象，如必須使用大面積銅箔時，可采用柵格狀導線。導線的端口則是焊盤。焊盤中心孔要比器件引線直徑大一些。焊盤太大在焊接中易形成虛焊，焊盤外徑D一般不小于（d＋1.2）mm，其中d為孔徑，對于一些密度比較大的元件的焊盤最小直徑可取（d+1.0）mm，焊盤設計完成后，要在印制板的焊盤周圍畫上器件的外形框，同時標注文字和字符。一般文字或外框的高度應該在0.9mm左右，線寬應該在0.2mm左右。并且標注文字和字符等線不要壓在焊盤上。如果為雙層板，則底層字符應該鏡像標注。

..二、為了使所設計的產品更好有效地工作，PCB在設計中不得不考慮它的抗干擾能力，并且與具體的電路有著密切的關系。

..線路板中的電源線、地線等設計尤為重要，根據不同的電路板流過電流的大小，盡量加大電源線的寬度，從而來減小環路電阻，同時電源線與地線走向以及數據傳送方向保持一致。有助于電路的抗噪聲能力的增強。PCB上即有邏輯電路又有線性電路，使它們盡量分開，低頻電路可采用單點并聯接地，實際布線可把部分串聯后再并聯接地，高頻電路采用多點串連接地。地線應短而粗，對于高頻元件周圍可采用柵格大面積地箔，地線應盡量加粗，如果地線很細的導線，接地電位隨電流的變化，使抗噪性能降低。因此應加粗接地線，使其能達到三位于電路板上的允許電流。如果設計上允許可以使接地線在2-3mm以上的直徑寬度，在數字電路中，其接地線路布成環路大多能提高抗噪聲能力。PCB的設計中一般常規在印制板的關鍵部位配置適當的退藕電容。在電源入端跨線接10-100uF的電解電容，一般在20-30管腳的附近，都應布置一個0.01PF的瓷片電容，一般在20-30管腳的集成電路芯片的電源管腳附近，都應布置一個0.01PF的磁片電容，對于較大的芯片，電源引腳會有幾個，最好在它們附近都加一個退藕電容，超過200腳的芯片，則在它四邊上都加上至少二個退藕電容。如果空隙不足，也可4-8個芯片布置一個1-10PF鉭電容，對于抗干擾能力弱、關斷電源變化大的元件應在該元件的電源線和地線之間直接接入退藕電容，以上無論那種接入電容的引線不易過長。

..三、線路板的元件和線路設計完成后，接上來要考慮它的工藝設計，目的將各種不良因素消滅在生產開始之前，同時又要兼顧線路板的可制造性，以便生產出優質的產品和批量進行生產。

..前面在說元件得定位及布線時已經把線路板的工藝方面涉及到一些。線路板的工藝設計主要是把我們設計出的線路板與元件通過SMT生產線有機的組裝在一起，從而實現良好電氣連接達到我們設計產品的位置布局。焊盤設計，布線以抗干擾性等還要考慮我們設計出的板子是不是便于生產，能不能用現代組裝技術－SMT技術進行組裝，同時要在生產中達到不讓產生不良品的條件產生設計高度。具體有以下幾個方面：

..1：不同的SMT生產線有各自不同的生產條件，但就PCB的大小，pcb的單板尺寸不小于200*150mm。如果長邊過小可以采用拼版，同時長與寬之比為3：2或4：3電路板面尺寸大于200×150mm時，應考慮電路板所受的機械強度。

..2：當電路板尺寸過小，對于SMT整線生產工藝很難，更不易于批量生產，最好方法采用拼板形式，就是根據單板尺寸，把2塊、4塊、6塊等單板組合到一起，構成一個適合批量生產的整板，整板尺寸要適合可貼范圍大小。

..3：為了適應生產線的貼裝，單板要留有3-5mm的范圍不放任何元件，拼板留有3-8mm的工藝邊，工藝邊與PCB的連接有三種形式：A無搭邊，有分離槽，B有搭邊，又有分離槽，C有搭邊，無分離槽。設有沖裁用工藝搭國。根據PCB板的外形，有途等適用不同的拼板形式。對PCB的工藝邊根據不同機型的定位方式不同，有的要在工藝邊上設有定位孔，孔的直徑在4-5厘米，相對比而言，要比邊定位精度高，因此有定位孔定位的機型在進行PCB加工時，要設有定位孔，并且孔設計的要標準，以免給生產帶來不便。

..4：為了更好的定位和實現更高的貼裝精度，要為PCB設上基準點，有無基準點和設的好與壞直接影響到SMT生產線的批量生產。基準點的外形可為方形、圓形、三角形等。并且直徑大約在1-2mm范圍之內，在基準點的周圍要在3-5mm的范圍之內，不放任何元件和引線。同時基準點要光滑、平整，不要任何污染。基準點的設計不要太靠近板邊，要有3-5mm的距離。

..5：從整體生產工藝來說，其板的外形最好為距形，特別對于波峰焊。采用矩形便于傳送。如果PCB板有缺槽要用工藝邊的形式補齊缺槽，對于單一的SMT板允許有缺槽。但缺槽不易過大應小于有邊長長度的1/3。

第五篇：PCB布線的前期工作總結

PCB布線的前期工作總結-超實用

PCB布線無疑是整個PCB設計中耗時最長的，但是除了布線之外的其他工作也相當重要，因為這些看似簡單的工作卻有規律可循，而且如果你適當的做了這些工作，那么對于整個設計工作來說可以說是事半功倍！一：設置PCB工作環境

? pads中設置工作環境

1.設置繪圖單位基準 tool–》option–》design units 2.畫板框 drafting toolbar–》board outline and cutout 或者直接導入結構提供的emn文件，file–》import 3.導入結構圖紙，設置禁布器件區或者禁止布線區 4.設置層數 setup–》layer definition 5.標注尺寸: demensioning toolbar 6.設置布線規則 setup–》design rules 7.設置層對 setup–》drill pairs 8.設置所需過孔的封裝 setup–》padstack–》via ? Allegro中設置工作環境

1.設置繪圖尺寸:Setup→Drawing Size 2.畫板框:Class: BOARD GEOMETRY Subclass: OUTLINE Add→Line 用 “X 橫坐標 縱坐標” 的形式來定位畫線 3.畫Route Keepin:Setup→Areas→Route Keepin 用 “X 橫坐標 縱坐標” 的形式來定位畫線

4.導角: 導圓角 Edit→ Fillet 目前工藝要求是圓角 或 在右上角空白部分點擊鼠標右鍵→選Design Prep→選Draft Fillet小圖標

導斜角Edit→Chamfer 或 在右上角空白部分惦記點擊鼠標右鍵→選Design Prep→選Draft Fillet 小圖標

最好在畫板框時就將角倒好,用絕對坐標控制畫板框,ROUTE KEEPIN,ANTIETCH,ANTIETCH可以只畫一層,然后用EDIT/COPY,而后 EDIT/CHANGE編輯至所需層即可.5.標注尺寸: 在右上角空白部分惦記點擊鼠標右鍵→選Drafting Class: BOARD GEOMETRY Subclass: Dimension 圓導角要標注導角半徑.在右上角點擊右鍵→選Drafting,會出現有關標注的各種小圖標

Manufacture→Dimension/Draft→Parameters?→進入Dimension Text設置 在標注尺寸時,為了選取兩個點,應該將Find中有關項關閉,否則測量的 會是選取的線段

注:不能形成封閉尺寸標注

6.加光標定位孔:Place→By Symbol→Package,如果兩面都有貼裝器件,則應在正反兩面都加光標定位孔,在在庫中名字為ID-BOARD.如果是反面則要鏡像.Edit→Mirror 定位光標中心距板邊要大于 8mm.7.添加安裝孔:Place→By Symbol→Package,工藝要求安裝孔為3mm.在庫中名字為HOLE125 8.設置安裝孔屬性:Tools→PADSTACK→Modify 若安裝孔為橢圓形狀,因為在印制板設計時只有焊盤可以設成橢圓,而鉆孔只可能設成圓形,需要另外加標注將其擴成橢圓,應在尺寸標注時標出其長與寬.應設成外徑和Drill同大,且Drill 不金屬化

9.固定安裝孔:Edit→Property→選擇目標→選擇屬性Fixed→Apply→OK 10.設置層數Setup→Cross-Section?

11.設置顯示顏色Display→Colour/Visibility可以把當前的顯示存成文件:View→Image Save,以后可以通過View→Image Restore調入,生成的文件以view為后綴,且此文件應該和PCB文件存在同一目錄下。12.設置繪圖參數Setup→Drawing Options Display中的Thermal Pads和Filled Pads and Cline Endcaps應該打開

13.設置布線規則，Allegro 擁有完善的 Constraint 設定，用戶只須按要求設定好布線規則，在布線時不違反 DRC 就可以達到布線的設計要求，從而節約了煩瑣的人工檢查時間，提高了工作效率！更能夠定義最小線寬或線長等參數以符合當今高速電路板布線的種種需求。而這些 規則數據的經驗值均可重復使用在相同性質的電路板設計上。

Setup→Constraints? Set Standard Values?設置Line Width ,Default Via Spacing Rules Set→Set Values?設置Pin to Pin ,Line to Pin,Line to Line等值

最后，值得強調的是無論是pads還是allegro，每一類板子的工作環境都是大致相同，可以設置一種工作模板，那么以后新項目就不用重新設置了，都可以重復使用在相同性質的電路板設計上，這樣即節省時間，又能使自己的工作具有一定的“一致性”，不會每次做的板子都有點不同。二：導入網表

網絡表（Netlist）是溝通電路原理圖和Layout實際板子的橋梁網絡表包含的內容有零件Pin的連接線關系以及零件的包裝等基本信息，通過網絡表的導入除了可以把一基本信息帶到PCBLayout中，還可以把一些layout時用到的設定、約束通過網絡表帶到PCB設計中，使工程師在設計電路時就可以大致了解PCB板子上的布線情況，從而也節省了Layout工程師的時間，提高了工作效率！例如：電子工程師可以在原理圖中把一些Power線設定好最小線寬，這樣用新轉法時就可以直接把設定帶入Allegro，可以防止Layout工程師疏忽忘了設定走線沒有達到要求。

? pads中導入網表

pads中導入網表相對比較簡單

在logic中點擊tool–》pads layout出現以下對話框：

然后點擊send netlist即可 下面我說一下幾點要注意的地方：

（1）如果導入出現元件丟失，或者需要檢查是否導入成功，那么可以用上面對話框中的Compare PCB來查看，點擊后會出現一個記事本，在此記事本中查看PART DIFFERENCES 和 NET DIFFERENCES 有無異常，根據提示，一般就能發現原因。

（2）假如建part type時將器件設置為不是eco registered part，那么此器件如果在原理圖中被調用，那么在layout中導入網表，是不會出現的，即便是所有庫的屬性都存在，也是不行的。解決辦法是將eco registered part屬性勾選，如下圖：

（3）有的設計者如果在改板時，用eco to pcb完成網表導入，如果沒有勾選compre pcb decal assignment（如下圖），那么如果你在原理圖中更改了某個part type的pcb decal，那么此pcb decal不會根據你的意愿在pcb中被替換的，結果是失敗！解決方法就是將此處勾選！

（4）有的pcb庫如果是在max layer模式下建立的，那么導入網表時，要將pcblayout中的層設置為max layer，才能導入

? Allegro中導入網表

具體的操作步驟我就不詳細說了，用下面一張圖一帶而過

下面我說一下幾點要注意的地方：

（1）元器件的封裝要在原理圖中適當的指定，指定時不要填寫后綴名，如R0402不要填寫R0402.dra否則會導入網表不成功（2）在原理圖中建庫時，同一Part中的 pin Name和Number是不能重復的，只有當Pin Type為Power是Pin Name才允許相同，否則會報錯

（3）在allegro中要指定好庫的位置，具體位置在setup–》user preferences–》design path下的pad path 和psm path（4）有些字符在導入網絡表時是不允許的,例如: ‘！

（5）導入網表如果不成功，應用File/Viewlog 查看原因,根據提示要求電路設計者修改原理圖或自己在元器件庫中加新器件