第一篇：八路智能競賽搶答器（精選）

美國麻省理工學院

《電子技術課程設計》設計報告

八路智力搶答器

所在學院： 機械與電氣工程學院 班 級： 1*電自*班 姓 名： ××× 學 號： 1**24**4*9 指導教師： ×××

2016年6月

八路智力搶答器

一、設計目標和要求

（1）設計一個智力競賽搶答器，可同時供8名選手或8個代表隊參加比賽，其編號分別是0、1、2、3、4、5、6、7，各用一個搶答按鈕，按鈕的編號與選手的編號相對應，分別是S0、S1、S2、S3、S4、S5、S6、S7。

（2）給節目主持人設置一個控制開關，用來控制系統的清零（編號顯示數碼管滅燈）和搶答的開始。

（3）搶答器具有數據鎖存和顯示功能。搶答開始，若有選手按動搶答按鈕，編號立即鎖存，并在LED數碼管上顯示選手的編號，同時揚聲器發出音響提示 此外．要封鎖輸人電路，禁止其他選手搶答，并將優先搶答選手的編號—直保持到主持人將系統清零為止。

（4）搶答器具有定時搶答功能，且一次搶答的時間長度可以由主持人設定（如30 s）。當節目主持人啟動“開始”鍵后，要求定時器立即減計時，并用顯示器顯示，同時揚聲器發出短暫的音響，音響持續時間為0.5 s左右。

（5）參賽選手在設定的時間內搶答，搶答有效；有效搶答結束定時器停止工作．顯示器上顯示選手的編號和搶答時刻的時間，并保持到主持人將系統清零為止。（6）如果定時搶答的時間已到，卻沒有選手搶答，本次搶答無效，系統短暫報警，并封鎖輸入電路，禁止選手超時后做無效搶答，時間顯示器上顯示00。（7）限定計數器選用條件計 74LS160，顯示部分選擇共陰型數碼管，譯碼 器選用 74LS48，倒計時時間為 30S。

二、工作原理及數據分析

定時搶答器的總體框圖如圖1所示，它由主體電路和擴展電路兩部分組成。主體電路完成基本的搶答功能，即開始搶答后，當選手按動搶答鍵時，能顯示選手的編號，同時能封鎖輸入電路，禁止其他選手搶答；擴展電路完成定時搶答的功能。

圖1 定時器總體框圖

圖1所示的定時搶答器的工作過程是：接通電源時，節目主持人將開關置于“清除”位置，搶答器處于禁止工作狀態，編號顯示器滅燈，定時顯示器顯示設定的時間；當節目主持人宣布搶答題目后，說一聲“搶答開始”，同時將控制開關撥到“開始”位置，揚聲器發出音響提示，搶答器處于工作狀態，定時器倒計時開始。當定時時間到，卻沒有選手搶答時，系統報警，并封鎖輸入電路，禁止選手在超時后搶答。當選手在定時時間內按動搶答鍵時，搶答器要完成以下四項工作：

（1）優先編碼電路立即分辨出搶答者的編號，并由鎖存器進行鎖存，然后由譯碼電路顯示編號；

揚聲器發出短暫音響，提醒節目主持人注意。

（2）控制電路要對輸人編碼電路進行封鎖，避免其他選手再次進行搶答。（3）控制電路要使定時器停止工作，時間顯示器上顯示剩余搶答時間．并保持到主持人將系統清零為止。當選手將問題回答完畢，主持人操作控制開關．使系統回復到禁止工作狀態，以便進行下—輪搶答。

八路搶答器一共分為一下幾個部分電路：1.搶答電路，2.定時電路，3.報警電路。

1.搶答電路

搶答電路的功能有兩個：—是能分辨選手按鍵的先后，并鎖存優先搶答者的編號，供譯碼顯示電路用；二是要使其他選手的按鍵操作無效。選用優先編碼器74LS148和RS鎖存器74LS279可以完成上述功能，其電路組成如圖2-1，2-2所示。

圖2-1 搶答器電路

圖2-2 仿真搶答器電路

74ls48引腳圖和邏輯圖

其工作原理是：當主持人的控制開關處于“清除”位置時，RS觸發器的R端為低電平，輸出端（4Q～1Q）全部為低電平，于是74LS48的RBI＝0，顯示器滅燈；74LS48的選通輸入端ST＝0，74LS48處于工作狀態，此時鎖存電路不工作。當主持人將開關撥到“開始”位置時，優先編碼電路和鎖存電路同時處于工作狀態，即搶答器處于等待工作狀態，等待輸入端I7、···、I0輸人信號。當有選手將鍵按下時（如按下S5，74LS148的輸出Y2Y1Y0＝000，YEX＝0，經RS鎖存器后，CTR＝1，B＝1，74LS279處于工作狀態； 4Q3Q2Q＝101，經74LS48譯碼，顯示器顯示“5”。此外，CTR＝1，使74LS148的ST端為高電平．74LSl48處于禁止工作狀態，封鎖了其他按鍵的輸人。當選手按下的鍵松開后，74LS148的YEX為高電平；但由于CTR維持高電平不變，所以，74LS148仍處于禁止工作狀態，其他按鍵的輸入信號不會被接收。這就保證了搶答者的優先性以及搶答電路的準確性。當優先搶答者回答完問題后，由主持人操作控制開關S，使搶答電路復位，以便進行下一輪搶答。2.定時電路

該部分主要由555,定時器秒脈沖產生電路、十進制同步加減計數器74LS192減法計數電路、74LS48D譯碼電路和2個7段數碼管即相關電路組成。完成的功能是當主持人按下開始搶答按鈕后，進行30s倒計時。當有人搶答時，計時停止。兩塊74LS192實現減法計數，通過譯碼電74LS48D顯示到數碼管上，其時鐘信號由時鐘產生電路提供。74LS192的預置數控制端實現預置數30s，計數器 的時鐘脈沖由秒脈沖電路提供。按鍵彈起后，計數器開始減法計數工作，并將時間顯示在共陰極七段數碼顯示管上，當有人搶答時，停止計數并顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時，輸出低電平到時序控制電路，控制報警電路報警，同時以后選手搶答無效。

本模塊采用可預制的十進制同步加/減計數器74LS192，192 的清除端是異步的。當清除端（CLR）為高電平時，不管時鐘端（CPD、CPU）狀態如何，即可完成清除功能。192 的預置是異步的。當置入控制端（~LOAD）為低電平時，不管時鐘CP的狀態如何，輸出端（QA～QD）即可預置成與數據 輸入端（A～D）相一致的狀態。192 的計數是同步的，靠CPD、CPU同時加在 4 個觸發器上 而實現。在CPD、CPU上升沿作用下QA～QD 同時變化，從而消 除了異步計數器中出現的計數尖峰。當進行加計數或減計數時 可分別利用CPD或CPU，此時另一個時鐘應為高電平。電路如圖3-1,3-2所示。

圖3-1 定時電路

圖3-2 仿真定時電路

3.報警電路

由555定時器和三極管構成的報警電路和74ls160原理圖如圖4.圖5所示。其中555定時器構成多諧振蕩器，振蕩頻率為 f0?1(R1?2R2)Cln2?1.43(R?2R)C

121其輸出信號經三極管推動揚聲器。PR為控制信號，當PR為高電平時，多諧振蕩器工作；反之，電路停振。

圖 4

三、仿真測試及分析

1、測試目標：測試八路智力搶答器是否具有相應功能

2、測試流程

運行電路，通過開關控制電路工作，測試電路是否具有相應功能。

3、所需要的儀器設備：

1.優先編碼器74ls148 1個 2.可逆計數器74ls192 2個 3.十進制計數器74ls160 2個 4.RS觸發器74ls279 2個 5.譯碼器74ls48 3個 6.5v共陰數碼管 3個 7.555定時器 1個

8.2輸入與非門74ls00 2個 9.3輸入與門74ls11 2個 10.各類電阻15k.68k.10k等.11.10uf電容 1個 12.0.01uf電容 1個

4、測試電路

開關閉合，倒計時30s 開關復位，開始倒計時

搶答之后，顯示搶答編號

閉合另一個開關，顯示無變化

主持人開關控制閉合，示數消失，顯示倒計時30s

5.遇到的問題，以及解決辦法。

（1）搶答電路中，數碼管前需要安置一個定值電阻rpack7，在沒安置rpacck7前，測試電路一直無法顯示搶答選手號碼。

通過查詢網絡和書籍資料，我發現，在74ls47或74ls48顯示譯碼器和數碼管之間添加一個電阻排有穩定電平的作用，只有在它們之間串聯rpack7才能達到設計要求。（如下圖所示）

四、心得體會

針對課設題目八路搶答器，一開始還沒有頭緒，不會運用所學知識進行有效設計，但通過上網查閱各種類似的設計，查閱所提供的芯片功能，確定基本設計方案，又通過仿真驗證試驗方案的可實行性。雖說比較煩雜，但卻對設計一個電路有了基本的經驗。通過兩周的課程設計，使我對數字電路有了進一步的了解，在設計搶答器、報警器、定時器的過程中，通過翻閱資料，上網搜索等，我對各電路器件（如：與非門，555定時器和LED顯像管等）及原理有了更深一層次的認識，既增強了我的理解能力,也使我能更好的運用所學的知識。開始時我還不太明白電路是如何連接的，并且對其原理也不甚了解，但通過對所學知識更深入的了解和同學的講解和幫助，最終使我克服了難關，并成功地作出了設計。兩周的鍛煉, ,我有過對知識掌握不足時的迷茫，也有過思路不清時的懊惱,但一路走來，我卻收獲了知識，收獲了希望和努力后的成果。

這次的課程設計使我懂得了理論應與實踐相結合的道理，一個人只有理論知識往往是遠遠不夠的，只有把所學的理論知識與實踐相結合，從理論中得出結論，才能真正的掌握它，真正為社會服務，從個人提高自己的實際動手能力和獨立思考團結合作的能力。在這次的課程設計中我深刻的體會到了自己知識的匱乏，我應該學會查詢資料，認真的操作，因為在設計過程中，我失敗過不止一次，結果都是因為粗心大意，所以我還找到了自己的缺點，努力克服，才能學得更好。這次的課程設計不僅幫助我鞏固了書本知識，還加強了我的動手、思考以及解決問題的能力，所以我很感謝這次課程設計。

總之，在設計過程中學到了許多。作為現代的大學生，如果僅停留在以往的層次上，是遠遠跟不上時代的步伐，也無法使自己立足在競爭如此激烈的社會里，通過此次實習，看到了自己的水平和差距，學要在今后的學習中又進一步的提高。

五、參考文獻

閻石等編，數字電子技術基礎（第五版）[M],高等教育出版社2011年11月 朱清慧等編，Proteus教程——電子線路設計、制版與仿真[M]，北京：清華大學出版社

第二篇：八路搶答器實驗報告

數字電子設計課程設計

八路智力競賽搶答器設計

一．實驗目的

掌握搶答器的工作原理及其設計方法。

學會用Multisim8軟件操作實驗內容。

掌握設計性試驗的實驗方法

二．實驗要求

八路智力競賽搶答器功能要求：

基本功能：

1．設計一個智力競賽搶答器，可同時供8名選手或8個代表隊參加比賽，他們的編號分別是0、1、2、3、4、5、6、7，各用一個搶答按鈕，按鈕的編號與選手的編號相對應，分別是0、1、2、3、4、5、6、7。

2．給節目主持人設置一個控制開關，用來控制系統的清零（編號顯示數碼管滅燈）和搶答的開始。

3．搶答器具有數據鎖存和顯示的功能。搶答開始后，若有選手按動搶答按鈕，編號立即鎖存，并在LED數碼管上顯示出選手的編號。此外，要封鎖輸入電路，禁止其他選手搶答。優先搶答選手的編號一直保持到主持人將系統清零為止。

擴展功能：

1．搶答器具有定時搶答的功能。當節目支持人按下“開始”按鈕后，要求定時器立即倒計時，并在顯示器上顯示。

2．參賽選手在設定的時間內搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答時刻的時間，并保持到主持人將系統清零為止。

3．如果定時搶答的時間已到，卻沒有選手搶答，則本次搶答無效，系統封鎖輸入電路，禁止選手超時后搶答，時間顯示器上顯示00.三．實驗原理

根據對功能要求的簡要分析，將定時搶答器電路分為主題電路和擴展電路兩部分。主體電路完成基本的搶答功能，即開始搶答后，當選手按動搶答器按鈕

數字電子設計課程設計

時，能顯示選手的編號，同時能封鎖輸入電路，禁止其他選手搶答。擴展電路完成定時搶答及報警功能。

比賽開始時，接通電源，節目主持人將開關置于“清零”位置，搶答器處于禁止工作狀態，編號顯示器滅燈，定時顯示器上顯示設定時間。當節目主持人宣布“搶答開始”，同時將控制開關撥到“開始”位置，搶答器處于工作狀態，定時器開始倒計時。若定時時間到，卻沒有選手搶答時，系統報警，并封鎖輸入電路，禁止選手超時后搶答。若選手在定時時間內按動搶答按鈕時，搶答器要完成以下四項工作：1.優先編碼器電路立即分辨出搶答者的編號，并由鎖存器進行鎖存，然后由譯碼顯示電路顯示編號； 2.揚聲器發出短暫聲響，提醒節目主持人注意； 3.控制電路要對輸入編碼電路進行封鎖，避免其他選手再次進行搶答； 4.控制電路要使定時器停止工作，時間顯示器上顯示剩余的搶答時間，并保持到主持人將系統清零為止。當選手將問題回答完畢時，主持人操作控制開關，使系統回復到禁止工作狀態，以便進行下一輪搶答。

上述方案所示搶答器的工作過程：主持人按動開始搶答的開關后，最先搶答的選手的電平信號先經過優先編碼器，再依次經過數據鎖存器，此時已經限制了其他選手的搶答，信號再經過譯碼器和七段數碼顯示器，將最先搶答的該選手的編號顯示出來，并同時產生報警信號，到此完成的是搶答功能；如果沒有人搶答，30秒減計數器減到00時也會發出報警信號，此時完成計時功能。

數字電子設計課程設計

它的優點表現在以下幾個方面：這種方案原理比較簡單。主持人對整體電路的控制只需幾個門電路就可完成，不必用特別的芯片來組成控制電路；更容易實現報警提示功能，在有選手搶答后或者計時開始和結束時。既減少了布線使整個電路更直觀簡單，又降低了產生錯誤的可能性。

四．實驗器材

?元器件：74LS48，72LS192，74LS279、74LS148、74LS00、74LS08、74LS32、NE555、CC4511各幾個，數碼管三個，發光二極管一個，開關、電阻、電容若干

?

仿 真：Multisim8仿真軟件

五．實驗步驟

1．搶答電路設計

搶答電路的功能有兩個：一是能分辨出選手按按鈕的先后，并鎖存優先搶答者的編號，供譯碼顯示電路用；二是要使其他選手的按鈕操作無效。因此，選用優先編碼器74LS148和RS鎖存器74LS279以及譯碼顯示電路完成上述功能。

74LS148是一八線-三線優先編碼器，該編碼器由8個信號輸入端，3個二進制輸出端，輸入輸出均為低電平有效。EI為輸入使能端，低電平有效，當EI為低電平時，編碼器處于工作狀態；EO為輸出使能端，只有在EI=0，且所有輸入都為1時，輸出為0；GS表征編碼器的工作狀態，當且僅當EI為低電平，且輸入至少有一各為有效電平時，GS才有效。因此，可根據EI、EO、GS功能擴展端的特點，對電路進行相應控制。編碼器在搶答電路中功能是判斷搶答者的編號。

74LS279是由4個RS鎖存器組成，且均為與非門構成的RS鎖存器。其中，1S和3S有兩個輸入端，S1和S2均為相與的關系。本設計中，將S2均接高電平，僅利用S1控制輸出。其引腳圖如圖四所示，下表為SR鎖存器的功能真值表，值得注意的是S和R不能同時為高電平，否則輸出不確定。

74LS48為七段顯示譯碼器。該集成譯碼器設有多個輔助控制端，以增強器件的功能。BI/RBO為滅燈輸入，當BI=0時，所有字形熄滅。LT為試燈輸入，當LT=0且RBO=1時，顯示字形為8，常用于檢測自身的好壞。RBI為動態滅燈輸入，當LT=1，RBI=0且輸入均為0時，輸出均為低電平，數碼管“滅零”。

譯碼器74LS48輸出高電平有效，用以驅動共陰極數碼管。七段顯示譯碼器一般與七段數碼顯示器相連，共同構成四輸入端的數碼顯示電路。

數字電子設計課程設計

2.定時電路設計

設計中選用十進制同步加/減計數器74LS192進行設計，74LS192是具有置數和清零功能，其引腳圖和邏輯圖如圖1所示，真值表如表5所示。圖1 74LS192引腳圖和邏輯圖

P0、P1、P2、P3——置數并行數據輸入； Q0、Q1、Q2、Q3——計數數據輸出； CR————————清零端； LD————————置數端；

CPu ———————加法計數CP輸入； CPd ———————減法計數CP輸入； CO————————進位輸出端； BO————————借位輸出端。

根據設計要求，需要兩片74LS192構成100進制減計數器。由功能真值表可知，只需將個位74LS192的借位輸出端BO與十位74LS192的CPd即可實現100進制減計數。值得注意的是，要使其實現減計數，CPu端口必須接高電平。

計數器的時鐘脈沖由秒脈沖電路提供。秒脈沖電路由555構成的多諧振蕩器構成，如圖2所示，諧振蕩器無需外加輸入信號就能在接通電源自行產生矩形波輸出。

數字電子設計課程設計

圖2多諧振蕩器

因為周期為一秒，所以頻率是1赫茲。圖中電容的充放電時間分別是： t1=RB×C×ln2≈0.7RB×C t2=(RA+RB)×C×ln2≈0.7(RA+RB)C 所以555的3端輸出的頻率為： f=1/(t1+t2)≈1.43/[(2RA+RB)C] 我們采用的電阻和電容值分別是：RA=15KΩ，R2=68KΩ，C1=10uf,滿足上式，即得到的是秒脈沖。

由以上集成芯片設計的定時電路如下圖所示。

工作原理： 555構成秒脈沖產生電路為計時電路提供脈沖。搶答開始前主持人閉合開關，74LS192的置數端PL為低電平有效，處于置數狀態，數碼管顯示定時時間。搶答開始，主持人打開開關，計數器處于計數狀態，555產生的秒脈沖與十位74LS192借位輸出端（其初始狀態為高電平）相與。計數器遞減計數至00，十位74LS192借位輸出端為低電平，計數器停止工作，產生報警。計時期間有人搶答，減計數器停止計時，顯示器上顯示此刻時間。

3．時序控制電路設計

時序控制電路是搶答器設計的關鍵，需要完成以下三項功能：

a.主持人將控制開關撥到“開始”位置時，搶答電路和定時電路進入正常搶

數字電子設計課程設計

答工作狀態。

b.當競賽選手按動搶答鍵時，搶答電路和定時電路停止工作。c.當設定的搶答時間到，無人搶答時搶答電路和定時電路停止工作。

4.搶答器整體電路

通過控制電路將搶答、定時電路進行連接后，構成了搶答器電路的整體設計，總電路圖如圖17所示：

主電路：

數字電子設計課程設計

六，實驗結論

1．主持人將開關撥到開始的位置，搶答電路和定時電路進入正常搶答狀態。2.在30秒內當選手按動搶答鍵，搶答電路和定時電路停止工作，同時數碼管顯示相應選手的編號。

3.如果在30秒內無人搶答，搶答電路和定時電路停止工作，選手再按搶答鍵，將不會顯示編號，同時定時電路顯示00.七．實驗小結

通過本次課程設計，不僅有效鞏固了本學期所學數電的相關知識，加強了對重要知識點的記憶和理解，還學會如何運用Multisim8仿真進行仿真，以及如何使用面包板進行實物制作，受益匪淺，現總結如下。

本設計的難點在于時序控制電路的設計，如何在第一位搶答者搶答題目后讓編碼器停止工作；如何使計時電路在搶答后停止倒計時；如何讓定時電路和搶答電路同時清零。設計過程中，根據以往搶答器設計思路，及查閱相關資料，可運用74LS279的輸出1Q完成上述控制任務。從這一點，折射出自己在平時的學習中較死板，缺乏變通思考的能力。

在電路仿真的過程中，由于Multisim8操作相對較簡單，因此在仿真過程中較為順利。但仿真軟件的操作環境比較理想化，實物操作時會受到部分因素的干擾，例如在仿真電路中電路完全沒有問題，但當焊接好實物后，定時電路與搶答電路單獨運行都沒有問題，但互相反饋時互相干擾。最終通過與互相討論，請教老師，解決了問題。

通過本次實踐操作，也讓我深刻明白：只有將課本上的理論知識，結合實踐不斷練習，不斷總結提煉，反復思考實踐中的經驗教訓，才能夠真正消化為自己的知識。

第三篇：八路搶答器實驗報告

八路搶答器的實驗報告

一、設計題目

八路搶答器設計

二、設計要求

1.設計一個競賽搶答器，可同時供8名選手或者8個代表隊參加比賽，他們的編號分別是1、2、3、4、5、6、7、8，各用一個搶答器的按鈕，按鈕的編號與選手的編號相對應。

2.給節目主持人設計一個控制開關，用來控制系統的清零和搶答開始。3.搶答器具有數據鎖存、顯示的功能和聲音提示功能。搶答開始后，若有選手按動按鈕，編號立即鎖存，在數碼管上顯示選手的編號，并有聲音提示。此外，要封鎖其他選手搶答。優先搶答的選手的編號一致保持到主持人將系統清零為止。

三、設計思路

工作原理為：

1.接通電源前，搶答按鈕與清零按鈕都未按下。接通電源后，主持人清除開關處于工作狀態，搶答器處于工作狀態，編號顯示器顯示為0，蜂鳴器未鳴響（為方便控制，電路設計為清除開關按下時是清零狀態，未按下時為工作狀態）。等一輪搶答完成后（七段數碼管顯示出優先搶答隊員編號，并蜂鳴器鳴響），主持人將清零開關按下數碼管清為零，蜂鳴器停止鳴響。然后先后把各隊員搶答按鈕與主持人清零按鈕復位。即可進入下一輪搶答。

原理為：電路中清零按鈕控制D觸發器集成塊74LS175清零端低電平輸入，按下時清零端輸入為低電平（清零端低電平有效），未按下時輸入高電平。清零后D觸發器集成塊74LS175 Q`端輸出全變為高電平，使編碼器74HC147（有效輸入電平為低電平）無有效低電平輸入，七段數碼管上顯示為0。

2.搶答時，隊員按下搶答按鈕的時間有先后次序，電路中每個搶答按鈕連接一個D觸發器，當一搶答按鈕按下后其對應的觸發器鎖存住信號，Q`端輸出有效低電平，同時通過反饋電路使D觸發器集成塊得脈沖信號終止輸入，從而使其他D觸發器停止工作，搶答后也無法鎖存。達到有先輸入有先鎖存功能。原理為：根據與門功能特點：只要有一低電平輸入輸出即為低電平。當D觸發器集成塊74LS175輸出端輸出一有效低電平后，電路中第7個與門U15A輸出即為低電平，而U15A輸出信號又與555觸發器構成的多諧振蕩器輸出信號相與，因此只要U15A輸出低電平，多諧振蕩器產生的脈沖就無法輸入，只有當D觸發器集成塊74LS175輸出端輸出全為高電平時脈沖才正常輸入，各D觸發器正常工作。

3.搶答后，數碼管顯示優先搶答隊員編碼，蜂鳴器鳴響。

原理為：D觸發器集成塊74LS175輸出輸出鎖存信號（有效低電平）后通過編碼器 集成塊74HC147把輸入低電平有效信號的端序號(1至8），編碼為四位二進制數0001至1000。然后通過74LS47集成塊（數碼管驅動器），在數碼管上顯示相應的數字，即優先搶答隊員編碼。當蜂鳴器兩端分別輸入高低電平時，風鳴器鳴響，當兩端都為低電平時不鳴響。已知第7個與門U15A在位搶答前為高電平，搶答后為低電平。由此可根據與門U15A輸出電平隨搶答狀態的變化來控制風鳴器的鳴響。使蜂鳴器低電平端接地，高電平端通過一非門接與門U15A輸出端即可。

四、實驗電路 1.電路原理圖

電路原理圖1：

1.由于七管腳半導體數碼管是理想器件，不存在。因此改用74LS47集成塊驅動七段字符顯示器。

2.由于八管腳或非門集成塊未找到，后改用7個與門代替，集成塊為74LS08.3.為方便控制，電路改進為清除開關按下時是清零狀態，未按下時為工作狀態。

修改后的電路原理圖如下圖。

電路原理圖2：

2.組裝電路圖與實驗結果

五、調試過程

在設計電路圖在仿真軟件Multisim上仿真成功，領到相應的器件后，我們就開始了在電路板上進行了電路的組裝，并在組裝過程中進行了相應的檢驗與校正。1.首先在電路連接方面，由于剛開始連電路時未按一定的方法步驟，容易出現連錯和漏連情況。

2.由于器件的限制及實際操作情況，電路要做相應的改變。

由于七管腳半導體數碼管是理想器件，不存在。因此改用74LS47集成塊驅動七段字符顯示器。

由于八管腳或非門集成塊未找到，后改用7個與門代替，集成塊為74LS08.為方便控制，電路改進為清除開關按下時是清零狀態，未按下時為工作狀態。3.由于器件的損害，使電路無法正常工作。

經過多次對電路的檢查，確定電路沒連錯而仍無法正常工作達到預期功能后，我們開始對各部分電路分別進行了檢測：

首先，我們檢測了555觸發器構成的脈沖產生模塊。用的方法：用我們電路中的脈沖產生模塊去替代別的同學已經成功電路板中的脈沖模塊來觸發其電路，結果發現電路板能正常工作，所以驗證了：我們的脈沖產生模塊是能正常工作的。

然后，我們檢測了我們D觸發器構成的信號鎖存模塊。用的方法：用LED燈檢測D觸發器Q輸出端輸出電平狀況。LED燈一端接地另一段通過電阻接D觸發器Q輸出端，當搶答按鈕按下后，檢測相應的Q輸出端是否輸出高電平，使LED燈點亮。結果發現搶答按鈕按下后相應的Q輸出端并沒有輸出高電平使LED燈點亮，于是我們確定了我們的D觸發器集成塊已損害。替換成相應的集成塊后，電路就能正確工作了。

六、實驗心得

在此次實驗中，我們體驗到了理論知識在實際中的運用，體驗到了創造過程中的探索的艱難和成功的喜悅。通過此次實驗即鞏固了我們的理論知識，又鍛煉了我們的動手能力。也讓我們認識到了把理論運用到實際過程中可能會遇到一些不同的困難，但只要認真分析、仔細思考，用科學冷靜的頭腦去研究問題，終究能發現問題的所在，取得成功。

第四篇：八路智力競賽搶答器

電子技術課程設計

——————

八路智力競賽搶答器

學院：

華科學院

專業，班級：電氣工程及其自動化062203H

姓名

段超

學號：

200622050308

指導老師： 黃慶彩

2008年1月

目錄

一 設計任務與要求??????????????3

二 總體框圖?????????????????3

三 選擇器件?????????????????4

四 功能模塊?????????????????6

五 電路的裝配調試??????????????9

六 心得體會?????????????????11

八路智力競賽搶答器

一．設計任務與要求

1.任務和要求

（1）搶大器能容納8名選手，并且給出相應的編號為1、2、3、4、5、6、7、8，為每名選手設置一個按鍵。為了簡化設計，可以利用試驗儀上的邏輯電平開關。（這部分要求由我主要負責）

（2）設置一個給工作人員清零的開關，以便能開始新的一輪的搶答。為了簡化設計，可以利用試驗儀上的邏輯電平開關。

（3）用LED數碼管顯示獲得優先搶答的選手的編號，一直保持到工作人員清零或1分鐘倒記時答題時間結束為止。

（4）用LED數碼管顯示有效搶答后的1分鐘到記時答題時間。（5）用喇叭發聲知識有效搶答及答題時間的結束。（這部分要求由我主要負責）

（6）秒信號不必考慮時間精度，可利用試驗儀上所提供的連續脈沖（方波）。

二．總體框圖

根據設計任務與要求，我初步將系統分為4大功能模塊：主電路、數據采集電路、控制電路和音響電路。可將主電路分為一個十六進制（實現一分鐘倒記時答題時間）計數、譯碼、顯示電路；數據采集電路（獲得優先搶答選手的編號）分為8路搶答開關、八D數據鎖存器、優先編碼器、加1電路；控制電路分為鎖存控制、倒記時控制、音響控制；音響電路分為單穩態觸發器、音振及喇叭電路。以下是我設計的總體框圖：如圖1所示

圖一 總體框圖

三．選擇器件

整個電路的電子器件有：555定時器，74LS192，74LS148，74LS373，74LS00，74LS04以及若干電容和電阻。我詳細介紹一下我所設計的這兩個電路中所用到的重要器件（555定時器和 74LS373）： 1．555定時器

555 定時器是一種模擬和數字功能相結合的中規模集成器件。555 定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現多諧振蕩器、單穩態觸發器及施密特觸發器等脈沖產生與變換電路。它也常作為定時器廣泛應用于儀器儀表、家用電器、電子測量及自動控制等方面。555 定時器的內部電路框圖和外引腳排列圖分別如下圖2： 4

圖2 555定時器的內部電路框圖和外引腳排列圖

它內部包括兩個電壓比較器，三個等值串聯電阻，一個 RS 觸發器，一個放電管 T 及功率輸出級。它提供兩個基準電壓VCC /3 和 2VCC /3 555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制 RS 觸發器和放電管的狀態。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 A1 的反相輸入端的電壓為 2VCC /3，A2 的同相輸入端的電壓為VCC /3。若觸發輸入端 TR 的電壓小于VCC /3，則比較器 A2 的輸出為 1，可使 RS 觸發器置 1，使輸出端 OUT=1。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時 TR 端的電壓大于VCC /3，則 A1 的輸出為 1，A2 的輸出為 0，可將 RS 觸發器置 0，使輸出為 0 電平。2．74LS373 5 74373八D鎖存器為三態輸出的8 D透明鎖存器, 373的輸出端O0-O7可直接與總線相連。當三態允許控制端OE為低電平時，O0-O7為正常邏輯狀態，可用來驅動負載或總線。當OE為高電平時，O0-O7呈高阻態，即不驅動總線，也不為總線的負載，但鎖存器內部的邏輯操作不受影響。當鎖存允許端LE為高電平時，O隨數據D而變。當LE為低電平時，O被鎖存在已建立的數據電平。當LE端施密特觸發器的輸入滯后作用，使交流和直流噪聲抗擾度被改善400mV。373引出端符號：

D0～D7-----數據輸入端 OE-----三態允許控制端

LE-----鎖存允許端 O0-O7-----輸出端

74LS373外部管腿圖、真值表、邏輯圖，如下圖3所示：

圖3 74LS373外部管腿圖、真值表、邏輯圖

真值表中：L——低電平； H——高電平； X——不定態； Q0——建 立穩態前Q的電平； G——輸入端，與8031ALE連高電平：暢通無阻低電平：關門鎖存。圖中OE——使能端，接地。當G=“1”時，74LS373輸出端1Q—8Q與輸入端1D—8D相同；當G為下降沿時，將輸入數據鎖存。

四．功能模塊

根據設計任務與要求，我初步將系統分為4大功能模塊：主電路、數據采集電路、控制電路和音響電路。

1.主電路由六十進制計數器和譯碼、顯示電路兩部分組成。2.控制電路由鎖存控制和倒計時控制兩部分組成。以上的這兩大模塊部電路均由我的搭檔負責

以下的數據采集電路和音響電路兩個模塊是由我主要負責，下面我就詳細說明我所設計的這兩模塊： 3．數據采集電路（1）．八路搶答開關

為8位選手提供8個搶答的按鈕，這樣可以在松開按鈕后及時復位，為下次做準備。這部分我利用的是試驗儀上的8個邏輯開關，在接電路圖的時候，只用一個開關仿真。（2）.八D數據鎖存器

采用八D數據鎖存器74LS373，搶答前應使鎖存允許LE=1，此時允許選手搶答，當有選手搶答有效時，要利用控制電路中的LE=0，使數據被鎖存，其它選手就搶答無效了。（3）.優先編碼器 采用優先編碼器74LS148，因為采用了高速控制電路，因此一旦搶答，立即鎖存。

我所設計的控制電路將充分利用74LS148的兩個輸出信號：選通輸出Ys和擴展輸出YEX。

以下是我設計的數據采集電路電路圖如圖4所示：

圖4數據采集電路

4．音響電路（1）.單穩態觸發器

設音響提示時間為2秒左右，可采用一脈寬為2秒的單穩態觸發器實現。實現單穩態觸發器的方法有很多，可以用與非門或者非門電路實現微分型單穩、利用施密特觸發器實現單穩、集成單穩等。現采用555定時器實現，注意其脈寬的計算公式為tw=1.1RC.若一個負脈沖觸發信號到來，將有效觸發單穩態電路產生一個脈寬為2秒的正脈沖。（2）.音頻振蕩器及喇叭電路

利用555定時器實現頻率約1kHz的音頻振蕩器，因555定時器有較強的功率輸出能力，可以直接推動喇叭輸出。

當單穩態觸發器進入暫穩態產生一個正脈沖時，控制555定時器開始工作，發出響聲；當單穩態觸發器自動返回穩態后，555定時器清零，不能發聲。以下是我設計的電路圖如圖5所示：

圖5 音響電路

五 電路的裝配與調試

1．由圖中所示的定時搶答器的總體方框，按時信號的流向分單元裝配，9 逐級級聯。

2．我接好電路后，開始檢驗我的結果，發現當有選手搶答后，沒有開始倒計時，經過老師的指正我們找到了原因，并立即改正，實現了要求的結果。

3．我將裁判的開關撥至0再撥回1時，發現是總能在任意時間重新搶答。（與設計要求相符）

4．我檢查到，當計數器減到00時，產生了一個負脈沖信號，同時也允許開始新一輪的搶答。（與設計要求相符）

5．最后我檢查的是我所設計的音響電路，當我撥動一個選手開關后，音響電路所對應的綠燈開始發光，并開始倒計時。當計數器減到00時，綠燈再次發光提示。（與設計要求相符）現給出我所設計的總電路圖如圖6所示：

圖6 總電路圖 我的仿真結果圖如圖7所示：

圖7 分別是倒計時、數據采集、音響電路的仿真結果

六 心得體會

在設計之前，參考了許多相關的資料。在設計中又參考了以前講過的四路搶答器的原理圖，有了基本的思路。

但著手設計時，又出現了許多未預料到的問題，例如元件的選擇：在選擇 編碼器時，是采用普通編碼器還是優先編碼器。普通編碼器中，任何時刻只允許輸入一個編碼信號，否則輸出將發生混亂。所以選擇了優先編碼器。但是74LS系列中眾多不同管腳的類型，選擇哪個作編碼器。經過查找，選擇了74LS192，因為想用數字的形式顯示搶答者的編號，所以選擇了數碼顯示管，但數碼顯示管不能直接，數碼顯示管需要由TTL或CMOS集成電路驅動，所以在TTL還是CMOS集成電路上又進行了比較和選擇。最后選擇了數顯譯碼器，用它將輸出的二進制代碼譯成相對應的高、低信號，用其作為數碼顯示管的驅動信號，數碼顯示管顯示出相對應的選手編號。在音響電路中，根據設計需要選擇了555定時器。

在一些設計原理上也遇到了許多新問題。發現當電源接通后，無論有無人按按鈕都會使音樂集成電路通電發出聲響，經同學以及老師的指證，發現導通的原因，并及時的改正。

通過這次八路搶答器的設計，我發現了以往學習中的許多不足，也讓我掌握了以往許多掌握的不太牢的知識，感覺學到了很多東西。三周的課程設計，留給我印象最深的是要設計一個成功的電路，必須要有耐性和堅持下去的毅力。在整個電路的安裝調試的過程中，花費時間最多的是各個元件電路的連接，電路的細節設計以及連完線路后的檢查工作上，其中在連接電路是出現問題比較多，在555元件和74LS192元件的連接的調試的時候出現了問題在老師的指導和講解下我門有了更深刻的認識，同時對元件的原理的功能了解的更多更深刻。在這次過程中，我深刻的體會到在設計過程中，需要反復實踐，其過程很可能相當的煩瑣，有時花很長時間檢查電路故障，分析原因，那時心中就有點灰心，有時還特別想放棄，此時更需要靜下心來，更仔細的查找原因。

總之，這次實驗過程中我受益匪淺，在摸索我和我的搭檔實現了課題所要求的結果。培養了我的設計思維，增加了動手操作的能力。更讓我體會到實現電路功能喜悅。

第五篇：八路智力競賽搶答器設計實驗報告

數字電子技術課程設計

題 目:

姓 名: 專 業: 班 級: 學 號: 指導教師: 八路智力競賽搶答器設計

電子科學與技術 122班 年 月 日 安徽科技學院理學院

安徽科技學院《數字電子技術》課程設計報告

八路智力競賽搶答器設計

一、課程設計題目（與實習目的）

（一）、題目：八路智力競賽搶答器設計

（二）、實習目的：

1．進一步掌握數字電路課程所學的理論知識。

2．熟悉幾種常用集成數字芯片的功能和應用，并掌握其工作原理，進一步學會使用其進行電路設計。

3．了解數字系統設計的基本思想和方法，學會科學分析和解決問題。4．培養認真嚴謹的工作作風和實事求是的工作態度。

5．數點課程實驗是大學中為我們提供的唯一一次動手實踐的機會，增強動手實踐的能力。

二、任務和要求

實現搶答器的方法很多，如EPROM編程、RAM編程、單板機、單片機等，都可以組成搶答器系統。

（1）搶答器設計要求

設計一個搶答器，基本要求：

1.搶答器可以實現基本搶答；可同時供8名選手或8個代表隊參加比賽，他們的編號分別是0、1、2、3、4、5、6、7，各用一個搶答按鈕，按鈕的編號與選手的編號相對應，分別是S0、S1、S2、S3、S4、S5、S6、S7。

2．給節目主持人設置一個控制開關，用來控制系統的清零（編號顯示數碼管滅燈）和搶答的開始。

3．搶答器具有數據鎖存和顯示的功能。搶答開始后，若有選手按動搶答按鈕，編號立即鎖存，并在LED數碼管上顯示出選手的編號，同時揚聲器給出音響提示。此外，要封鎖輸入電路，禁止其他選手搶答。優先搶答選手的編號一直保持到主持人將系統清零為止。

三、總體方案的選擇

（1）總體方案的設計

針對題目設計要求，經過分析與思考，擬定以下二種方案：

方案一：該方案是將搶答按鈕先直接與鎖存器而不是優先編碼器相連，將最先搶答的選手的編號鎖定，再依次經過優先編碼器、譯碼器和七段顯示器，最后顯示的是搶答選手的編號，經過優先編碼器后的信號到單穩態觸發器，單穩態觸發器又與報警電路直接連接，所以顯示編號的同時可以發出報警信號。另外由主持人控制開關和其他部分電路通過門電路實現對搶答電路、定時電路和報警部分電路的控制。

主體框圖如下：

第 1

頁 安徽科技學院《數字電子技術》課程設計報告

圖1 八路智力搶答器方案一設計框圖

方案二：主持人按動開始搶答的開關后，最先搶答的選手的電平信號先經過優先編碼器，再依次經過數據鎖存器，此時已經限制了其他選手的搶答，信號再經過譯碼器和七段數碼顯示器，將最先搶答的該選手的編號顯示出來，并同時產生報警信號，到此完成的是搶答功能；如果沒有人搶答，30秒減計數器減到00時也會發出報警信號，此是完成計時功能。

主體框圖如下：

圖2 八路智力搶答器方案二設計框圖

第 2

頁 安徽科技學院《數字電子技術》課程設計報告

（2）總體方案的選擇

相比之下，第二種方案更好些。它的優點表現在以下幾個方面：這種方案原理比較簡單。主持人對整體電路的控制只需幾個門電路就可完成，不必用特別的芯片來組成控制電路；更容易實現報警提示功能，在有選手搶答后或者計時開始和結束時。既減少了布線使整個電路更直觀簡單，又降低了產生錯誤的可能性。

四 單元電路的設計

1.設計所使用的元件及工具：

74LS48----------------------------3個；

74LS279----1個； 74LS192-2個；

74LS148--------1個； 74LS00----------------------------------3個；

74LS10------------1個；

發光二極管--------------------1個； 555----------------------1個； 電容： 0.1μf---------------1個；

0．01μf----------------1個；

電阻： 10kΩ

--------------------------------------9個；

15KΩ---------------1個； 1kΩ-----------------1個； 68KΩ-----------------1個

實驗板一塊； 萬用表一個； 鉗子一個； 導線若干。2.各個單元電路（1）搶答電路設計

搶答電路的功能有兩個：一是能分辨出選手按按鈕的先后，并鎖存優先搶答者的編號，供譯碼顯示電路用；二是要使其他選手的按鈕操作無效。因此，選用優先編碼器74LS148和RS鎖存器74LS279以及譯碼顯示電路完成上述功能。

第 3

頁 安徽科技學院《數字電子技術》課程設計報告

搶答器電路

工作原理：SW1-8為八位選手的搶答開關，SW9單刀雙擲開關設為主持人控制開關。當主持人控制開關置于清零狀態時，RS觸發器的R端為低電平，輸出端全部為低電平。于是74LS48的BI為高，顯示器滅燈；74LS148的選通輸入端ST為高電平，74LS148處于工作狀態，此時鎖存電路不工作。當SW9置于開始狀態，優先編碼電路和鎖存電路同時處于工作狀態。74LS279的1R、1S均為高電平，由真值表可知，輸出1Q為低電平，從而使74LS148輸入使能端為低電平有效，即搶答器處于等待工作狀態。若有選手（假設為3號選手）按動搶答開關（即閉合SW4），此時優先編碼器74LS148輸入端I3接低電平有效，則輸出A2A1A0為100，A2A1A0分別接至4S、3S、2S，根據RS鎖存器真值表，2Q3Q4Q輸出分別為110，從而74LS48的輸入端DCBA為0011，經74LS48譯碼，顯示器上顯示“3”。與此同時，當74LS148輸入端有一個為低電平時，GS為低電平有效，即標志譯碼器處于工作狀態，從而使1S為0，此時1Q輸出為高電平，致使EI為高電平，74LS148處于禁止工作狀態，其他選手搶答按鈕的輸入信號不會被接受。這就保證了搶答者優先性以及搶答電路的準確性。搶答結束后，主持人開關置于清零狀態，數碼管變灰，一切恢復初始狀態，以便進入下一輪搶答環節。

第 4

頁 安徽科技學院《數字電子技術》課程設計報告

（2）定時電路設計

設計要求搶答器具有定時功能，且節目主持人根據搶答題的難易程度，可設定一次搶答的時間（設為30s）。設計中選用十進制同步加/減計數器74LS192進行設計，74LS192是具有置數和清零功能, 其引腳圖和邏輯圖如圖10所示。

圖10 74LS192引腳圖和邏輯圖

P0、P1、P2、P3——置數并行數據輸入； Q0、Q1、Q2、Q3——計數數據輸出； CR————————清零端； LD————————置數端；

CPu ———————加法計數CP輸入； CPd ———————減法計數CP輸入； CO————————進位輸出端； BO————————借位輸出端。

表5 74LS192真值表

根據設計要求，需要兩片74LS192構成100進制減計數器。由功能真值表可知，只需將個位74LS192的借位輸出端BO與十位74LS192的CPd即可實現100進制減計

第 5

頁 安徽科技學院《數字電子技術》課程設計報告

數。值得注意的是，要使其實現減計數，CPu端口必須接高電平。

計數器的時鐘脈沖由秒脈沖電路提供。秒脈沖電路由555構成的多諧振蕩器構成，如圖11所示。多諧振蕩器無需外加輸入信號就能在接通電源自行產生矩形波輸出。

圖11 多諧振蕩器

因為周期為一秒，所以頻率是1赫茲。圖中電容的充放電時間分別是： t1=RB×C×ln2≈0.7RB×C t2=(RA+RB)×C×ln2≈0.7(RA+RB)C 所以555的3端輸出的頻率為： f=1/(t1+t2)≈1.43/[(2RA+RB)C] 我們采用的電阻和電容值分別是：RA=15KΩ，R2=68KΩ，C1=10uf,滿足上式，即得到的是秒脈沖。

由以上集成芯片設計的定時電路如圖12所示。

圖12 定時電路

第 6

頁 安徽科技學院《數字電子技術》課程設計報告

工作原理：首先主持人根據題的難易程度改變74LS192的輸入端D3D2D1D0的電平來確定搶答時間（假定為30秒），555構成秒脈沖產生電路為計時電路提供脈沖。搶答開始前主持人閉合開關，74LS192的置數端PL為低電平有效，處于置數狀態，數碼管顯示定時時間。搶答開始，主持人打開開關，計數器處于計數狀態，555產生的秒脈沖與十位74LS192借位輸出端（其初始狀態為高電平）相與。計數器遞減計數至00，十位74LS192借位輸出端為低電平，計數器停止工作，產生報警。計時期間有人搶答，減計數器停止計時，顯示器上顯示此刻時間。

（3）報警電路設計

由555定時器和三極管構成的報警電路如圖13所示。圖中555定時器用來構成多諧振蕩器，其震蕩頻率和秒脈沖產生電路中頻率的計算方法相同。3端的輸出信號經過三級管驅動揚聲器，發出報警信號。當4端的輸入信號是高電平時，振蕩器工作，有報警信號，4端輸入低電平時，振蕩器不工作，沒有報警信號。也就是說需要報警時只需控制輸入端即可。

電路圖如下:

圖13報警電路

第 7

頁 安徽科技學院《數字電子技術》課程設計報告

（4）時序控制電路

時序控制電路是搶答器設計的關鍵，需要完成以下三項功能：

a.主持人將控制開關撥到“開始”位置時，揚聲器發聲，搶答電路和定時電路進入正常搶答工作狀態。

b.當競賽選手按動搶答鍵時，揚聲器發聲，同時搶答電路和定時電路停止工作。c.當設定的搶答時間到，無人搶答時揚聲器發聲，同時搶答電路和定時電路停止工作。

本設計中采用門電路對控制開關、搶答電路、定時電路、報警電路進行連接，以實現上述三項功能要求（如圖14所示）。

圖14 時序控制電路

第 8

頁 安徽科技學院《數字電子技術》課程設計報告

其中，兩輸入與非門采用74LS00，引腳圖如圖15所示。三輸入與門采用74LS11，引腳圖如圖16所示。電路中利用與非門兩輸入端相連實現非門的邏輯功能。

圖15 74LS00引腳圖

圖16 74LS11引腳圖

工作原理：門G1的作用是控制時鐘信號CP的放行與禁止，門G2的作用是控制74LS148的輸入使能端。主持人控制開關從“清零”位置撥到“開始”位置時，74LS279的輸出1Q=0，經G3反相，A=1，則從555輸出端來的時鐘信號CP能夠加到74LS192的CPd始終輸入端，定時電路進行遞減計時。同時，在定時時間未到時，74LS192的借位輸出端BO2為低電平，門G2的輸出ST為高電平，使74LS148處于正常工作狀態，從而實現功能a的要求。當選手在定時時間內按動搶答按鈕時，1Q=1，經G3反相，A=0，封鎖CP信號，定時器處于保持工作狀態；同時，門G2的輸出ST為低74LS148處于禁止工作狀態，從而實現功能b的要求。當定時時間到時，來自74LS192的BO2為高，ST為高，74LS148處于禁止工作狀態，禁止選手進行搶答。同時，門G1處于關門狀態，封鎖CP信號，使定時電路保持00狀態不變，從而實現功能c的要求。

第 9

頁 安徽科技學院《數字電子技術》課程設計報告

五 總體電路圖

圖17 總電路圖

下面介紹八路智力競賽搶答器的使用原理。

首先是各個選手分別對應的按鈕編號是S0、S1、S2、S3、S4、S5、S6、S7，搶答后顯示器上顯示的分別是0、1、2、3、4、5、6、7。

然后是主持人對整個電路系統清零，將開關置于“清零”的位置，輸出低電平，分為兩路：一路與鎖存器的1R2R3R4R端相連，使輸出端1Q2Q3Q4Q為低電平，1Q所輸出的低電平經與門反饋給74LS148的EI端子，編碼器不工作，因此搶答部分顯示器滅燈無顯示，實現了清零；另一路低電平輸出到計數器74LS192的LD端，而CR端也是低電平，所以使得對應顯示器輸出預置的數據。

接下來主持人根據題目的難易程度設置搶答時間，此設定可以通過調節輸入兩片74LS192的四個輸入端D、C、B、A的高低電平來進行（例如要設定時間為30秒,就

第 10

頁 安徽科技學院《數字電子技術》課程設計報告

將十位的74192的D、C、B、A分別置位為0、0、1、1，而將各位的74LS192的D、C、B、A都置于0）。當主持人宣讀完題目說“開始”并將開關置于“開始”位置后，輸出為高電平，此高電平有兩路方向：一路輸出到74LS192的LD端，使其處于高電平而開始減計數；還有一路輸出到鎖存器的R端。

當任意一個選手搶答時，例如3號搶答時，74LS148三號端子輸入低電平有效，此時GS為低電平有效，表征編碼器在正常工作。編碼輸出A2A1A0為100，與其對應的4S3S2S為100，經74LS279鎖存，4Q3Q2Q輸出為011，經譯碼顯示編號為3。與此同時，1Q所輸出的高電平反饋回編碼器的是能輸入端，使其停止工作。此時，其他選手若再按動按鈕也無對應輸出，這就保證了搶答者優先性以及搶答電路的準確性。另一路，74LS148的GS端輸出電平由高變低，與秒脈沖發生器產生的秒脈沖相與后輸出為0，使得無脈沖抵達計數器74LS192的Down端。計數器停止工作，保持原來顯示不變，即實現了暫停減計數使其記錄搶答時間的功能。

若沒有選手按動按鈕，則74LS279輸出全為高電平，74LS148也輸出高電平，1Q端輸出低電平至74LS48的滅燈輸入RI/RBO端，使得信號經74LS48到顯示器上時無顯示；若到定時部分計數器倒計時到00還無選手按動按鈕的話，十位74LS192的借位輸出端輸出高電平反饋回個位Down端，停止計數。綜上所述，所設計的電路基本可以實現要求中的功能。

六 電路仿真

電路仿真采用Multisim仿真軟件進行的。Multisim軟件可提供的仿真元器件資源：仿真數字和模擬、交流和直流等數千種元器件；可提供的仿真儀表資源 ：示波器、邏輯分析儀信號發生器、交直流電壓表電流表等。它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機及外圍器件。因此，選用該軟件對搶答器各單元電路及整體電路進行仿真。

第 11

頁 安徽科技學院《數字電子技術》課程設計報告

七、小結

通過本次課程設計，不僅有效鞏固了本學期所學數電的相關知識，加強了對重要知識點的記憶和理解，還學會如何運用Multisim仿真進行仿真受益匪淺，現總結如下。

本設計的難點在于時序控制電路的設計，如何在第一位搶答者搶答題目后讓編碼器停止工作；如何使計時電路在搶答后停止倒計時；如何讓定時電路和搶答電路同時清零。設計過程中，根據以往搶答器設計思路，及查閱相關資料，可運用74LS279的輸出1Q完成上述控制任務。從這一點，折射出自己在平時的學習中較死板，缺乏變通思考的能力。在電路仿真的過程中，由于Multisim操作相對較簡單，因此在仿真過程中較為順利。

第 12

頁 安徽科技學院《數字電子技術》課程設計報告

通過本次實踐操作，也讓我深刻明白：只有將課本上的理論知識，結合實踐不斷練習，不斷總結提煉，反復思考實踐中的經驗教訓，才能夠真正消化為自己的知識。

八 分析和總結。

本次課程設計我只用了一個星期的時間就全部做完，效率很高，因為在設計之前根據設計的要求，每個模塊都仔細的設計分析了，正是整個過程我都認真的態度和方案選擇合適，才有這么高的效率。而且從本次課程設計中收獲很多。可以總結為以下的幾點：

（一）、鞏固數電知識

這次課程設計主要是運用數字電路邏輯設計的一些相關知識，在整個實習過程中，都離不開對數字電路課程知識的再學習。我在最開始，就先將實習用到的知識通過翻閱數電書回顧了一遍（這也是對這門課的復習，給以后的復習備考減少了很多負擔），這樣的回顧讓我對知識的理解更加透徹，對后來的快速設計起了很好的鋪墊作用。而且還參考了數字電路實驗指導書，關于芯片的管腳，里面有清晰的描述。

（二）、學會用電路板、芯片、導線等組裝各種功能的電路；

雖然這不是第一次用電路板，因為之前的課內實驗也用過，但當時的運用也只是插些導線和電阻電容之類的，用了電路板的很小部分。這次的實習中應用了整塊板子，實習后對電路板的組成完全了解了，并能熟練運用。實習中通過對電路的連接也懂得了如何通過設計的分析對所連電路的整體布局，如何更好的放置芯片在最合適的位置。在導線的連接上，如何選擇導線走向是關鍵，我們應該盡量保證所連電路的簡捷，寧短勿長，合理布線。一個完美的作品不僅要能很好的完成要求實現功能，還要在感官上給人美的享受。所以站在美的角度對自己的電路進行改良是很必要的。

（三）、理論聯系實際

據老師介紹，這是大學里唯一一次比較大型的動手實踐機會。我當然不會錯過。課程設計，通過選擇的題目，根據要求，運用所學知識將其付諸實踐來完成。這并不是在課堂上的單純聽懂，或者課后看書過程中的深入理解，這需要的是一種理論聯系實踐的能力。理論知識往往都是在一些理想狀態下的假設論，而實際的動手操作則完全不同，需要考慮實際中的很多問題。有些知識在理論上可能完全沒錯但到了實際中則不然。比如在動筆做題時我們是不用考慮導線、電阻是否連接的牢固合理，但在實際中，導線電阻有時是會帶來時延造成花型變化的錯亂，所以我們應盡量在連接電路時選擇最短路徑。平時試驗中，我就很認真，所以會比平時不動手的要輕松地多。

（四）、和同學共同合作、互相學習、共同進步

最初大家沒思路的時候，特別的著急，我想出來了，大家問我，我就說了我的思路，我們不是抄襲，只是探討，們個人都理解了才開始設計，我做的循環兩遍，他們的都不是。我們的設計不同，我只是給大家啟發了一個思考點。理論上我先設計出來，但在實習中經常會遇到一些自己可能暫時無法想明白的問題，請教同學或老師是很好的做法，節省時間，也會從別人身上學到更多。在設計時和同學相互交流各自的想法也是很重要的，不同的人對問題的看法總有差異，我們可以從交流中獲得不同的idea，其他人的設計也可能有比你出色的地方，很好的借鑒，并在大家的商討中選擇最優方案最終一定會得到最好的設計方法。

第 13

頁