第一篇：數字電子技術課程設計報告 - +華僑大學元順IC設計中心+[本站推薦]

課程報告

設計課題: 基本模型計算機設計與實現 姓 名:

專 業: 電子信息工程

學 號: 日 期 20 年 月 日——20 年 月 日

指導教師:

國立華僑大學信息科學與工程學院

目錄

1．設計的任務與要求…………………………………………………………………1 2.方案論證與選擇……………………………………………………………………1 3.單元電路的設計和元器件的選擇…………………………………………………5 3.1 六進制電路的設計……………………………………………………………6

3.2 十進制計數電路的設計………………………………………………………6

3.3 六十進制計數電路的設計……………………………………………………6

3.4雙六十進制計數電路的設計…………………………………………………7

3.5時間計數電路的設計…………………………………………………………8

3.6 校正電路的設計………………………………………………………………8

3.7 時鐘電路的設計…………………………………………………………8

3.8 整點報時電路的設計…………………………………………………………9 3.9 主要元器件的選擇…………………………………………………………10 4.系統電路總圖及原理……………………………………………………………10 5.經驗體會…………………………………………………………………………10 參考文獻……………………………………………………………………………11 附錄A：系統電路原理圖……………………………………………………………12

數字電子鐘的設計

1.設計的任務與要求

數字鐘是一種…。

此次設計數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘。而且通過數字鐘的制作進一步了解…。1.1設計指標

1.時間以12小時為一個周期； 2.顯示時、分、秒；

3.具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間； 4.計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時； 5.為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號。1.2 設計要求

1.畫出電路原理圖（或仿真電路圖）； 2.元器件及參數選擇（或開發板的考慮）；

3.編寫設計報告，寫出設計的全過程，附上有關資料和圖紙(也可直接寫在相關章節中)，有心得體會。

2.方案論證與選擇

2.1 數字鐘的系統方案 數字鐘實際上是…

圖1 數字電子鐘方案框圖

2.2 晶體振蕩器電路

晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768HZ的方波信號，可保證數字鐘的走時準確及穩定。… 2.3 時間計數電路 一般采用…

2.4 譯碼驅動及顯示單元電路 選擇CD4511作為顯示譯碼電路… 2.5 校時電路 …

3.單元電路的設計與元器件選擇

數字鐘從原理上講是一種典型的數字電路，可以由許多中小規模集成電路組成，所以可以分成許多獨立的電路。3.1 六進制電路的設計 由…組成，電路如圖8。

圖8 六進制電路

3.2 十進制電路的設計 …

3.3 六十進制電路的設計 …

3.9主要元器件的選擇

1．共陰八段數碼管6個；

2．…

4.系統電路總圖及原理

將設計的各個單元電路進行級聯，得到數字電子鐘系統電路原理圖如下（或見附錄A）。

5．經驗體會

通過這次對數字電子鐘的設計制作，讓我…

參考文獻：

[1] 趙建領.51系列單片機開發寶典[M].北京: 電子工業出版社, 2007.[2] 邊春元等.C51單片機典型模塊設計及應用[M].北京: 機械工業出版社,2008.[3] 彭 為等.單片機典型系統設計實例精講[M].北京: 電子工業出版社, 2006.[4] 徐愛鈞等.Keil C51 V7.0單片機高級語言編程與μVision2應用實踐[M].北京:電子工業出版社，2008.[5] 李朝青.單片機&DSP外圍數字IC技術手冊(第2版)[M].北京：北京航空航天大學出版社，2005.[6] 中國電子網.http://www.tmdps.cn.[7] 51單片機學習網.http://www.tmdps.cn.[8] 電子電路圖網.http://www.tmdps.cn.[9] 周志敏等.集成穩壓電源電路圖集[M].北京: 中國電力出版社, 2008.[10] 樓然苗等.單片機課程設計指導[M].北京:北京航空航天大學出版社，2007 [11] 高吉祥.全國大學生電子設計競賽培訓系列教程——數字系統與自動控制系統設計[M].北京:電子工業出版社，2007.[12] 全國大學生電子設計競賽委員會.全國大學生電子設計競賽獲獎作品選編（2005）[M].北京:北京理工大學出版社，2007 [13] 黃智偉等.全國大學生電子設計競賽系統設計[M].北京.北京航空航天大學出版社，2008.[14] 聞新等.MCS-51/52單片機原理與應用[M].北京.科學出版社，2008.附錄A：系統電路原理總圖

第二篇：數字電子技術課程設計報告

數字電子技術課程設計報告 題 目: 數字鐘的設計與制作

學 年 學 期:

專 業 班 級: 學 號:

姓 名:

指導教師及職稱: 時 間: 地點： 設計目的

熟悉集成電路的引腳安排.掌握各芯片的邏輯功能及使用方法.了解面包板結構及其接線方法.了解數字鐘的組成及工作原理.熟悉數字鐘的設計與制作.設計要求 1.設計指標

時間以24小時為一個周期;顯示時,分,秒;有校時功能,可以分別對時及分進行單獨校時,使其校正到標準時間;計時過程具有報時功能,當時間到達整點前5秒進行蜂鳴報時;為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號.2.設計要求

畫出電路原理圖(或仿真電路圖);元器件及參數選擇;電路仿真與調試;PCB文件生成與打印輸出.3.制作要求 自行裝配和調試,并能發現問題和解決問題.4.編寫設計報告 寫出設計與制作的全過程,附上有關資料和圖紙,有心得體會.設計原理及其框圖 1.數字鐘的構成

數字鐘實際上是一個對標準頻率(1HZ)進行計數的計數電路.由于計數的起始時間不可能與標準時間(如北京時間)一致,故需要在電路上加一個校時電路,同時標準的1HZ時間信號必須做到準確穩定.通常使用石英晶體振蕩器電路構成數字鐘.圖 3-1所示為數字鐘的一般構成框圖.圖3-1 數字鐘的組成框圖 ⑴晶體振蕩器電路

晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768Hz的方波信號,可保證數字鐘的走時準確及穩定.不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路.⑵分頻器電路 分頻器電路將32768Hz的高頻方波信號經32768()次分頻后得到1Hz的方波信號供秒計數器進行計數.分頻器實際上也就是計數器.⑶時間計數器電路

時間計數電路由秒個位和秒十位計數器,分個位和分十位計數器及時個位和時十位計數器電路構成,其中秒個位和秒十位計數器,分個位和分十位計數器為60進制計數器,而根據設計要求,時個位和時十位計數器為12進制計數器.⑷譯碼驅動電路

譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態,并且為保證數碼管正常工作提供足夠的工作電流.⑸數碼管

數碼管通常有發光二極管(LED)數碼管和液晶(LCD)數碼管,本設計提供的為LED數碼管.2.數字鐘的工作原理 1)晶體振蕩器電路

晶體振蕩器是構成數字式時鐘的核心,它保證了時鐘的走時準確及穩定.圖3-2所示電路通過CMOS非門構成的輸出為方波的數字式晶體振蕩電路,這個電路中,CMOS非門U1與晶體,電容和電阻構成晶體振蕩器電路,U2實現整形功能,將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波.輸出反饋電 阻R1為非門提供偏置,使電路工作于放大區域,即非門的功能近似于一個高增益的反相放大器.電容C1,C2與晶體構成一個諧振型網絡,完成對振蕩頻率的控制功能,同時提供了一個180度相移,從而和非門構成一個正反饋網絡,實現了振蕩器的功能.由于晶體具有較高的頻率穩定性及準確性,從而保證了輸出頻率的穩定和準確.晶體XTAL的頻率選為32768HZ.該元件專為數字鐘電路而設計,其頻率較低,有利于減少分頻器級數.從有關手冊中,可查得C1,C2均為30pF.當要求頻率準確度和穩定度更高時,還可接入校正電容并采取溫度補償措施.由于CMOS電路的輸入阻抗極高,因此反饋電阻R1可選為10MΩ.較高的反饋電阻有利于提高振蕩頻率的穩定性.非門電路可選74HC00.圖3-2 COMS晶體振蕩器 2)分頻器電路

通常,數字鐘的晶體振蕩器輸出頻率較高,為了得到1Hz的秒信號輸入,需要對振蕩器的輸出信號進行分頻.通常實現分頻器的電路是計數器電路,一般采用多級2進制計數器來實現.例如,將32768Hz的振蕩信號分頻為1HZ的分頻倍數為32768(215),即實現該分頻功能的計數器相當于15極2進制計數器.常用的2進制計數器有74HC393等.本實驗中采用CD4060來構成分頻電路.CD4060在數字集成電路中可實現的分頻次數最高,而且CD4060還包含振蕩電路所需的非門,使用更為方便.CD4060計數為14級2進制計數器,可以將32768HZ的信號分頻為2HZ,其內部框圖如圖3-3所示,從圖中可以看出,CD4060的時鐘輸入端兩個串接的非門,因此可以直接實現振蕩和分頻的功能.圖3-3 CD4046內部框圖 3)時間計數單元

時間計數單元有時計數,分計數和秒計數等幾個部分.時計數單元一般為12進制計數器計數器,其輸出為兩位8421BCD碼形式;分計數和秒計數單元為60進制計數器,其輸出也為8421BCD碼.一般采用10進制計數器74HC390來實現時間計數單元的計數功能.為減少器件使用數量,可選74HC390,其內部邏輯框圖如圖 2.3所示.該器件為雙2—5-10異步計數器,并且每一計數器均提供一個異步清零端(高電平有效).圖3-4 74HC390(1/2)內部邏輯框圖

秒個位計數單元為10進制計數器,無需進制轉換,只需將QA與CPB(下降沿有效)相連即可.CPA(下降沒效)與1HZ秒輸入信號相連,Q3可作為向上的進位信號與十位計數單元的CPA相連.秒十位計數單元為6進制計數器,需要進制轉換.將10進制計數器轉換為6進制計數器的電路連接方法如圖3-5所示,其中Q2可作為向上的進位信號與分個位的計數單元的CPA相連.圖3-5 10進制——6進制計數器轉換電路

分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同,只不過分個位計數單元的Q3作為向上的進位信號應與分十位計數單元的CPA相連,分十位計數單元的Q2作為向上的進位信號應與時個位計數單元的CPA相連.時個位計數單元電路結構仍與秒或個位計數單元相同,但是要求,整個時計數單元應為12進制計數器,不是10的整數倍,因此需將個位和十位計數單元合并為一個整體才能進行12進制轉換.利用1片74HC390實現12進制計數功能的電路如圖3-6所示.另外,圖3-6所示電路中,尚余-2進制計數單元,正好可作為分頻器2HZ輸出信號轉化為1HZ信號之用.圖3-6 12進制計數器電路 4)譯碼驅動及顯示單元

計數器實現了對時間的累計以8421BCD碼形式輸出,選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流,選用CD4511作為顯示譯碼電路,選用LED數碼管作為顯示單元電路.5)校時電源電路

當重新接通電源或走時出現誤差時都需要對時間進行校正.通常,校正時間的方法是:首先截斷正常的計數通路,然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端,校正好后,再轉入正常計時狀態即可.根據要求,數字鐘應具有分校正和時校正功能,因此,應截斷分個位和時個位的直接計數通路,并采用正常計時信號與校正信號可以隨時切換的電路接入其中.圖3-7所示即為帶有基本RS觸發器的校時電路, 圖3-7 帶有消抖動電路的校正電路 6)整點報時電路

一般時鐘都應具備整點報時電路功能,即在時間出現整點前數秒內,數字鐘會自動報時,以示提醒.其作用方式是發出連續的或有節奏的音頻聲波,較復雜的也可以是實時語音提示.根據要求,電路應在整點前10秒鐘內開始整點報時,即當時間在59分50秒到59分59秒期間時,報時電路報時控制信號.報時電路選74HC30,選蜂鳴器為電聲器件.元器件

1.實驗中所需的器材 5V電源.面包板1塊.示波器.萬用表.鑷子1把.剪刀1把.網絡線2米/人.共陰八段數碼管6個.CD4511集成塊6塊.CD4060集成塊1塊.74HC390集成塊3塊.74HC51集成塊1塊.74HC00集成塊5塊.74HC30集成塊1塊.10MΩ電阻5個.500Ω電阻14個.30p電容2個.32.768k時鐘晶體1個.蜂鳴器.2.芯片內部結構圖及引腳圖

圖4-1 7400 四2輸入與非門 圖4-2 CD4511BCD七段譯碼/驅動器 圖4-3 CD4060BD 圖4-4 74HC390D 圖4-5 74HC51D 圖4-6 74HC30 3.面包板內部結構圖

面包板右邊一列上五組豎的相通,下五組豎的相通,面包板的左邊上下分四組,每組中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之間不相通.個功能塊電路圖

一個CD4511和一個LED數碼管連接成一個CD4511驅動電路,數碼管可從0---9顯示,以次來檢查數碼管的好壞,見附圖5-1.圖5-1 4511驅動電路

利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00連接成一個十進制計數器,電路在晶振的作用下數碼管從0—9顯示,見附圖5-2.圖5-2 74390十進制計數器

利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00和一個晶振連接成一個六進制計數器,數碼管從0—6顯示,見附圖5-3.圖5-3 74390六進制計數器 利用一個六進制電路和一個十進制連接成一個六十進制電路,電路可從0—59顯示,見附圖5-4.圖5-4 六十進制電路

利用兩個六十進制的電路合成一個雙六十進制電路,兩個六十進制之間有進位,見附圖5-5.圖5-5 雙六十進制電路

利用CD4060,電阻及晶振連接成一個分頻——晶振電路,見附圖5-6.圖5-6 分頻—晶振電路

利用74HC51D和74HC00及電阻連接成一個校時電路,見附圖5-7.圖5-7 校時電路

利用74HC30和蜂鳴器連接成整點報時電路.見附圖5-8.圖5-8 整點報時電路

利用兩個六十進制和一個十二進制連接成一個時,分,秒都會進位的電路總圖,見附圖5-9.圖5-9 時,分,秒的進位連接圖 總接線元件布局簡圖,見附圖6-1 芯片連接圖見附圖7-1 八,總結

設計過程中遇到的問題及其解決方法.在檢測面包板狀況的過程中,出現本該相通的地方卻未通的狀況,后經檢驗發現是由于萬用表筆尖未與面包板內部垂直接觸所至.在檢測CD4511驅動電路的過程中發現數碼管不能正常顯示的狀況,經檢驗發現主要是由于接觸不良的問題,其中包括線的接觸不良和芯片的接觸不良,在實驗過程中,數碼管有幾段二極管時隱時現,有時會消失.用5V電源對數碼管進行檢測,一端接地,另一端接觸每一段二極管,發現二極管能正常顯示的,再用萬用表歐姆檔檢測每一根線是否接觸良好,在檢測過程中發現有幾根線有時能接通,有時不能接通,把接觸不好的線重新接過后發現能正常顯示了.其次是由于芯片接觸不良的問題,用萬用表歐姆檔檢測有幾個引腳本該相通的地方卻未通,而檢測的導線狀況良好,其解決方法為把CD4511的芯片拔出,根據面包板孔的的狀況重新調整其引腳,使其正對于孔,再用力均勻地將芯片插入面包板中,此后發現能正常顯示,本次實驗中還發現一塊壞的LED數碼管和兩塊壞的CD4511,經更換后均能正常顯示.在連接晶振的過程中,晶振無法起振.在排除線與芯片的接觸不良問題后重新對照電路圖,發現是由于12腳未接地所至.在連接六進制的過程中,發現電路只能4,5的跳動,后經發現是由于接到與非門的引腳接錯一根所至,經糾正后能正常顯示.在連接校正電路的過程中,出現時和分都能正常校正時,但秒卻受到影響,特別時一較分鐘的時候秒亂跳,而不校時的時候,秒從40跳到59,然后又跳回40,分和秒之間無進位,電路在時,分,秒進位過程中能正常顯示,故可排除芯片和連線的接觸不良的問題.經檢查,校正電路的連線沒有錯誤,后用萬用表的直流電壓檔帶電檢測秒十位的QA,QB,QC和QD腳,發現QA腳時有電壓時而無電壓,再檢測秒到分和分到時的進位端,發現是由于秒到分的進位未拔掉所至.5 在制作報時電路的過程中,發現蜂鳴器在57分59秒的時候就開始報時,后經檢測電路發現是由于把74HC30芯片當16引腳的芯片來接,以至接線都錯位,重新接線后能正常報時.連接分頻電路時,把時個位的QD和時十位的1腳斷開,然后時十位的1腳接到晶振的3腳,時十位的3腳接到秒個位的1腳,所連接的電路圖無法正常工作,時十位從0-9的跳,時個位只能顯示一個0,在這個電路中3腳的分頻用到兩次,故無法正常顯示,因此要把12進制接到74HC390的一個邏輯電路空出來用于分頻即可,因此把時十位的CD4511的12,6腳接地,7腳改為接74HC390的5腳,74HC390的3,4腳斷開,然后4腳接9腳即可,其中空出的74HC390的3腳就可用于2Hz的分頻,分頻后變為1Hz,整個電路也到此為正常的數字鐘計數.2.設計體會

在此次的數字鐘設計過程中,更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法.在連接六進制,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯時便能準確地找出錯誤所在并及時糾正了.在設計電路中,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實際的電路連接中往往容易遺漏.又例如74HC390芯片,其本身就是一個十進制計數器,在仿真電路中必須連接反饋線才能正常顯示,而在實際電路中無需再連接,因此仿真圖和電路連接圖還是有一定區別的.在設計電路的連接圖中出錯的主要原因都是接線和芯片的接觸不良以及接線的錯誤所引起的.3.對該設計的建議

此次的數字鐘設計重在于仿真和接線,雖然能把電路圖接出來,并能正常顯示,但對于電路本身的原理并不是十分熟悉.總的來說,通過這次的設計實驗更進一步地增強了實驗的動手能力.

第三篇：數字電子技術課程設計報告(數字鐘)

目錄

一． 設計目的???????????????

二． 實現功能???????????????

三． 制作過程???????????????

四． 原理框圖???????????????

4.1 數字鐘構成???????????????

34.2設計脈沖源???????????????

44.3 設計整形電路??????????????

4.4 設計分頻器???????????????

4.5 實際計數器???????????????

64.6 譯碼/驅動器電路的設計??????????? 7

4.7 校時電路???????????????? 8

4.8 整點報時電路??????????????

4.9 繪制總體電路圖?????????????

五． 具體實現???????????????

5.1電路的選擇???????????????

5.2集成電路的基本功能???????????? 10

5.3 電路原理????????????????

六． 感想與收獲??????????????? 12 七． 附

錄 ??????????????? 數字電子技術課程設計報告

一、設計目的

數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。

數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。

鐘表的數字化給人們生產生活帶來了極大的方便，而且大大地擴展了鐘表原先的報時功能。諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、定時啟閉電路、定時開關烘箱、通斷動力設備，甚至各種定時電氣的自動啟用等，所有這些，都是以鐘表數字化為基礎的。因此，研究數字鐘及擴大其應用，有著非常現實的意義。

石英數字鐘，具有電路簡潔，代表性好，實用性強等優點，在數字鐘的制作中，我們采用了傳統的PCMS大規模集成電路為核心，配上LED發光顯示屏，用石英晶體做穩頻元件，準確又方便。

二、實現功能

① 時間以12小時為一個周期； ② 顯示時、分、秒；

③ 具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間； ④ 計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時； ⑤ 為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號。

三、制作過程

1.確立電子數字計時器的制作思路

要想構成數字鐘，首先應有一個能自動產生穩定的標準時間脈沖信號的信號源。還需要有一個使高頻脈沖信號變成適合于計時的低頻脈沖信號的分頻器電路，即頻率為1HZ的“秒脈沖”信號。經過分頻器輸出的秒脈沖信號到計數器 中進行計數。由于計時的規律是：60秒=1分，60分=1小時，24小時=1天，這就需要分別設計60進制，24進制，（或12進制的計時器，并發出驅動AM；PM的標志信號）。各計數器輸出的信號經譯碼器/驅動器送到數字顯示器對應的筆劃段，使得 “時”、“分”、“秒”得以數字顯示。

任何數字計時器都有誤，因此應考慮校準時間電路，校時電路一般采用自動快調和手動調整，“自動快調”是利用分頻器輸出的不同頻率脈沖使得顯示時間自動迅速的得到調整。“手動調整” 是利用手動的節拍調整顯示時間。

2.查閱資料繪出各部分的電路圖(詳見原理框圖)

數字計時器的設計方法：（1）設計脈沖源（2）設計整形電路（3）設計分頻器（4）設計計數器（5）譯碼器/驅動器（6）設計校時電路

3.按所設計的電路去選擇、測試好元器件、并裝配成為產品

4.準備設計論文答辯

四、原理框圖

1．數字鐘的構成

數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。通常使用石英晶體振蕩器電路構成數字鐘。

數字鐘組成框圖

2．設計脈沖源

自激式振蕩電路有：自激多諧振蕩器，激間歇振蕩器這次我們選擇晶體振蕩器原因如下: 由于通常要求數字鐘的脈沖源的頻率要十分穩定、準確度高，因此要采用石英晶體振蕩器，其他的多諧振蕩器難以滿足要求。石英晶體不但頻率特性穩定，而且品質因數很高，有極好的選頻特性。晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768Ｈz的方波信號，可保證數字鐘的走時準確及穩定。石英晶體振蕩器的頻率取決于石英晶體的固有頻率，與外電路的電阻電容的參數無關一般情況下，晶振頻率越高，準確度越高，但所用的分頻級數越多，耗電量就越大，成本就越高，在選擇晶體時應綜合考慮。

一般輸出為方波的數字式晶體振蕩器電路通常有兩類，一類是用ＴＴＬ門電路構成；另一類是通過ＣＭＯＳ非門構成的電路，本次設計采用了后一種。如圖（b）所示，由ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振蕩器電路，Ｕ２實現整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作于放大區域，即非門的功能近似于一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。由于晶體具有較高的頻率穩定性及準確性，從而保證了輸出頻率的穩定和準確。

（a）CMOS 晶體振蕩器（仿真電路）

3．設計整形電路

由于晶體振蕩器輸出的脈沖是正弦波或是不規則的矩形波，因此必須經整形電路整形。我們已學過的脈沖整形電路有以下幾種：削波器、門電路、單穩態電路、雙穩態電路、施密特觸發器等。通過查閱資料主要使用施密特觸發器：

門電路組成的整形電路

4.設計分頻器

分頻器 —— 能將高頻脈沖變換為低頻脈沖，它可由觸發器以及計數器來完 成。由于一個觸發器就是一個二分頻器，N個觸發器就是 2N個分頻器。如果用計數器作分頻器，就要按進制數進行分頻。例如十進制計數器就是十分頻器，M進制計數器就為M分頻器。若我們從市場上購買到石英晶體振蕩器其頻率為32768HZ，要想用該振蕩器得到一個頻率為1HZ的秒脈沖信號，就需要用分頻器進行分頻，分頻器的個數為2N =32768HZ，N =15 即有15個分頻器。這樣就將一個頻率為23768HZ的振蕩信號降低為1HZ的計時信號，這樣就滿足了計時規律的需求：60秒=1分鐘，60分=1小時，24小時=1天。

5．設計計數器

計數器的設計，以觸發器為單元電路，根據進制按有權碼或無權碼來編碼，采用有條件反饋原理來構成。當 “小時” 的十位為2；個位為3時，只要個位數

“分”

有進位時，就應使十位的“小時 ”的位數歸零，因此24小時進制計數器要采用有條件反饋的設計。（12進制計數器也同理）；但應在歸零的同時發出驅動AM（上午）、PM（下午）標志的信號。

按規律,一般設計計數器的方法

秒部分：個位選用模10計數器；十位選用模6計數器 分部分：個位選用模10計數器；十位選用模6計數器 小時部分：模12計數器；或模24計數器 6.譯碼/驅動器電路的設計

在數字系統中常常需要將測量或處理的結果直接顯示成十進制數字。為此，首先將以BCD碼表示的結果送到譯碼器電路進行譯碼，用它的輸出去驅動顯示器件，由于顯示器件的工作方式不同，對譯碼器的要求也就不同，譯碼器的電路也不同。數字顯示的器件的種類：熒光管、輝光管、發光二極管、液晶顯示屏等.譯碼器電路：此次我們選擇的是LED共陽極發光二極管顯示器 顯示電路如下： 原理圖

7．校時電路

校時電路是計時器中不可少的一部分因為當即時間與計時器時間不一致時，就需要校時電路予以校正。校時電路有兩種方案：第一、校時用的脈沖可選用頻率較高的不等的幾種脈沖，從計數器的總輸入端（秒計數器的第一級輸入端）送入。

第二、校時用的脈沖，分別將秒脈沖送到“計小時”的計數器的輸入端，“計分”的計數器輸入端，但校時、校分時，應將原計數回路關閉或斷開。校秒時可采用關閉或斷開秒計數器的脈沖信號輸入端使其停止計時 8．整點報時電路

電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。

當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QＣ和QＡ、個位的QＤ和QＡ及秒計數器十位的QＣ和QＡ相與，從而產生報時控制信號。

實現方式：

說明：當時間在59分50秒到59分59秒期間時 分十位、分個 位和秒十位均保持不變，分別為5，9和5；因此，可以將分計數器十位的Qc和QA，個位的QD和QA及秒計數器十位的QC和QA相與，從而產生報時控制信號。IO1分計數器十位的Qc和QAIO2U1VCC15VVCC2345VIO3分計數器個位的QD和QAX18IO456114V_0.5WIO512秒計數器十位的QC和QA74HC30DIO6數字鐘設計－整點報時電路部分 9.繪制總體電路圖

五：具體實現

1、電路的選擇：

我們采用了傳統的PCMS大規模集成電路為核心，配上LED發光顯示屏，用石英晶體作為穩頻元件，準確又方便。

數字鐘專用集成塊如下：

a.譯碼/驅動電路：LM8361，M8560，LM8569，TMS3450NL，MM5457，MM5462集成電路，因為它在所有型號中靜態功耗最低。其管腳圖見圖（12）

b.分頻器:我們采用了CD4060。

c.反相器: 我們選用了CD4069（內含有六個反相器）。

2、集成電路的基本功能

（1）CD4060：它是一個十四級二分頻器，它所產生的信號頻率為30720HZ，經九級兩二分頻后，得到一個60HZ的脈沖信號，見圖。

（2）CD4069反相器: F1—F6六個反相器，通過外接電路去控制各電路的工作狀態，管腳見圖：

（3）MM5462: 它是集譯碼/驅動電路為一體，它是60HZ時基24小時專用集成電路。1-4，6-12，22十三個端子是顯示筆劃輸出的，1腳是四個筆劃，其余每腳輸出二個筆劃，16腳為正電源，5腳為負電源，20腳睡眠輸出是直流信號，由17腳動和關閉，由13腳調整至需要值，最大值59分鐘倒計時。17腳是內部振蕩器RC輸入端，該振蕩信號一是作為外部時基的備用，二是13鬧輸出的信號源。在我們選用的這套套件沒有用20腳的睡眠功能。19腳為時基信號輸入腳。14、15、18腳是操作控制端，若接高低電平各有不同的功能。值得注意的是所有的輸出端均為低電平有效。

、3、電路原理：（見圖原理方框圖）

CD4060 CD4069 變壓器將交流220V電壓，變為雙7.5V交流低電壓，經全波整流后路經D

411 供顯示屏驅動電路，而另一路經濾波后供主電路。由于時鐘需要脈沖源，我們選用了JT，R1，C3和CD4060內部的兩個反相器組成的晶體振蕩器，目的是為了提脈沖源的穩定度，而脈沖源產生的波形不是規則的矩形波，因此，需經整形器整形后，送到下一級，由于脈沖信號源的頻率較高，經CD4060九級分頻及計數后變換低頻脈沖信號。由13腳得到60HZ的脈沖信號一路送入MM5461的19腳，另一路去控制由F4，Q2，Q3組成的顯示屏驅動電路。由于F4的倒相作用，使Q2，Q3和時基信號交替導通，形成間歇點亮顯示屏，使它工作在正常狀態。

當60HZ的信號從MM5461的19腳進入后，由控制電路各部分電路的正常工作經譯碼與驅動電路去控制顯示屏各個應亮的端。

F1，F2，F3，R2，R8，C5，K1組成了一個“電子自鎖式開關”，每控一次K1，F2的輸出狀態會改變，一路去控制MM5461的18腳，另一路去驅動顯示屏右下點的發光二極管以指示該功能的工作狀態。“亮”表示“鬧鐘時間已設置”，“滅”表示“鬧設置取消”。

R7，Q1，FMQ組成鬧輸出放大電路，控制信號由MM5461的13腳輸出。當響鬧時，按下K5可使鬧暫停并延時九分鐘再鬧，還可多次使用報時延時，響鬧總時長59分鐘。

由于MM5461無秒信號輸出，故用F5，F6，R3，R4，C4組成秒信號發生器，經Q4去驅動顯示屏中間的“冒號”閃動。電路中各開關的功能：

K1：鬧鐘時間的設置開關。K1+K5快調鬧時間的設置。K1+K4慢調鬧時間的設置

K2：時間的設置開關。K2+K5 快調時間的設置

K2+K4慢調時間的設置。K3：鬧鐘時間顯示開關。單擊K3可顯示事先所設置的報時的時間 K4：慢調時間開關

K5：快調時間開關/暫停/顯示

電路中，R10（1K）的作用，是防止開關操作工作時，正負電源短路。R13，R27，R9為限流電阻，它們決定顯示亮度。

六：感想與收獲

這次的比賽是我們三個人一起參加的，在比賽前的一段時間里，我們三個人的收獲很大，具體有三點：（1）有利于我們學習能力的提高。這里所說的學習能力包括獲取資料的能力、理解前人思路的能力、系統設計能力、動手能力、分析排除故障能力、表達能力等很多方面，而這段時間的經歷，我們提高都很大。

（2）有利于我們團隊精神的培養。在課堂之外實際的工作中，我們三人一般都要合作共同完成某一項目，這就非常需要團隊精神，而這一點在課堂常規教學中得到的鍛煉是很有限的。三個人必須互相信任、互相配合、分工合作，在順境時小組成員要相互提醒保持冷靜，逆境時要相互鼓勵共度難關，出現問題時不能相互埋，這些與課堂教學強調獨立性是有明顯區別的。

（3）有利于我們各種能力的鍛煉。第一、不夠細心比如由于粗心大意焊錯了線，第二，是在學習態度上，這次培訓是對我的學習態度的一次檢驗。我第一次體會到要作一名電子設計師，要求具備的首要素質是嚴謹。我們這次制作所遇到的多半問題多數都是由于我們不夠嚴謹。第三，在做人上，我認識到，無論做什么事情，只要你足夠堅強，有足夠的毅力與決心，有足夠的挑戰困難的勇氣，就沒有什么辦不到的。

電設賽場風云涌，各路英豪皆爭雄。今朝罷去懷壯志，來屆電賽再顯鋒！七：附錄 電路原理總圖：

附錄

二、LED顯示屏電路原理圖

第四篇：數字電子技術課程設計報告(數字鐘的設計)

數字電子技術課程設計報告

一、設計目的

數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。

因此，我們此次設計與制做數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘.而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規模集成電路的作用及實用方法.且由于數字鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.二、設計要求

（1）設計指標

① 時間以12小時為一個周期； ② 顯示時、分、秒；

③ 具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間； ④ 計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時； ⑤ 為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號。（2）設計要求

① 畫出電路原理圖（或仿真電路圖）； ② 元器件及參數選擇； ③ 電路仿真與調試；

④ PCB文件生成與打印輸出。

（3）制作要求

自行裝配和調試，并能發現問題和解決問題。

（4）編寫設計報告

寫出設計與制作的全過程，附上有關資料和圖紙，有心得體會。

三、原理框圖

1．數字鐘的構成

數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。通常使用石英晶體振蕩器電路構成數字鐘。

第 0

頁

（a）數字鐘組成框圖

2．晶體振蕩器電路

晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768Ｈz的方波信號，可保證數字鐘的走時準確及穩定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。一般輸出為方波的數字式晶體振蕩器電路通常有兩類，一類是用ＴＴＬ門電路構成；另一類是通過ＣＭＯＳ非門構成的電路，本次設計采用了后一種。如圖（b）所示，由ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振蕩器電路，Ｕ２實現整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作于放大區域，即非門的功能近似于一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。由于晶體具有較高的頻率穩定性及準確性，從而保證了輸出頻率的穩定和準確。

（b）CMOS 晶體振蕩器（仿真電路）

第 1

頁

3．時間記數電路

一般采用10進制計數器如74HC290、74HC390等來實現時間計數單元的計數功能。本次設計中選擇74HC390。由其內部邏輯框圖可知，其為雙2-5-10異步計數器，并每一計數器均有一個異步清零端（高電平有效）。

秒個位計數單元為１０進制計數器，無需進制轉換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。ＣＰＡ（下降沒效）與１ＨZ秒輸入信號相連，Ｑ３可作為向上的進位信號與十位計數單元的ＣＰＡ相連。

秒十位計數單元為６進制計數器，需要進制轉換。將１０進制計數器轉換為６進制計數器的電路連接方法如圖 ２.４所示，其中Ｑ２可作為向上的進位信號與分個位的計數單元的ＣＰＡ相連。

十進制-六進制轉換電路

分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Ｑ３作為向上的進位信號應與分十位計數單元的ＣＰＡ相連，分十位計數單元的Ｑ２作為向上的進位信號應與時個位計數單元的ＣＰＡ相連。

時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為１２進制計數器，不是１０的整數倍，因此需將個位和十位計數單元合并為一個整體才能進行１２進制轉換。利用１片７４ＨＣ３９０實現１２進制計數功能的電路如圖（d）所示。

（d）十二進制電路

另外，圖（d）所示電路中，尚余－２進制計數單元，正好可作為分頻器２ＨZ輸出信號轉化為１ＨZ信號之用。

4．譯碼驅動及顯示單元電路

選擇ＣＤ４５１１作為顯示譯碼電路；選擇ＬＥＤ數碼管作為顯示單元電路。由CD4511把輸進來的二進制信號翻譯成十進制數字，再由數碼管顯示出來。這里的LED數碼管是采用共陰的方法連接的。

計數器實現了對時間的累計并以8421BCD碼的形式輸送到CD4511芯片，再由451

1第 2

頁

芯片把BCD碼轉變為十進制數碼送到數碼管中顯示出來。

5．校時電路

數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。即為用COMS與或非門實現的時或分校時電路，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處于校時狀態。

實際使用時，因為電路開關存在抖動問題，所以一般會接一個RS觸發器構成開關消抖動電路，所以整個較時電路就如圖（f）。

（f）帶有消抖電路的校正電路

6．整點報時電路

電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。

當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QＣ和QＡ、個位的QＤ和QＡ及秒計數器十位的QＣ和QＡ相與，從而產生報時控制信號。

報時電路可選74HC30來構成。74HC30為8輸入與非門。

第 3

頁

說明：當時間在59分50秒到59分59秒期間時 分十位、分個 位和秒十位均保持不變，分別為5，9和5；因此，可以將分計數器十位的Qc和QA，個位的QD和QA及秒計數器十位的QC和QA相與，從而產生報時控制信號。IO1分計數器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分計數器個位的QD和QAIO456114V_0.5WIO512秒計數器十位的QC和QAIO674HC30D數字鐘設計－整點報時電路部分

四、元器件

1．四連面包板1塊（編號A45）

2．鑷子1把 3．剪刀1把

4．共陰八段數碼管6個 5．網絡線2米/人 6．CD4511集成塊6塊 7．CD4060集成塊1塊 8．74HC390集成塊3塊 9．74HC51集成塊1塊 10．74HC00集成塊4塊 11．74HC30集成塊1塊 12．10MΩ電阻5個 13．500Ω電阻14個 14．30p電容2個

15．32.768k時鐘晶體1個 16．蜂鳴器10個（每班）1）芯片連接圖

1)74HC00D

2)CD4511

第 4

頁

3)74HC390D

4)74HC51D

2．面包板的介紹

面包板一塊總共由五部分組成，一豎四橫，面包板本身就是一種免焊電板。面包板的樣式是：

第 5

頁

面包板的注意事項：

1． 面包板旁一般附有香蕉插座，用來輸入電壓、信號及接地。2． 上圖中連著的黑線表示插孔是相通的。

3． 拉線時，盡量將線緊貼面包板，把線成直角，避免交叉，也不要跨越元件。4． 面包板使用久后，有時插孔間連接銅線會發生脫落現象，此時要將此排插孔做記號。并不再使用。

五、各功能塊電路圖

數字鐘從原理上講是一種典型的數字電路，可以由許多中小規模集成電路組成，所以可以分成許多獨立的電路。

（一）六進制電路

由74HC390、7400、數碼管與4511組成，電路如圖一。

U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AV1 32Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U413DADBDCDD5OAOBOCODOE1211109151474HC390D43~ELOF~BIOG~LTVCC5V4511BD將十進制計數器轉換為六進制的連接方法

（二）十進制電路

由74HC390、7400、數碼管與4511組成，電路如圖二。

第 6

頁

U4A3126U4B4574HC00D74HC00DComU3SEVEN_SEG_COM_KU1AV1 60Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U213DADBDCDD5OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT4511BD十進制接法測試仿真電路

（三）六十進制電路

由兩個數碼管、兩4511、一個74HC390與一個7400芯片組成，電路如圖三。

（四）雙六十進制電路

由2個六十進制連接而成，把分個位的輸入信號與秒十位的Qc相連，使其產生進位，電路圖如圖四。

第 7

頁

ComComSEVEN_SEG_COM_KU1B6453U1A12U4SEVEN_SEG_COM_KU7U11BABCDEFG64513DADBDCDD5OAOBOCODOE~ELOF~BI~LTOG1211109151421CLR141INA1INB3U10A12ABCDEFG74HC00D74HC00DU3B15122INA2INB142CLR132QA2QB2QC2QD11109U2712674HC00D74HC00DU8A31QA1QB1QC1QD5677126U913DADBDCDD5OAOBOCODOE12111091514VCC5V74HC390D43U1C891011U1D12134511BD74HC390DComVCCU643~ELOF~BI~LTOG5VSEVEN_SEG_COM_K74HC00D74HC00DABCDEFG84511BDComU15C91011U16DSEVEN_SEG_COM_K1213U14U3A131INA1INB21CLR1QA1QB1QC1QD5677126U513DADBDCDD5OAOBOCODOE1211109151474HC00D74HC00DU12B15122INA2INB142CLR132QA2QB2QC2QD111097126U13DADBDCDD5OAOBOCODOEABCDEFG***14V1 100kHz 5V474HC390D43~ELOF~BI~LTOGVCC74HC390D5V43~ELOF~BI~LTOG4511BD4511BD

（五）時間計數電路

由1個十二進制電路、2個六十進制電路組成，因上面已有一個雙六十電路，只要把它與十二進制電路相連即可，詳細電路見圖五。

ComComComComComComU1SEVEN_SEG_COM_KU2SEVEN_SEG_COM_KU4SEVEN_SEG_COM_KU3SEVEN_SEG_COM_KU5SEVEN_SEG_COM_KU6SEVEN_SEG_COM_KABCDEFGABCDEFGABCDEFGVCCVCCABCDEFGABCDEFGABCDEFG5V***45VVCCVCC***49***45V***3121110***01514145V9VCCOG995V99OAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOG~LT~LT~EL~EL~BI~BI~ELDADCDDDADCDDDADC~LT~LT~LTDBDB~EL~EL~EL~BI~BIDADCDDDADCDDDADCDBDB3DBDD~BI5V73DBDD4511BD54511BD******12643U23CU25A74HC00D***8U21A74HC00D13111038U20C74HC00D3U19A74HC00D131110974HC00D9356356772QB1QD2QD2QD1QB1QC2QB2QC2QB2QC1QB1QA2QA2QA1QA1QC1QD2QA2QC2QD61QB2INA1CLR2CLR2CLR1INA1INB2INA2INB2INA2INB1INA1INA1INB74HC00D161CLR74HC390D6151INB74HC00D111CLRU26B74HC390D74HC390N1174HC390N74HC390DU20B1574HC00D1262INB74HC00D74HC00D***242V1 1000Hz 5V時，分，秒計時電路圖

（六）校正電路

由74CH51D、74HC00D與電阻組成，校正電路有分校正和時校正兩部分，電路如圖六。

第 8

頁

142CLRU13AU16B1QA1QC1QDU24DU22BU14AU17BU20DU15AU18B74HC390N43~BI~LT4511BDOGU7U8OFU10VCC4511BDOGU9U114511BDOFU124511BD1010921921254***254

IO1VCC正常輸入信號5V校正信號R1IO2U2C9108小時校正電路J110Mohm74HC00D注意：分校時時，不會進位到小時。U11111213910U2DKey = A12R210MohmIO313U2A8123時計數器IO574HC00D1123674HC00D正常輸入信號校正信號R3U3A10Mohm12U2B456分計數器IO6IO44574HC00D74HC51D3J274HC00DKey = B分鐘校正電路分校正時鎖定小時信號輸入R410MohmU3B456圖中采用基本RS觸發器構成開關消抖動電路，其中與非門選用74HC00；對J1和J2，因為校正信號與0相與為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態，當開關打向上時，情況正好與上述相反，這時電路處于校時狀態。74HC00D數字鐘設計－校時電路部分

（七）晶體振蕩電路

由晶體與2個30pF電容、1個4060、一個10兆的電阻組成，芯片3腳輸出2Hz的方波信號，電路如圖七。

（八）整點報時電路

由74HC30D和蜂鳴器組成，當時間在59:50到59:59時，蜂鳴報時，電路如圖八。

第 9

頁

說明：當時間在59分50秒到59分59秒期間時 分十位、分個 位和秒十位均保持不變，分別為5，9和5；因此，可以將分計數器十位的Qc和QA，個位的QD和QA及秒計數器十位的QC和QA相與，從而產生報時控制信號。IO1分計數器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分計數器個位的QD和QAIO456114V_0.5WIO512秒計數器十位的QC和QAIO674HC30D數字鐘設計－整點報時電路部分

六、總接線元件布局簡圖

整個數字鐘由時間計數電路、晶體振蕩電路、校正電路、整點報時電路組成。

其中以校正電路代替時間計數電路中的時、分、秒之間的進位，當校時電路處于正常輸入信號時，時間計數電路正常計時，但當分校正時，其不會產生向時進位，而分與時的校位是分開的，而校正電路也是一個獨立的電路。

電路的信號輸入由晶振電路產生，并輸入各電路。簡圖如圖九。

七、芯片連接總圖

因仿真與實際元件上的差異，所以在原有的簡圖的基礎上，又按實際布局畫了這張按實際芯片布局的接線圖，如圖十。

八、總結

1． 實驗過程中遇到的問題及解決方法

① 面包板測試

測試面包板各觸點是否接通。

② 七段顯示器與七段譯碼器的測量

第 10

頁

把顯示器與CD4511相連，第一次接時，數碼管完全沒有顯示數字，檢查后發現是數碼管未接地而造成的，接地后發現還是無法正確顯示數字，用萬用表檢測后，發現是因芯片引腳有些接觸不良而造成的，所以確認芯片是否接觸良好是非常重要的一件事。

③ 時間計數電路的連接與測試

六進制、十進制都沒有什么大的問題，只是芯片引腳的老問題，只要重新插過芯片就可以解決了。但在六十進制時，按圖接線后發現，顯示器上的數字總是100進制的，而不是六十進制，檢測后發現無論是線路的連通還是芯片的接觸都沒有問題。最后，在重對連線時發現是線路接錯引腳造成的，改過之后，顯示就正常了。

④ 校正電路

因上面程因引腳接錯而造成錯誤，所以校正電路是完全按照仿真圖所連的，在測試時，開始進行時校時時，沒有出現問題，但當進行到分校時時，發現計數電路的秒電路開始亂跳出錯。因此，電路一定是有地方出錯了，在反復對照后，發現是因為在接入校正電路時忘了把秒十位和分個位之間的連線拿掉而造成的，因此，在接線時一定要注意把不要的多余的線拿掉。

第 11

頁

第五篇：課程設計_數字電子鐘設計報告

數字電子鐘設計報告

數字電子鐘設計報告

目 錄

1．實驗目的………………………………………………………………………2 2．實驗題目描述和要求 …………………………………………………………2 3．設計報告內容…………………………………………………………………2 3.1實驗名稱………………………………………………………………………2 3.2實驗目的………………………………………………………………………2 3.3實驗器材及主要器件…………………………………………………………2 3.4數字電子鐘基本原理…………………………………………………………3 3.5數字電子鐘單元電路設計、參數計算和器件選擇…………………………3-8 3.6數字電子鐘電路圖……………………………………………………………9 3.7數字電子鐘的組裝與調試……………………………………………………9 4．實驗結論………………………………………………………………………9 5．實驗心得………………………………………………………………………10

參考文獻 …………………………………………………………………………10

數字電子鐘設計報告

一 簡述

數字電子鐘是一種用數字顯示秒，分，時，日的計時裝置，與傳統的機械相比，它具有走時準確，顯示直觀，無機械傳動裝置等優點，因而得到了廣泛的應用：小到人們日常生活中的電子手表，大到車站，碼頭，機場等公共場所的大型數顯電子鐘。

數字電子鐘的電路組成框圖如圖所示

由圖可見，數字電子鐘有以下幾部分構成：石英晶體振蕩器和分頻器組成的秒脈沖發生器；校時電路；六十進制秒，分計數器及24進制計時計數器；以及秒分時的譯碼顯示部分等。

1．實驗目的

※掌握組合邏輯電路、時序邏輯電路及數字邏輯電路系統的設計、安裝、測試方法；

※進一步鞏固所學的理論知識，提高運用所學知識分析和解決實際問題的能力； ※提高電路布局﹑布線及檢查和排除故障的能力； ※培養書寫綜合實驗報告的能力。

2．實驗題目描述和要求

（1）設計一個有“時”、“分”、“秒”（24小時59分59秒）顯示，且有校時功能的電子鐘； 數字電子鐘設計報告

（2）用中小規模集成電路組成電子鐘，并在實驗箱上進行組裝、調試；（3）畫出框圖和邏輯電路圖，寫出設計、實驗總結報告；

（4）選做：整點報時。在59分51秒、53秒、55秒、57秒輸出500Hz音頻信號，在59分59秒時輸出1000Hz信號，音頻持續1s，在1000Hz音頻結束時刻為整點。3．設計報告內容 3.1實驗名稱 數字電子鐘 3.2實驗目的

·掌握數字電子鐘的設計、組裝與調試方法； ·熟悉集成電路的使用方法。3.3實驗器材及主要器件（1）cc40192（6片）（2）cc4011（6片）（3）74LS2O（2片）（4）共陰七段顯示器（6片）（5）電阻、電容、導線等（若干）

數字電子鐘設計報告

3.4數字電子鐘基本原理

數字電子鐘的邏輯框圖如圖3-4所示。它由555集成芯片構成的振蕩電路、分頻器、計數器、顯示器和校時電路組成。555集成芯片構成的振蕩電路產生的信號經過分頻器作為秒脈沖，秒脈沖送入計數器，計數結果通過“時”、“分”、“秒”譯碼器顯示時間。

圖

3-4

3.5數字電子鐘單元電路設計、參數計算和器件選擇

（一）計數器

秒脈沖信號經過6級計數器，分別得到“秒”個位、十位、“分”個位、十位以及“時”個位、十位的計時。“秒”“分”計數器為六十進制，小時為二十四進制。（1）六十進制計數

由分頻器來的秒脈沖信號，首先送到“秒”計數器進行累加計數，秒計數器應完成一分鐘之內秒數目的累加，并達到60秒時產生一個進位信號，所以，選用兩片cc40192和一片cc4011組成六十進制計數器，來實現六十進制計數。其中，“秒”十位是六進制，“秒”個位是十進制。如圖3-4-3-1所示。數字電子鐘設計報告

圖3-4-3-1所示（60進制計數構造）

（2）二十四進制計數

“12翻1”小時計數器是按照“01——02——03——??——22——23——00——01——02——??”規律計數的，這與日常生活中的計時規律相同。在此實驗中，它是由兩片cc40192和一片cc4011構造成的同步二十四計數器，利用異步清零端實現起從23——00的翻轉，其中“24”為過渡狀態不顯示。其中，“時”十位是3進制，“時”個位是十進制。如圖3-4-3-2所示.5 數字電子鐘設計報告

如圖3-4-3-2所示.（二）顯示器

本系統用七段發光二極管來顯示譯碼器輸出的數字，顯示器有兩種：共陽極顯示器或共陰極顯示器。74LS48譯碼器對應的顯示器是共陰極顯示器。

（三）校時電路

當數字鐘走時出現誤差時，需要校正時間。校時電路實現對“時”“分”“秒”的校準。在電路中設有正常計時和校對位置。本實驗實現“時”“分”的校對。對校時的要求是，在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。需要注意的時，校時電路是由與非門構成的組合邏輯電路，開關S1或S2為“0”或“1”時，可能會產生抖動，為防止這一情況的發生我在原本接校時脈沖的端口接到了實驗裝置的“單次脈沖”端口，這樣既時限內了防抖動，又可以利用手動操作來完成校時。

數字電子鐘設計報告

校時電路圖

（四）整點報時電路

數字鐘整點報時是最基本的功能之一。實驗要求的是在離整點差10秒時，每隔一秒鳴叫一次，每次持續時間為一秒，共響5次，前4次為低音500Hz，最后一聲為高音1000Hz。整點報時電路如圖6所示。

整點報時電路主要由控制門電路和音響電路兩部分組成。

1、控制門電路部分：

由11個與非門組成。圖中與非門的輸入信號Q4、Q3、Q2、Q1、分別表示“分十位”、“分個位”、“秒十位”、“秒個位”的狀態，下標中的D、C、B、A分別表示組成計數器的四個觸發器的狀態。

由上圖可以看出： Y1=QC4*QA4*QD3*QA3 Y2=Y1*QC2*QA 2

（即QC4QA4=101）、分個位為9（即QD3QA3=1001）、秒十 以上二式表示當分十位為5位為5（即QC2QA2=101）時，即59分50秒時發出控制信號。

根據設計要求，數字鐘電路要求在59分51秒、53秒、55秒、59秒時各鳴叫一次。

當計數器達到59分50秒時，分、秒計數器的狀態為：

QD4QC4QB4QA4=0101（分十位）QD3QC3QB3QA3=1001（分個位）QD2QC2QB2QA2=0101（秒十位）QD1QC1QB1QA1=0000（秒個位）

前四聲計數器狀態發生在59分51秒至59分58秒之間。因此，只有秒個位的狀態發生變化，而其他計數器的狀態無需變化，所以可保持不變。數字電子鐘設計報告

此時 QC4=QA4=QD3=QA3=QC2=QA2=1不變，將它們相與即得Y2。

而51秒、53秒、55秒、57，59秒時的秒計數器個位狀態分別為

QD1QC1QB1QA1=0001（51秒）QD1QC1QB1QA1=0011（53秒）QD1QC1QB1QA1=0101（55秒）QD1QC1QB1QA1=0111（57秒）

并根據需要，前四聲為低，則接如500Hz的脈沖信號。最后一聲的各計數器狀態分別如下：

QD4QC4QB4QA4=0000（分十位）QD3QC3QB3QA3=0000（分個位）QD2QC2QB2QA2=0000（秒十位）QD1QC1QB1QA1=0000（秒個位）

即只須將分進位信號和1KHz的脈沖信號接入即可。如圖4-2-4所示

如圖4-2-4所示（圖中報警器用指示燈來表示）

數字電子鐘設計報告

3.6數字電子鐘電路圖

3.7數字電子鐘的組裝與調試

由圖中所示的數字中系統組成框圖按照信號的流向分級安裝，逐級級聯。這里的每一級是指組成數字中的各個功能電路。

級聯時如果出現時序配合不同步，或劍鋒脈沖干擾，引起的邏輯混亂，可以增加多級邏輯門來延時。如果顯示字符變化很快，模糊不清，可能是由于電源電流的跳變引起的，可在集成電路器件的電源端Vcc加退藕濾波電容。通常用幾十微法的大電容與0.01μF的小電容相并聯。4.實驗結論

通過運用數字集成電路設計的24小時制的數字電子時鐘，經過試驗，成功實現了一下基本功能：

1.能準確計時，以數字形式顯示時、分、秒的時間。

2.能實現整點報時的功能，并分別在51秒、53秒、55秒、57秒、59秒實現了“四短一長”的報時效果。

3.能定時控制，且能驚醒校正時間（通過開關調時、分）。數字電子鐘設計報告.實驗心得

通過這次數字電子鐘的課程設計，我們才把學到的東西與實踐相結合。從中對我們學的知識有了更進一步的理解，而且更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。也鍛煉了自己獨立思考問題的能力和通過查看相關資料來解決問題的習慣。雖然這只是一次簡單的課程設計，但通過這次課程設計我們了解了課程設計的一般步驟，和設計中應注意的問題。設計本身并不是有很重要的意義，而是同學們對待問題時的態度和處理事情的能力。各個芯片能夠完成什么樣的功能，使用芯片時應該注意那些要點。同一個電路可以用那些芯片實現，各個芯片實現同一個功能的區別。

另外，我還漸漸熟悉了mutisim這個仿真軟件的各個功能，讓我體會到了期中的樂趣，還在電腦制作文檔的過程中，使我對辦公軟件有了更進一步的了解和掌握。

參考文獻

1.現代數字電路與邏輯設計 清華大學出版社 北京交通大學出版社.2.模擬電子技術（修訂版）清華大學出版社 北京交通大學出版社 3.模擬電子技術教程 電子工業出版社

5.朱定華主編.電子電路測試與實驗.北京：清華大學出版社，2004.10