基本門電路及觸發器實驗

一、實驗目的1．了解TTL門電路的原理、性能和使用方法；驗證基本門電路邏輯功能。

2．驗證D觸發器；J-K觸發器的邏輯功能。

二、實驗內容

（一）驗證以下門電路的邏輯關系

1.用與非門（00）實現與門邏輯關系：F=AB

2.異或門（86）：

3.全加器（00、86）：

（二）驗證以下觸發器邏輯關系

1．D觸發器置位端、復位端的功能測試。

2．J-K觸發器置位端、復位端的功能測試。

3．D、J-K觸發器功能測試。

圖3-1

JK觸發器(74LS112)和D觸發器(74LS74)

三、實驗原理圖

圖3-2與門電路

圖3-3異或門電路

圖3-4

全加器電路

四、實驗結果及數據處理

1．直接在實驗原理圖上標記芯片的引腳。

2．寫出實驗結果。

（1）與門、異或門實驗結果表（用數字萬用表測量高低電平1、0的電壓值。）

輸入

與門

異或門

A

B

F

Uo（V）

F

0

0

0

0.205

0

0

0

0.205

0

0

0.205

3.498

0

（2）全加器實驗結果表

Ai

Bi

Ci

Si

Ci+1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

（4）D觸發器的功能測試

輸入端

輸出原態

輸出次態

D

Qn

Qn+1

0

*

*

0

*

*

0

0

0

0

0

0

0

（5）J-K觸發器的功能測試

輸入端

輸出原態

輸出次態

J

K

Qn

Qn+1

0

*

*

*

0

*

*

*

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

五、思考題

1．實驗用的與非門和或門中不用的輸入端如何處理?

答：與非門中不用的輸入端應接高電平；或門中不用的輸入端可以與有用的輸入端接在一起或者接地。

2．如果與非門的一個輸入端接時鐘，其余輸入端應是什么狀態時才允許脈沖通過?

答：其余輸入端均是高電平時才允許脈沖通過。

3．J-K觸發器Qn=0時，如果時鐘脈沖CP到來后，觸發器處于“1”態，J-K兩端應預先分別是什么狀態？

答：J端預先是1，K端預先是0

或者J，K兩端預先都是1

4．J-K觸發器與D觸發器的觸發邊沿有何不同?

答：J-K觸發器是下降沿觸發，D觸發器是上升沿觸發。